計(jì)算機(jī)組原課程設(shè)計(jì)-模型機(jī)設(shè)計(jì)與實(shí)現(xiàn)

南通大學(xué)計(jì)算機(jī)科學(xué)與技術(shù)學(xué)院計(jì)算機(jī)組成原理課程設(shè)計(jì)報(bào)告書課題名模型計(jì)算機(jī)的設(shè)計(jì)與實(shí)現(xiàn)班級(jí)______網(wǎng)絡(luò)工程101_________姓名嚴(yán)軍墻 學(xué)號(hào)_______1013072025_________指導(dǎo)教師王杰華日期2012.6.18～2012.6.21目錄一設(shè)計(jì)目的……………二設(shè)計(jì)環(huán)境……………三設(shè)計(jì)內(nèi)容……………四設(shè)計(jì)要求……………五詳細(xì)設(shè)計(jì)……………（一）設(shè)計(jì)原理與電路圖…………（二）微程序流程圖、代碼表……六調(diào)試分析……………七工作小結(jié)……………八參考文獻(xiàn)……………一:設(shè)計(jì)目的1．融會(huì)貫通教材各章的內(nèi)容，通過知識(shí)的綜合運(yùn)用，加深對(duì)計(jì)算機(jī)系統(tǒng)各模塊的工作原理及相互聯(lián)系的認(rèn)識(shí)，加深計(jì)算機(jī)工作中“時(shí)間-空間”概念的理解，從而清晰地建立計(jì)算機(jī)的整機(jī)概念。2．學(xué)習(xí)設(shè)計(jì)和調(diào)試計(jì)算機(jī)的基本步驟和方法，培養(yǎng)科學(xué)研究的獨(dú)立工作能力，取得工程設(shè)計(jì)和調(diào)試的實(shí)踐和經(jīng)驗(yàn)。二:設(shè)計(jì)環(huán)境軟件：Quartus2.0硬件：i3cpu2g內(nèi)存windows操作系統(tǒng)三:設(shè)計(jì)內(nèi)容1.總體設(shè)計(jì)步驟（1）對(duì)指令系統(tǒng)中的各條指令進(jìn)行分析，得出所需要的占領(lǐng)周期與操作序列，以便確定各器件的類型和數(shù)量；（2）設(shè)計(jì)總框圖草圖，進(jìn)行各邏輯部件之間的互相連接，即初步確定數(shù)據(jù)通路，使得由指令系統(tǒng)所要求的數(shù)據(jù)通路都能實(shí)現(xiàn)，并滿足技術(shù)指標(biāo)的要求；（3）檢查全部指令周期的操作序列，確定所需要的控制點(diǎn)和控制信號(hào)；（4）檢查所設(shè)計(jì)的數(shù)據(jù)通路，盡可能降低成本，簡(jiǎn)化線路，優(yōu)化性能。以上過程可以反復(fù)進(jìn)行，以便得到一個(gè)較好的方案。下圖給出了一個(gè)參考方案，數(shù)據(jù)通路的設(shè)計(jì)和器件的選擇應(yīng)同時(shí)進(jìn)行，接入總線的器件都要有三態(tài)輸出，以便與總線連接。圖中所示的方案采用單總線結(jié)構(gòu)，使用的許多器件都是三態(tài)輸出，這種方案便于總線的連接和擴(kuò)展。此方案由8位運(yùn)算器ALU；地址存儲(chǔ)器ROM；數(shù)據(jù)存儲(chǔ)器RAM；程序計(jì)數(shù)器PC；微程序控制器；時(shí)序產(chǎn)生器；數(shù)據(jù)緩沖寄存器DR1，DR2；數(shù)據(jù)地址寄存器AR；指令寄存器IR；通用寄存器R0；所組成。圖中微控制信號(hào)說明：nROM_BUS：ROM數(shù)據(jù)輸出到總線控制信號(hào)，低電平有效。nRAM_BUS：RAM數(shù)據(jù)輸出到總線控制信號(hào)，低電平有效。m：加、減法選擇控制信號(hào)，為1做加法，為0做減法。nSW_BUS：數(shù)據(jù)輸入到總線控制信號(hào)，低電平有效。LDN：PC置數(shù)控制信號(hào)，低電平有效。nCS：RAM片選信號(hào)。（此信號(hào)的有效值根據(jù)所用RAM器件特性來定）WE：RAM寫信號(hào)，高電平時(shí)做寫操作。LDR0：數(shù)據(jù)打入R0鎖存控制信號(hào)，脈沖上升沿有效。LDDR1：數(shù)據(jù)打入R1鎖存控制信號(hào)，脈沖上升沿有效。LDDR2：數(shù)據(jù)打入R2鎖存控制信號(hào)，脈沖上升沿有效。LDIR：數(shù)據(jù)打入IR鎖存控制信號(hào)，脈沖上升沿有效。LDPC：數(shù)據(jù)打入PC鎖存控制信號(hào)，脈沖上升沿有效。LDAR：數(shù)據(jù)打入AR控制信號(hào)，脈沖上升沿有效。nALU_BUS：運(yùn)算器ALU結(jié)果輸出到總線控制信號(hào)，低電平有效。nPC_BUS，低電平有效。nR0_BUS，低電平有效。2．?dāng)?shù)據(jù)格式數(shù)據(jù)字規(guī)定采用定點(diǎn)整數(shù)補(bǔ)碼表示法，字長(zhǎng)8位，其中最高位為符號(hào)位，其格式如下：76543210符號(hào)位尾數(shù)3．指令格式本實(shí)驗(yàn)設(shè)計(jì)使用5條機(jī)器指令，其格式與功能說明如下：76543210IN00100000ADD01000000ASTA01100000AOUT10000000AJMP10100000AIN指令為單字長(zhǎng)（字長(zhǎng)為8bits）指令，其功能是將數(shù)據(jù)開關(guān)的8位數(shù)據(jù)輸入到R0寄存器。ADD指令為雙字長(zhǎng)指令，第一個(gè)字為操作碼，第二個(gè)字為操作數(shù)地址，其功能是將R0寄存器的內(nèi)容與內(nèi)存中地址為A的數(shù)相加，結(jié)果存放在R0寄存器中。STA指令為雙字長(zhǎng)指令，第一個(gè)字為操作碼，第二個(gè)字為操作數(shù)地址，其功能是將R0寄存器中的內(nèi)容存儲(chǔ)到以第二個(gè)字為地址的內(nèi)存單元中。OUT指令為雙字長(zhǎng)指令，第一個(gè)字為操作碼，第二個(gè)字為操作數(shù)地址，其功能是將內(nèi)存中以第二個(gè)字為地址的內(nèi)存單元中的數(shù)據(jù)讀出到數(shù)據(jù)總線，顯示之。JMP指令為雙字長(zhǎng)指令，第一個(gè)字為操作碼，第二個(gè)字為操作數(shù)地址，其功能是程序無條件轉(zhuǎn)移到第二個(gè)字指定的內(nèi)存單元地址。將操作碼放到ROM中，而操作數(shù)放在RAM中，每次PC加一，先從ROM中取操作碼；再從RAM中取操作碼地址，再次從RAM取出數(shù)據(jù)。4．微指令格式20~6字段，如上圖中所示；第5字段，p1控制指令的跳轉(zhuǎn)；4~0字段為微指令的地址。且每個(gè)指令由多個(gè)微指令實(shí)現(xiàn)。四、設(shè)計(jì)要求1．根據(jù)給定的數(shù)據(jù)格式和指令系統(tǒng)，設(shè)計(jì)一臺(tái)微程序控制的模型計(jì)算機(jī)。2．根據(jù)設(shè)計(jì)圖，在QUARTUSII環(huán)境下仿真調(diào)試成功。3．在調(diào)試成功的基礎(chǔ)上，整理出設(shè)計(jì)圖紙和相關(guān)文件，包括：（1）總框圖（數(shù)據(jù)通路圖）；（2）微程序控制器邏輯圖；（3）微程序流程圖；（4）微程序代碼表；（5）設(shè)計(jì)說明書及工作小結(jié)。五、詳細(xì)設(shè)計(jì)（一）設(shè)計(jì)原理與電路圖1.微程序控制器=1\*GB3①首先對(duì)D觸發(fā)器進(jìn)行了解由波形可知當(dāng)clr有效是清零，當(dāng)prn有效時(shí)置1，clr優(yōu)先prn；則可知當(dāng)p字段有效時(shí)，通過地址轉(zhuǎn)移到下一條微地址。=2\*GB3②地址轉(zhuǎn)移邏輯對(duì)其進(jìn)行封裝：swe信號(hào)：總清信號(hào)srd信號(hào)：總清信號(hào)swe信號(hào)：總清信號(hào)srd信號(hào)：總清信號(hào)p1信號(hào)：譯碼判別位ad[4]…ad[0]信號(hào)：微地址（控制存儲(chǔ)器地址）ir[7]…ir[5]信號(hào)：操作碼clr信號(hào)：總清信號(hào)t2、t4信號(hào)：節(jié)拍脈沖=3\*GB3③微程序控制器其原理圖：其原理圖：其電路圖如下：對(duì)其進(jìn)行封裝：2．PC計(jì)數(shù)器利用2個(gè)74631構(gòu)成8位計(jì)數(shù)器：電路圖如下波形圖如下：由波形可知：當(dāng)LDPC有效時(shí)開始計(jì)數(shù)，默認(rèn)從00H開始；當(dāng)LDN有效時(shí)開始置數(shù)。3.時(shí)序產(chǎn)生器封裝如下其波形如下：通過時(shí)序產(chǎn)生器，產(chǎn)生時(shí)序信號(hào)對(duì)通路的部件加以控制，以避免單總線上各個(gè)部件之間數(shù)據(jù)傳輸產(chǎn)生沖突。此模型機(jī)一個(gè)cpu周期包含4個(gè)時(shí)鐘周期，而指令周期包含若干cpu周期。4.運(yùn)算器運(yùn)用實(shí)驗(yàn)指導(dǎo)書中的運(yùn)算器實(shí)驗(yàn)，先進(jìn)行FA封裝，利用FA，再對(duì)ALU封裝，經(jīng)檢驗(yàn)正確，其電路圖如下所示封裝成8位運(yùn)算器：5．?dāng)?shù)據(jù)通路利用上面的各個(gè)功能模塊，組合起來，如圖所示。nCS與CLK時(shí)序相與；LDR0，LDDR1，LDDR2，與T2相與；LDIR與T3相與；LDAR與T4相與。這樣控制各個(gè)總線上數(shù)據(jù)只有一個(gè)，不會(huì)產(chǎn)生沖突。在一些控制端加上非門，進(jìn)行統(tǒng)一編碼，“1”為有效，“0”為無效，便于微命令的編寫。（二）微程序流程圖、代碼表1.微程序流程圖1616070601010105040301131211011009PC->ARPC+1BUS->IRP1SW->R0RAM->BUSBUS->ARR0->BUSBUS->RAMR0->DR2DR1+DR2->R0RAM->BUSBUS->DR1RAM->BUSBUS->ARRAM->BUSBUS->ARRAM->BUSBUS->ARRAM->BUSRAM->BUSBUS->PC01022.微命令代碼表微地址nROM_BUSnRAM_BUSmnSW_BUSLDNnCSWELDR0LDDR1LDDR2LDIRLDPCLDARnALU-BUSnPC_BUSnR0_BUSP1ad4ad3ad2ad1ad02120191817161514131211109876543210ROM數(shù)據(jù)送入總線RAM數(shù)據(jù)送入總線控制加減輸入數(shù)據(jù)到總線總線數(shù)據(jù)送入pcrom跟ram片選讀ram總線數(shù)據(jù)送入人R0總線數(shù)據(jù)送入人R1總線數(shù)據(jù)送入人R2總線數(shù)據(jù)送入人IRpc+1總線數(shù)據(jù)送入人AR運(yùn)算器結(jié)果送入總線pc計(jì)數(shù)送入總線R0數(shù)據(jù)送入總線判別字微命令地址000000000000000000000011000000000001101000001021000000000100000101000301000100100000000001004000000000100000100010150000000100000100000001600000110000000010000017010001000000000000000090001000100000000000001100100010000001000000011110100010000001000000110120100010000001000000111130100010000001000010000160100110000010000000000六：調(diào)試分析=1\*GB2⑴總的波形如下：=2\*GB2⑵初始化的數(shù)據(jù)：RAM初始化的數(shù)據(jù)：ROM初始化的數(shù)據(jù)：=3\*GB2⑶各操作具體分析=1\*GB3①IN指令：由時(shí)序控制器產(chǎn)生時(shí)序，PC計(jì)數(shù)，開始執(zhí)行第一個(gè)微命令。此時(shí)pc=01，ROM中對(duì)應(yīng)為20H，寄存到IR；p字段有效，微命令跳到第9個(gè)執(zhí)行in指令。打開開關(guān)，將輸入的數(shù)據(jù)寄存到R0；執(zhí)行公操作。=2\*GB3②ADD指令：pc=02，取ROM02H單元數(shù)據(jù)40H到IR；p字段有效，微命令跳到第10個(gè)，執(zhí)行ADD指令。取RAM02H單元的地址02H；再取02H單元的數(shù)據(jù)02H,寄存到R1；將R0數(shù)據(jù)11H，寄存到R2。求和，將13H寄存到R0；執(zhí)行公操作。=3\*GB3③STA指令：pc=03，取ROM03H單元數(shù)據(jù)60H寄存到IR；p字段有效，微命令跳到第11個(gè)，執(zhí)行STA指令。再取RAM03H單元的地址08H，寄存到AR；將R0數(shù)據(jù)13H放到總線；將13H寄存到08H單元。執(zhí)行公操作。=4\*GB3④OUT指令：pc=04，取ROM04H單元數(shù)據(jù)80H到IR；p字段有效，微命令跳到第12個(gè)，執(zhí)行OUT指令。取RAM中03H單元的地址08H到AR；再讀出08H單元的數(shù)據(jù)為13H，驗(yàn)證了STA指令執(zhí)行正確。執(zhí)行公操作。=5\*GB3⑤JMP指令：pc=05，取ROM05H單元數(shù)據(jù)A0H寄存到IR；p字段有效，微指令跳到第13個(gè)，執(zhí)行JMP指令。取RAM05H單元的地址01H寄存到AR；再取01H單元數(shù)據(jù)01H，且pc置數(shù)到01H；則跳轉(zhuǎn)到01H。執(zhí)行公操作。七：工作小結(jié)=1\*GB2⑴總結(jié)：計(jì)算機(jī)組成原理課程設(shè)計(jì)的一個(gè)星期很快就過去了，在這樣緊湊的課程設(shè)計(jì)實(shí)踐中，弄懂模型機(jī)的工作原理是一個(gè)層次，把波形圖調(diào)試成功又是一個(gè)層次。雖然課本上的微指令系統(tǒng)的操作能夠理解，但在實(shí)際操作的時(shí)候卻無從下手。參考資料，將時(shí)序控制器簡(jiǎn)單的加入數(shù)據(jù)通路，由于時(shí)間緊湊，時(shí)序控制器的原理還有待深究，但我所知時(shí)序類似cpu的主頻，時(shí)序越快，各個(gè)部件工作流程也會(huì)加快；對(duì)于程序計(jì)數(shù)器pc是個(gè)重要部件，其計(jì)數(shù)和置數(shù)都控制著指令的執(zhí)行順序；而D觸發(fā)器對(duì)地址轉(zhuǎn)移產(chǎn)生關(guān)鍵作用，所以必須弄清楚其清零跟置數(shù)端。在執(zhí)行指令時(shí)，將指令操作碼存在ROM中，操作數(shù)地址存在RAM中。每個(gè)pc都對(duì)應(yīng)一個(gè)指令。而當(dāng)在取操作數(shù)地址時(shí)，第一次從RAM中取的是地址，還要再次從RAM里取出與之對(duì)應(yīng)的數(shù)據(jù)。在設(shè)計(jì)的過程中，從略微了解到理解其工作原理，深刻的認(rèn)識(shí)到討論的重要性。在與他人的合作，討論中。漸漸理解其原理，編好微命令，調(diào)試出結(jié)果。所以在有限的時(shí)間里完成一項(xiàng)相對(duì)較難的課題時(shí)，團(tuán)隊(duì)合作，相互討論，至關(guān)重要。=2\*GB2⑵存在問題及可改進(jìn)地方此模型機(jī)只設(shè)計(jì)了5條指令實(shí)行控制，若對(duì)其功能擴(kuò)展可以增加微命令實(shí)現(xiàn)其它指令，如MOV，LAD，AND...等；如果指令過多，就要增加微地址位數(shù)。在此模型機(jī)設(shè)計(jì)中，將操作碼跟操作數(shù)地址分開來存放，可以考慮將其一起存放，不過對(duì)數(shù)據(jù)存放位置必須要考慮周全，否則會(huì)造成總線數(shù)據(jù)混亂。可以精簡(jiǎn)微命令操作，節(jié)省空間；簡(jiǎn)化數(shù)據(jù)通路，更減少總線開銷。此模型機(jī)純粹的使用quartus2.0的電路圖實(shí)現(xiàn)，而參考資料上面，則是用編程語言來編寫各