微機(jī)原理與接口技術(shù)漆強(qiáng)版第3章8086微型計(jì)算機(jī)系統(tǒng)

第3章8086微型計(jì)算機(jī)系統(tǒng)

本章主要內(nèi)容8086微處理器的工作模式及引腳特性

28086微型計(jì)算機(jī)系統(tǒng)的總線時(shí)序

4半導(dǎo)體存儲(chǔ)器的分類18086微處理器的結(jié)構(gòu)

18086微型計(jì)算機(jī)系統(tǒng)

38086是Intel系列的16位微處理器，采用HMOS工藝制造，有16根數(shù)據(jù)線和20根地址線，封裝在40腳雙列直插組件（DIP）中。8086工作時(shí)，使用單一的+5V電源，時(shí)鐘頻率為5MHz，引腳信號(hào)與TTL電平兼容。3.18086微型計(jì)算機(jī)系統(tǒng)的總線時(shí)序8086可尋址的內(nèi)存地址空間達(dá)220，即1MB；8086可尋址的I/O地址空間達(dá)216，即64KB；Intel公司在推出8086的同時(shí)一年，還推出了一款準(zhǔn)16位的CPU——8088。8088與8086相比：內(nèi)部結(jié)構(gòu)基本相同，兩者的軟件也完全兼容。8086的數(shù)據(jù)總線是16位的；8088的數(shù)據(jù)總線是8位的。3.18086微型計(jì)算機(jī)系統(tǒng)的總線時(shí)序3.1.18086微處理器的結(jié)構(gòu)8086由執(zhí)行部件EU（ExecutionUnit）和總線接口部件BIU（BusInterfaceUnit）兩部分組成，這兩個(gè)部件的操作是并行的。

EU負(fù)責(zé)指令的執(zhí)行；BIU負(fù)責(zé)CPU與存儲(chǔ)器、I/O設(shè)備之間的數(shù)據(jù)傳送。EUBIU指令隊(duì)列3.1.18086微處理器的結(jié)構(gòu)1、執(zhí)行部件EUEU組成：算術(shù)邏輯單元（ALU），可完成8位或16位操作數(shù)進(jìn)行算術(shù)或邏輯運(yùn)算；8個(gè)16位通用寄存器（AX、BX、CX、DX、SI、DI、SP和BP）；標(biāo)志寄存器；控制電路。EU功能：負(fù)責(zé)指令的執(zhí)行，即：從總線接口部件BIU的指令隊(duì)列取得指令，執(zhí)行之后向BIU送回運(yùn)算結(jié)果，并把運(yùn)算結(jié)果的狀態(tài)特征保存到標(biāo)志寄存器中。2、總線接口部件BIUBIU組成：4個(gè)16位段寄存器（DS、CS、ES、SS）；指令指針寄存器（IP）；20位的地址加法器；6字節(jié)指令隊(duì)列緩沖器；內(nèi)部暫存器和總線控制邏輯。BIU功能：負(fù)責(zé)CPU與存儲(chǔ)器、I/O設(shè)備之間的數(shù)據(jù)傳送。具體包括：取指令送指令隊(duì)列，配合EU從指定的內(nèi)存單元或者外設(shè)端口中取數(shù)據(jù)，將數(shù)據(jù)傳送給EU，或者把EU的操作結(jié)果傳送到指定的內(nèi)存單元或外設(shè)端口中。2、總線接口部件BIU1）段寄存器

8086采用存儲(chǔ)器地址分段的方法來解決在16位字長(zhǎng)的計(jì)算機(jī)里提供20位地址的問題。段寄存器就是專門存放段地址的寄存器，每個(gè)段寄存器的值可以確定一個(gè)段的起始地址，而各段有不同的用途。8086中有4個(gè)16位段寄存器，它們是：CS（代碼段寄存器）、DS（數(shù)據(jù)段寄存器）、SS（堆棧段寄存器）和ES（附加段寄存器）。2、總線接口部件BIU2）指令指針寄存器IP指令指針寄存器IP提供下一條要取出的指令所在存儲(chǔ)單元的16位偏移地址。2、總線接口部件BIU3）地址加法器8086CPU采用段地址、段內(nèi)偏移地址兩級(jí)存儲(chǔ)器尋址方式，由一個(gè)20位地址加法器根據(jù)16位段地址和16位段內(nèi)偏移地址計(jì)算出20位的物理地址PA（PhysicalAddress）。其計(jì)算方法是：將CPU中的16位段寄存器內(nèi)容左移4位（×16）與16位的邏輯地址（又稱偏移地址）在地址加法器內(nèi)相加，得到所尋址單元的20位物理地址。根據(jù)尋址方式的不同，偏移地址可以來自指令指針寄存器（IP）或其它寄存器。假設(shè)（CS）=FE00H，（IP）=0400H，那么下一條要取出的指令所在內(nèi)存單元的20位物理地址PA=FE00H×10H+0400H=FE400H。

2、總線接口部件BIU4）內(nèi)部暫存器用于內(nèi)部數(shù)據(jù)的暫存，該部分對(duì)用戶透明，在編程時(shí)可不予理會(huì)，用戶無權(quán)訪問。2、總線接口部件BIU5）指令隊(duì)列緩沖器8086有6字節(jié)指令隊(duì)列緩沖器；8088有4字節(jié)指令隊(duì)列緩沖器；緩沖器采用“先進(jìn)先出”策略，暫時(shí)存放BIU從存儲(chǔ)器中預(yù)取的指令。在執(zhí)行指令的同時(shí)，可以從內(nèi)存中取出下一條或下幾條指令放到緩沖器中，一條指令執(zhí)行完后，可立即執(zhí)行下一條指令，從而解決了以往CPU取指令期間，運(yùn)算器的等待問題。2、總線接口部件BIU6）總線控制邏輯總線控制邏輯發(fā)出總線控制信號(hào)，實(shí)現(xiàn)存儲(chǔ)器的讀/寫控制和I/O的讀寫控制。它將CPU內(nèi)部總線與外部總線相連，是CPU與外部電路進(jìn)行數(shù)據(jù)交換的路徑?？偩€控制邏輯控制8086通過20條引腳線分時(shí)傳送20位地址線、16位數(shù)據(jù)和4位狀態(tài)信息。3、BIU和EU的工作過程8086的總線BIU和EU在很多時(shí)候可以并行工作，使得取指令、指令譯碼和執(zhí)行指令這些操作構(gòu)成操作流水線。當(dāng)指令隊(duì)列中有兩個(gè)空字節(jié)，且EU沒有訪問存儲(chǔ)器和I/O接口的要求時(shí)，BIU會(huì)自動(dòng)把指令取到指令隊(duì)列中。3、BIU和EU的工作過程當(dāng)EU準(zhǔn)備執(zhí)行一條指令時(shí)，它會(huì)從指令隊(duì)列前部取出指令執(zhí)行。在執(zhí)行指令的過程中，如果需要訪問存儲(chǔ)器或者I/O設(shè)備，那么EU會(huì)向BIU發(fā)出訪問總線的請(qǐng)求，以完成訪問存儲(chǔ)器或者I/O接口的操作。如果此時(shí)BIU正好處于空閑狀態(tài)，那么，會(huì)立即響應(yīng)EU的總線請(qǐng)求；但如果BIU正在將某個(gè)指令字節(jié)取到指令隊(duì)列中，那么，BIU將首先完成這個(gè)取指令操作，然后再去響應(yīng)EU發(fā)出的訪問總線的請(qǐng)求。3、BIU和EU的工作過程當(dāng)指令隊(duì)列已滿，而且EU又沒有總線訪問時(shí)，BIU便進(jìn)入空閑狀態(tài)。在執(zhí)行轉(zhuǎn)移指令、調(diào)用指令和返回指令時(shí)，下面要執(zhí)行的指令就不是在程序中緊接著的那條指令了，而BIU往指令隊(duì)列裝入指令時(shí)，總是按順序進(jìn)行的。在這種情況下，指令隊(duì)列中已經(jīng)裝入的指令就沒有用了，會(huì)被自動(dòng)消除。隨后，BIU會(huì)往指令隊(duì)列中裝入另一個(gè)程序段中的指令。3.1.28086的寄存器結(jié)構(gòu)寄存器是CPU內(nèi)部用來存放地址、數(shù)據(jù)和狀態(tài)標(biāo)志的部件。8086有14個(gè)16位寄存器和8個(gè)8位寄存器。按用途可以分為以下幾類：數(shù)據(jù)寄存器；指針和變址寄存器；段寄存器；指令指針寄存器；標(biāo)志寄存器。1、數(shù)據(jù)寄存器AX、BX、CX、DX數(shù)據(jù)寄存器主要用來存放操作數(shù)或中間結(jié)果，以減少訪問存儲(chǔ)器的次數(shù)。有：4個(gè)16位的寄存器：AX、BX、CX、DX；8個(gè)8位的寄存器：AH、AL、BH、BL、CH、CL、DH、DL；這些寄存器均可獨(dú)立使用。多數(shù)情況下，這些數(shù)據(jù)寄存器是用在算術(shù)運(yùn)算或邏輯運(yùn)算指令中，以進(jìn)行算術(shù)邏輯運(yùn)算。在有些指令中，它們則有特定的用途。這些寄存器的用法見下表所示。1、數(shù)據(jù)寄存器AX、BX、CX、DX1、數(shù)據(jù)寄存器AX、BX、CX、DXEU中有2個(gè)地址指針寄存器SP、BP和2個(gè)變址寄存器SI、DI。用法如下表所示：2、指針和變址寄存器SP、BP、SI、DI3、段寄存器8086內(nèi)部設(shè)置了4個(gè)16位的段寄存器，用于存放當(dāng)前程序所用的各段的起始地址的高16位：CS（CodeSegment），稱為代碼段寄存器，存放當(dāng)前執(zhí)行的程序所在段的起始地址。其值乘以16再加上IP的值，就形成了下一條要取出指令所在的內(nèi)存單元的物理地址。DS（DataSegment），稱為數(shù)據(jù)段寄存器，存放當(dāng)前數(shù)據(jù)段的起始地址。其值乘以16再加上指令中存儲(chǔ)器尋址方式指定的偏移地址，就形成了要進(jìn)行讀/寫的數(shù)據(jù)段中指定內(nèi)存單元的物理地址。3、段寄存器SS（StackSegment），稱為堆棧段寄存器，存放當(dāng)前堆棧段的起始地址。堆棧是按照“后進(jìn)先出”原則組織的一個(gè)特殊內(nèi)存區(qū)域。堆棧操作數(shù)的地址由SS的值乘以16再加上SP的值形成。ES（ExtraSegment），稱為附加段寄存器，存放當(dāng)前附加段的起始地址。附加段是附加的數(shù)據(jù)段，也用于數(shù)據(jù)的保存，另外，串操作指令將附加段作為其目標(biāo)操作數(shù)的存放區(qū)域。4、16位指令指針寄存器IP指令指針寄存器IP（InstructionPointer）存放當(dāng)前代碼段中的偏移地址，它與CS聯(lián)用，可以形成下一條要取出指令的物理地址。程序不能直接對(duì)IP進(jìn)行存取，但能在程序運(yùn)行中被自動(dòng)修改。例如，控制器取到要執(zhí)行的指令后，會(huì)立刻修改IP值，使之指向下一條指令的首地址；轉(zhuǎn)移、調(diào)用、返回等指令執(zhí)行，就是通過修改IP的值來控制指令序列的執(zhí)行流程的。

5、標(biāo)志寄存器FRFR是一個(gè)16位的寄存器。9個(gè)位用作標(biāo)志位：狀態(tài)標(biāo)志位有6個(gè)，記錄程序中運(yùn)行結(jié)果的狀態(tài)信息，是根據(jù)指令的運(yùn)行結(jié)果由CPU自動(dòng)設(shè)置的。這些狀態(tài)信息通常作為后續(xù)轉(zhuǎn)移指令的轉(zhuǎn)移控制條件，所以也稱為條件碼?？刂茦?biāo)志位有3個(gè)，可以編程設(shè)置，用于控制處理器執(zhí)行指令的方式?？刂茦?biāo)志設(shè)置之后，可對(duì)后面的操作產(chǎn)生控制作用。未標(biāo)明的位在8086中不用。OF111512DF10IF9TF8SF7ZF65AF43PF21CF0OF111512DF10IF9TF8SF7ZF65AF43PF21CF0進(jìn)位標(biāo)志：指令執(zhí)行后，如果運(yùn)算結(jié)果在最高位上產(chǎn)生了一個(gè)進(jìn)位或借位，則CF＝1；否則，CF＝0。CF5、標(biāo)志寄存器FR—條件標(biāo)志OF111512DF10IF9TF8SF7ZF65AF43PF21CF05、標(biāo)志寄存器FR—條件標(biāo)志奇偶標(biāo)志：如果運(yùn)算結(jié)果低八位1的個(gè)數(shù)為偶數(shù)，則PF＝1；否則，PF＝0。PFOF111512DF10IF9TF8SF7ZF65AF43PF21CF05、標(biāo)志寄存器FR—條件標(biāo)志輔助進(jìn)位標(biāo)志：如果運(yùn)算結(jié)果低4位產(chǎn)生了進(jìn)位，則AF＝1；否則，AF＝0。AFOF111512DF10IF9TF8SF7ZF65AF43PF21CF05、標(biāo)志寄存器FR—條件標(biāo)志零標(biāo)志：如果運(yùn)算結(jié)果為0，則ZF＝1；否則，ZF＝0。ZFOF111512DF10IF9TF8SF7ZF65AF43PF21CF05、標(biāo)志寄存器FR—條件標(biāo)志符號(hào)標(biāo)志：如果運(yùn)算結(jié)果為正數(shù)，則SF＝0；否則，SF＝1。SFOF111512DF10IF9TF8SF7ZF65AF43PF21CF05、標(biāo)志寄存器FR—條件標(biāo)志溢出標(biāo)志：如果運(yùn)算過程產(chǎn)生了溢出，則OF＝1；否則，OF＝0。OFOF111512DF10IF9TF8SF7ZF65AF43PF21CF05、標(biāo)志寄存器FR—控制標(biāo)志單步標(biāo)志：TF＝1，處理器按單步執(zhí)行指令；TF＝0，處理器正常工作。TFOF111512DF10IF9TF8SF7ZF65AF43PF21CF05、標(biāo)志寄存器FR—控制標(biāo)志中斷允許標(biāo)志：IF＝1，允許可屏蔽中斷；IF＝0，不允許可屏蔽中斷。IFOF111512DF10IF9TF8SF7ZF65AF43PF21CF05、標(biāo)志寄存器FR—控制標(biāo)志方向標(biāo)志（用于串操作指令）：DF＝1，存儲(chǔ)器地址會(huì)自動(dòng)減值；DF＝0，存儲(chǔ)器地址會(huì)自動(dòng)增值。DF5、標(biāo)志寄存器FR狀態(tài)標(biāo)志的狀態(tài)表示在PC中，可由調(diào)試程序（DEBUG）顯示出來。對(duì)應(yīng)符號(hào)如下表所示：3.28086微處理器的工作模式及引腳特性3.2.18086的工作模式當(dāng)把8086CPU與存儲(chǔ)器、外設(shè)構(gòu)成一個(gè)計(jì)算機(jī)系統(tǒng)時(shí)，根據(jù)所連的存儲(chǔ)器和外設(shè)的規(guī)模，8086CPU具有兩種不同的工作模式來適應(yīng)不同的應(yīng)用場(chǎng)合：最小模式最大模式

8086的工作模式由硬件設(shè)計(jì)決定：引腳連電源（＋5V），則8086處在最小模式；引腳接地，則8086處在最大模式。MN/MXMN/MX3.2.18086的工作模式最小模式最小模式也稱為單處理器模式，是指系統(tǒng)中只有一片8086微處理器，所連的存儲(chǔ)器容量不大、片子不多，所要連的I/O端口也不多，系統(tǒng)的控制總線就直接由CPU的控制線供給，從而使得系統(tǒng)中的總線控制電路被減到最少。最小模式適用于較小規(guī)模的系統(tǒng)。3.2.18086的工作模式最大模式最大模式是相對(duì)于最小模式而言的，適用于中、大型規(guī)模的系統(tǒng)。在最大模式的系統(tǒng)中有多個(gè)微處理器，其中一個(gè)是主處理器8086，其他的處理器稱為協(xié)處理器，承擔(dān)某方面專門的工作。和8086配合的協(xié)處理器有數(shù)值運(yùn)算協(xié)處理器8087，和輸入/輸出協(xié)處理器8089。8086通過一個(gè)總線控制器8288來形成各種總線周期，控制信號(hào)由8288供給。3.2.28086的引腳特性描述方面：引腳的功能信號(hào)的有效電平信號(hào)的流向引腳的復(fù)用三態(tài)能力數(shù)據(jù)總線為16位地址總線為20位40條引腳

部分引腳分時(shí)復(fù)用

3.2.28086的引腳特性1、兩種工作模式的公共引腳AD0~AD15低16位地址/數(shù)據(jù)的復(fù)用引腳線三態(tài)、雙向采用分時(shí)復(fù)用法來實(shí)現(xiàn)對(duì)地址線和數(shù)據(jù)線的復(fù)用1、兩種工作模式的公共引腳

A19/S6～A16/S3高4位地址/狀態(tài)的復(fù)用引腳線三態(tài)、輸出采用分時(shí)復(fù)用方法來實(shí)現(xiàn)對(duì)地址線和狀態(tài)線的復(fù)用狀態(tài)信息S6總是為低電平。S5反映當(dāng)前允許中斷標(biāo)志的狀態(tài)。S4與S3一起指示當(dāng)前哪一個(gè)段寄存器被使用。其規(guī)定如表所示。1、兩種工作模式的公共引腳BHE/S7高8位數(shù)據(jù)總線允許/狀態(tài)的復(fù)用引腳線三態(tài)、輸出

BHE與A0結(jié)合使用1、兩種工作模式的公共引腳RD讀信號(hào)三態(tài)、輸出低電平時(shí)有效有效時(shí)表示對(duì)存儲(chǔ)器或I/O進(jìn)行讀操作RD讀信號(hào)三態(tài)、輸出低電平時(shí)有效有效時(shí)表示對(duì)存儲(chǔ)器或I/O進(jìn)行讀操作1、兩種工作模式的公共引腳READY準(zhǔn)備就緒信號(hào)輸入高電平時(shí)有效有效時(shí)表示存儲(chǔ)器或I/O設(shè)備準(zhǔn)備就緒1、兩種工作模式的公共引腳TEST測(cè)試信號(hào)輸入低電平時(shí)有效與WAIT指令配合使用1、兩種工作模式的公共引腳INTR可屏蔽中斷請(qǐng)求信號(hào)輸入高電平時(shí)有效標(biāo)志寄存器中IF位：IF=1，允許中斷IF=0，禁止中斷1、兩種工作模式的公共引腳NMI非屏蔽中斷請(qǐng)求信號(hào)輸入上升沿有效不受IF位影響8086只有NMI和INTR可以引入外部中斷。1、兩種工作模式的公共引腳RESET復(fù)位信號(hào)輸入高電平有效復(fù)位后：指令隊(duì)列空CS為FFFFH其它寄存器清零1、兩種工作模式的公共引腳

其它CLK輸入時(shí)鐘信號(hào)VCC輸入電源GND接地MN/MX最小/最大模式信號(hào)，輸入。與模式有關(guān)的引腳2、最小模式下的引腳

INTA中斷響應(yīng)信號(hào)輸出低電平有效2、最小模式下的引腳ALE地址鎖存信號(hào)輸出下降沿時(shí)鎖存地址2、最小模式下的引腳

DEN數(shù)據(jù)允許信號(hào)輸出，三態(tài)低電平有效2、最小模式下的引腳

DT/R數(shù)據(jù)發(fā)送/接收控制信號(hào)輸出，三態(tài)有效時(shí)控制數(shù)據(jù)傳送方向2、最小模式下的引腳

M/IO訪問M或I/O控制信號(hào)輸出，三態(tài)=1，訪問M=0，訪問I/O2、最小模式下的引腳WR寫信號(hào)輸出，三態(tài)低電平有效有效時(shí)表示CPU正在寫2、最小模式下的引腳HOLD和HLDAHOLD輸入，總線保持請(qǐng)求信號(hào)HLDA輸出，總線響應(yīng)信號(hào)3.38086微型計(jì)算機(jī)系統(tǒng)3.3.18086微型計(jì)算機(jī)系統(tǒng)的硬件組成系統(tǒng)硬件組成的特點(diǎn)8086微型計(jì)算機(jī)系統(tǒng)的硬件組成出了包括8086微處理器外，還需要其他的部件。8086不同的工作模式對(duì)系統(tǒng)的硬件組成有不同的要求，其中共同之處有：時(shí)鐘發(fā)生器8284(1片，提供時(shí)鐘）地址鎖存器8282(3片，鎖存地址信息）數(shù)據(jù)收發(fā)器8286(3片，增加數(shù)據(jù)總線的驅(qū)動(dòng)能力）最小模式系統(tǒng)的硬件組成3.3.18086微型計(jì)算機(jī)系統(tǒng)的硬件組成3.3.28086微型計(jì)算機(jī)系統(tǒng)的存儲(chǔ)器組織存儲(chǔ)器是計(jì)算機(jī)的記憶部件，用來存放程序和數(shù)據(jù)。按所在的位置，存儲(chǔ)器可以分成主存儲(chǔ)器和輔助存儲(chǔ)器。主存儲(chǔ)器存放當(dāng)前正在執(zhí)行的程序和使用的數(shù)據(jù)，CPU可以直接存取，它由半導(dǎo)體存儲(chǔ)器芯片構(gòu)成，其成本高，容量小，但速度快。輔助存儲(chǔ)器可用來長(zhǎng)期保存大量程序和數(shù)據(jù),CPU需要通過I/O接口訪問，它由磁盤或光盤構(gòu)成，其成本低，容量大，但速度較慢。1、8086的存儲(chǔ)器空間8086中本身沒有存儲(chǔ)器，這里是指以8086為CPU的計(jì)算機(jī)系統(tǒng)的存儲(chǔ)空間；存儲(chǔ)單元8086的存儲(chǔ)器空間由若干存儲(chǔ)單元組成；每個(gè)字節(jié)為一個(gè)內(nèi)存單元，它具有唯一的地址碼。存儲(chǔ)單元的內(nèi)容指的是存放在存儲(chǔ)單元中的數(shù)據(jù)；數(shù)據(jù)可以是字節(jié)、字和雙字。

存儲(chǔ)容量存儲(chǔ)器能夠存放數(shù)據(jù)的最大字節(jié)數(shù)；與地址線多少相關(guān)，8086有地址線20根，故8086計(jì)算機(jī)系統(tǒng)中，可尋址的存儲(chǔ)空間最大可以是220=1M字節(jié)。00000H00001H0000FHFFFFFH1、8086的存儲(chǔ)器空間存儲(chǔ)單元地址即為存儲(chǔ)單元的編號(hào)，用無符號(hào)整數(shù)來表示（編程用十六進(jìn)制表示）；8086物理地址范圍從00000H～FFFFFH。數(shù)據(jù)在存儲(chǔ)單元的存放高高低低（高字節(jié)存放在高地址，低字節(jié)存放在低地址）；多字節(jié)數(shù)據(jù)以最低字節(jié)的地址為準(zhǔn)；8086CPU對(duì)字/字節(jié)的讀寫以從偶地址開始，16位為單位進(jìn)行操作。1、8086的存儲(chǔ)器空間如圖所示：20110H單元～20113H單元存放的內(nèi)容依次是12H、34H、56H、78H；（20110H）=12H表示字節(jié)單元20110H的內(nèi)容是12H；（20110H）=3412H表示字單元20110H的內(nèi)容是3412H；（20110H）=78563412H表示雙字單元20110H的內(nèi)容是78563412H。2、存儲(chǔ)器的分段管理盡管8086CPU提供20位地址，但8086中可用來存放地址的寄存器如IP、SP、BX、SI等都是16位的，只能直接尋址64KB；為了對(duì)1M個(gè)存儲(chǔ)單元進(jìn)行管理，8086CPU采用了典型的存儲(chǔ)器分段技術(shù)。2、存儲(chǔ)器的分段管理分段后，對(duì)存儲(chǔ)器的尋址操作不再直接用20位的物理地址，而是采用段地址+段內(nèi)偏移地址的二級(jí)尋址方式。段地址在8086存儲(chǔ)空間中，把16（2^4）個(gè)字節(jié)的存儲(chǔ)空間稱作一節(jié)（Paragraph），通常分段時(shí)要求各個(gè)邏輯段從節(jié)的整數(shù)邊界開始，這樣段首地址低4位應(yīng)該是“0000”，因此就把段首地址的高16位稱為“段基址（段地址）”段地址是無符號(hào)的16位二進(jìn)制數(shù)，存放在段寄存器DS、CS、SS或ES中，這些段分別稱為數(shù)據(jù)段、代碼段、堆棧段和附加段。2、存儲(chǔ)器的分段管理偏移地址我們把某一存儲(chǔ)單元相對(duì)于段首地址的偏移量稱為偏移地址（也稱有效地址EA）。偏移地址也是無符號(hào)的16位二進(jìn)制數(shù)，存放在IP、SP、BX、SI、DI、BP中或直接出現(xiàn)在指令中。2、存儲(chǔ)器的分段管理邏輯地址采用分段結(jié)構(gòu)的存儲(chǔ)器中，把通過段地址和偏移地址來表示的存儲(chǔ)單元的地址稱為邏輯地址，記為：

段地址：偏移地址邏輯地址是物理地址的一種表示方式，不是唯一的。例如：邏輯地址2000H：1300H、2120H：0100H和2100H：0300H表示的是同一個(gè)存儲(chǔ)單元21300H。2、存儲(chǔ)器的分段管理物理地址物理地址（PA）是存儲(chǔ)單元的絕對(duì)地址，20位，是CPU訪問存儲(chǔ)器的唯一的實(shí)際地址，每個(gè)存儲(chǔ)單元對(duì)應(yīng)一個(gè)物理地址；8086的存儲(chǔ)空間物理地址范圍是00000H~FFFFFH2、存儲(chǔ)器的分段管理物理地址由邏輯地址形成物理地址=段地址×10H＋偏移地址CPU中，這個(gè)過程由地址加法器完成；例如，邏輯地址2000H：1300H，所代表的物理地址為：PA=2000H×10H＋1300H=20000H＋1300H=21300H微型計(jì)算機(jī)系統(tǒng)的外部設(shè)備各式各樣，8086CPU和外部設(shè)備之間是通過I/O接口芯片進(jìn)行聯(lián)系；每個(gè)I/O芯片上都有一個(gè)端口或幾個(gè)端口，一個(gè)端口往往對(duì)應(yīng)于芯片上的一個(gè)寄存器或一組寄存器；微機(jī)系統(tǒng)要為每個(gè)端口分配一個(gè)地址，我們把這個(gè)地址叫作端口地址或端口號(hào)；各個(gè)端口號(hào)具有唯一性；3.3.38086微型計(jì)算機(jī)系統(tǒng)的I/O組織I/O端口有兩種編址方式：統(tǒng)一編址將I/O端口和存儲(chǔ)單元統(tǒng)一編址，即把I/O端口也看作是存儲(chǔ)單元。優(yōu)點(diǎn)：可利用存儲(chǔ)器的尋址方式來尋址I/O端口。缺點(diǎn)：I/O端口占用了存儲(chǔ)空間，而且進(jìn)行I/O操作時(shí)，因地址編碼較長(zhǎng)，導(dǎo)致速度較慢。獨(dú)立編址將I/O端口和存儲(chǔ)單元分開編址，即I/O端口空間與存儲(chǔ)空間相互獨(dú)立。優(yōu)點(diǎn)：不占用內(nèi)存空間；使用I/O指令，程序清晰，很容易看出是I/O操作還是存儲(chǔ)器操作；譯碼電路比較簡(jiǎn)單。缺點(diǎn)：只能用專門的I/O指令，訪問端口的方法不如訪問存儲(chǔ)器的方法多。3.3.38086微型計(jì)算機(jī)系統(tǒng)的I/O組織8086采用獨(dú)立編址方式，使用A15～A0這16條地址線作端口地址，可訪問的I/O端口最多可有64K個(gè)8位端口或32K個(gè)16位的端口，A19～A16總是為0；一個(gè)8位端口相當(dāng)于一個(gè)存儲(chǔ)器字節(jié)，分配0000～FFFFH中的一個(gè)地址。任何兩個(gè)相鄰的8位端口可以組合成一個(gè)16位端口，類似于存儲(chǔ)器中的字。8086中，有專門的指令來訪問I/O接口，如輸入指令I(lǐng)N，輸出指令OUT。3.3.38086微型計(jì)算機(jī)系統(tǒng)的I/O組織3.4.1基本概念微型計(jì)算機(jī)系統(tǒng)的所有操作都按統(tǒng)一的時(shí)鐘節(jié)拍進(jìn)行。CPU執(zhí)行指令時(shí)涉及三種周期：時(shí)鐘周期總線周期指令周期3.48086微型計(jì)算機(jī)系統(tǒng)的總線時(shí)序1、時(shí)鐘周期計(jì)算機(jī)是一個(gè)復(fù)雜的時(shí)序邏輯電路，時(shí)序邏輯電路都有“時(shí)鐘”信號(hào)。計(jì)算機(jī)的“時(shí)鐘”是由振蕩源產(chǎn)生的、幅度和周期不變的節(jié)拍脈沖，每個(gè)脈沖周期稱為時(shí)鐘周期（ClockCycle），又稱為T狀態(tài)。計(jì)算機(jī)是在時(shí)鐘脈沖的統(tǒng)一控制下，一個(gè)節(jié)拍一個(gè)節(jié)拍地工作的。時(shí)鐘周期是微機(jī)系統(tǒng)工作的最小時(shí)間單元，取決于系統(tǒng)的主頻率，系統(tǒng)完成任何操作所需要的時(shí)間，均是時(shí)鐘周期的整數(shù)倍。

例如，IBM-PC機(jī)時(shí)鐘頻率為4.77MHz，一個(gè)T狀態(tài)為210nsT2、總線周期當(dāng)CPU訪問M或I/O端口，需要通過總線進(jìn)行讀或?qū)懖僮?。與CPU內(nèi)部操作相比，通過總線進(jìn)行的操作需要較長(zhǎng)的時(shí)間。把CPU通過總線進(jìn)行某種操作的過程稱為總線周期（BusCycle），表示從M或I/O端口存取一個(gè)數(shù)據(jù)所需的時(shí)間。根據(jù)總線操作功能的不同，分為：存儲(chǔ)器讀周期存儲(chǔ)器寫周期I/O讀周期I/O寫周期一個(gè)基本的總線周期由4個(gè)時(shí)鐘周期組成（T1、T2、T3、T4）。一個(gè)基本的總線周期2、總線周期在有些情況下，外設(shè)或存儲(chǔ)器速度較慢，不能及時(shí)地配合CPU傳送數(shù)據(jù)。這時(shí)，外設(shè)或存儲(chǔ)器會(huì)通過“READY”信號(hào)線在T3狀態(tài)啟動(dòng)之前向CPU發(fā)一個(gè)“數(shù)據(jù)未準(zhǔn)備好”信號(hào)，于是CPU會(huì)在T3之后插入1個(gè)或多個(gè)附加的時(shí)鐘周期等待狀態(tài)Tw。只有在CPU和內(nèi)存或I/O接口之間傳輸數(shù)據(jù)，以及填充指令隊(duì)列時(shí)，CPU才執(zhí)行總線周期?？梢?，如果在一個(gè)總線周期之后，不立即執(zhí)行下一個(gè)總線周期，那么，系統(tǒng)總線就處在空閑狀態(tài)，此時(shí)，執(zhí)行空閑周期TI。3、時(shí)鐘周期每條指令的執(zhí)行包括取指令（fetch）、譯碼（decode）和執(zhí)行（execute）。指令周期是指執(zhí)行一條指令所用的時(shí)間。指令周期是由