數(shù)電課件 邏輯門電路

第二章邏輯門電路2.2TTL邏輯門電路2.3MOS邏輯門電路2.4集成邏輯門電路的應(yīng)用2.5正負(fù)邏輯及邏輯符號(hào)的變換2.1基本邏輯門電路2.1基本邏輯門電路一、二極管與門和或門電路1．與門電路輸入輸出VA（V）VB（V）VL（V）0V0V5V5V0V5V0V5V0V0V0V5V0101BLA0011輸入0001輸出

與邏輯真值表

2．或門電路輸入輸出VA（V）VB（V）VL（V）0V0V5V5V0V5V0V5V0V5V5V5V0101BLA0011輸入0111輸出

或邏輯真值表二、三極管非門電路輸入輸出VA（V）VL（V）0V5V5V0VLA01輸入10輸出非邏輯真值表二極管與門和或門電路的缺點(diǎn)：（1）在多個(gè)門串接使用時(shí)，會(huì)出現(xiàn)低電平偏離標(biāo)準(zhǔn)數(shù)值的情況。（2）負(fù)載能力差。解決辦法：將二極管與門（或門）電路和三極管非門電路組合起來。電平轉(zhuǎn)移二極管三、DTL與非門電路工作原理：

（1）當(dāng)A、B、C全接為高電平5V時(shí)，二極管D1～D3都截止，而D4、D5和T導(dǎo)通，且T為飽和導(dǎo)通，VL=0.3V，即輸出低電平。（2）A、B、C中只要有一個(gè)為低電平0.3V時(shí)，則VP≈1V，從而使D4、D5和T都截止，VL=VCC=5V，即輸出高電平。所以該電路滿足與非邏輯關(guān)系，即：2.2TTL邏輯門電路一、TTL與非門的基本結(jié)構(gòu)及工作原理1．TTL與非門的基本結(jié)構(gòu)早期的DTL門電路，由于速度較慢，現(xiàn)在很少用一、TTL與非門的基本結(jié)構(gòu)2．TTL與非門的邏輯關(guān)系（1）輸入全為高電平3.6V時(shí)。

T2、T3飽和導(dǎo)通，實(shí)現(xiàn)了與非門的邏輯功能之一：輸入全為高電平時(shí)，輸出為低電平。由于T2飽和導(dǎo)通，VC2=1V。T4和二極管D都截止。由于T3飽和導(dǎo)通，輸出電壓為：VO=VCES3≈0.3V該發(fā)射結(jié)導(dǎo)通，VB1=1V。T2、T3都截止。（2）輸入有低電平0.3V時(shí)。實(shí)現(xiàn)了與非門的邏輯功能的另一方面：輸入有低電平時(shí)，輸出為高電平。忽略流過RC2的電流，VB4≈VCC=5V。由于T4和D導(dǎo)通，所以：VO≈VCC-VBE4-VD

=5-0.7-0.7=3.6（V）綜合上述兩種情況，該電路滿足與非的邏輯功能，即：二、TTL與非門的開關(guān)速度1．TTL與非門提高工作速度的原理（1）采用多發(fā)射極三極管加快了存儲(chǔ)電荷的消散過程。脈沖信號(hào)從飽和狀態(tài)到截止?fàn)顟B(tài)瞬間，T1飽和，集電極電流很大（2）采用了推拉式輸出級(jí)，輸出阻抗比較小，可迅速給負(fù)載電容充放電。T3、T4始終都有一個(gè)導(dǎo)通，輸出阻抗比較小。對(duì)于容性負(fù)載充放電時(shí)間比較短。2．TTL與非門傳輸延遲時(shí)間tpd導(dǎo)通延遲時(shí)間tPHL——從輸入波形上升沿的中點(diǎn)到輸出波形下降沿的中點(diǎn)所經(jīng)歷的時(shí)間。一般TTL與非門傳輸延遲時(shí)間tpd的值為幾納秒～十幾個(gè)納秒。截止延遲時(shí)間tPLH——從輸入波形下降沿的中點(diǎn)到輸出波形上升沿的中點(diǎn)所經(jīng)歷的時(shí)間。與非門的傳輸延遲時(shí)間tpd：

取平均值。越小越好，越小開關(guān)速度越快三、TTL與非門的電壓傳輸特性及抗干擾能力1．電壓傳輸特性曲線：Vo=f（Vi）ABCDE電壓傳輸特性：輸出電壓和輸入電壓的關(guān)系（1）輸出高電平電壓VOH——在正邏輯體制中代表邏輯“1”的輸出電壓。VOH的理論值為3.6V，產(chǎn)品規(guī)定輸出高電壓的最小值VOH（min）=2.4V。2．幾個(gè)重要參數(shù)（2）輸出低電平電壓VOL——在正邏輯體制中代表邏輯“0”的輸出電壓。VOL的理論值為0.3V，產(chǎn)品規(guī)定輸出低電壓的最大值VOL（max）=0.4V。（3）關(guān)門電平電壓VOFF——是指輸出電壓下降到VOH（min）時(shí)對(duì)應(yīng)的輸入電壓。即輸入低電壓的最大值。在產(chǎn)品手冊(cè)中常稱為輸入低電平電壓，用VIL（max）表示。產(chǎn)品規(guī)定VIL（max）=0.8V。（4）開門電平電壓VON——是指輸出電壓上升到VOL（max）時(shí)對(duì)應(yīng)的輸入電壓。即輸入高電壓的最小值。在產(chǎn)品手冊(cè)中常稱為輸入高電平電壓，用VIH（min）表示。產(chǎn)品規(guī)定VIH（min）=2V。（5）閾值電壓Vth——電壓傳輸特性的過渡區(qū)所對(duì)應(yīng)的輸入電壓，即決定電路截止和導(dǎo)通的分界線，也是決定輸出高、低電壓的分界線。近似地：Vth≈VOFF≈VON≈

1.４TTL門電路的輸出高低電平不是一個(gè)值，而是一個(gè)范圍。3．抗干擾能力同樣，它的輸入高低電平也有一個(gè)范圍，即它的輸入信號(hào)允許一定的容差，稱為噪聲容限。低電平噪聲容限

VNL＝VOFF-VOL（max）＝0.8V-0.4V＝0.4V高電平噪聲容限

VNH＝VOH（min）-VON＝2.4V-2.0V＝0.4V四、TTL與非門的帶負(fù)載能力產(chǎn)品規(guī)定IIL＜1.6mA。1．輸入低電平電流IIL與輸入高電平電流IIH

（1）輸入低電平電流IIL——是指當(dāng)門電路的輸入端接低電平時(shí)，從門電路輸入端流出的電流?？梢运愠觯孩诘怪玫姆糯鬆顟B(tài)：

IIH=βiIB1，βi為倒置放大的電流放大系數(shù)。（2）輸入高電平電流IIH——是指當(dāng)門電路的輸入端接高電平時(shí)，流入輸入端的電流。

有兩種情況:

①寄生三極管效應(yīng)：

IIH=βPIB1，βP為寄生三極管的電流放大系數(shù)。由于βp和βi的值都遠(yuǎn)小于1，所以IIH的數(shù)值比較小，產(chǎn)品規(guī)定：IIH＜40uA。2．帶負(fù)載能力當(dāng)負(fù)載門的個(gè)數(shù)增加，灌電流增大，會(huì)使T3脫離飽和，輸出低電平升高。因此，把允許灌入輸出端的電流定義為輸出低電平電流IOL，產(chǎn)品規(guī)定IOL=16mA。由此可得出:（1）灌電流負(fù)載——當(dāng)驅(qū)動(dòng)門輸出低電平時(shí)，電流從負(fù)載門灌入驅(qū)動(dòng)門。NOL稱為輸出低電平時(shí)的扇出系數(shù)。（1）灌電流負(fù)載——當(dāng)驅(qū)動(dòng)門輸出低電平時(shí)，電流從負(fù)載門灌入驅(qū)動(dòng)門。2．帶負(fù)載能力當(dāng)負(fù)載門的個(gè)數(shù)增加，灌電流增大，輸出低電平升高。NOL稱為輸出低電平時(shí)的扇出系數(shù)。最高帶10個(gè)門當(dāng)達(dá)到VOL（max）=0.4V時(shí)，允許灌入輸出端的電流定義為輸出低電平電流IOL，產(chǎn)品規(guī)定IOL=16mA。由此可得出:&oVRL拉電流&oVRL灌電流+VCC“0”“1”注意T3脫離飽和，進(jìn)入放大，集電極電位上升，低電平最高0.4V

NOH稱為輸出高電平時(shí)的扇出系數(shù)。產(chǎn)品規(guī)定:IOH=0.4mA。由此可得出：

拉電流增大時(shí)，RC4上的壓降增大，會(huì)使輸出高電平降低(VT3C=Vcc-IOH*Rc4-0.3V-0.7V)。因此，把允許拉出輸出端的電流定義為輸出高電平電流IOH。

（2）拉電流負(fù)載——當(dāng)驅(qū)動(dòng)門輸出高電平時(shí)，電流從驅(qū)動(dòng)門拉出,流至負(fù)載門的輸入端。

一般NOL≠NOH，常取兩者中的較小值作為門電路的扇出系數(shù)，用NO表示。五、TTL與非門舉例——74007400是一種典型的TTL與非門器件，內(nèi)部含有4個(gè)2輸入端與非門，共有14個(gè)引腳。引腳排列圖如圖所示。六、TTL門電路的其他類型1．非門將前述三個(gè)輸入端改為一個(gè)輸入端，即由與非門改為非門2．或非門0101BLA0011輸入1000輸出

或非邏輯真值表加入T1B、T2B和R1B，與T1A、T2A和R1A完全一樣，組成另一輸入端，相互對(duì)稱3．與或非門&≥1A1A2B1B2L在工程實(shí)踐中，有時(shí)需要將幾個(gè)門的輸出端并聯(lián)使用，以實(shí)現(xiàn)與邏輯，稱為線與。普通的TTL門電路不能進(jìn)行線與。為此，專門生產(chǎn)了一種可以進(jìn)行線與的門電路——集電極開路門。4．集電極開路門（OC門）灌入T3的電流近似(5-1.3)/130=30mA>16mA,一方面使得T3脫離飽和，另方面能燒毀130（1）實(shí)現(xiàn)線與。

OC門主要有以下幾方面的應(yīng)用：邏輯關(guān)系為:(+5V)因?yàn)榧姌O開路，使用時(shí)必須外接一個(gè)電阻，Rp的選擇需要計(jì)算（后述），一般為1K左右。（2）實(shí)現(xiàn)電平轉(zhuǎn)換。如圖示，可使輸出高電平變?yōu)?0V。5V0.3V3.6VOC門進(jìn)行線與時(shí)，外接上拉電阻RP的選擇：得：VCC-VOH（min）=IIHRP（max）

由：（1）當(dāng)輸出高電平時(shí)，

RP不能太大。RP為最大值時(shí)要保證輸出電壓為VOH（min）。（2）當(dāng)輸出低電平時(shí)

所以：RP（min）＜RP＜RP（max）由：RP不能太小。RP為最小值時(shí)要保證輸出電壓為VOL（max）。得：當(dāng)EN=0時(shí)，D1截止，相當(dāng)于一個(gè)正常的二輸入端與非門，稱為正常工作狀態(tài)。當(dāng)EN=1時(shí)，D1導(dǎo)通，T4D、T3都截止。這時(shí)從輸出端L看進(jìn)去，呈現(xiàn)高阻，稱為高阻態(tài)，或禁止態(tài)。5．三態(tài)門（TSL門)低電平有效（1）三態(tài)輸出門的結(jié)構(gòu)及工作原理。GEN1L+V123123D13D123e2Vc2Bc4RRc2TA141CCTTRRT3b1p2EN控制端ENABL00010111011101××高阻去掉非門G，則EN=1時(shí)，為工作狀態(tài)，EN=0時(shí)，為高阻態(tài)。

EN=1為工作狀態(tài)的三態(tài)門（b）組成雙向總線，實(shí)現(xiàn)信號(hào)的分時(shí)雙向傳送。（2）三態(tài)門的應(yīng)用三態(tài)門在計(jì)算機(jī)總線結(jié)構(gòu)中有著廣泛的應(yīng)用。（a）組成單向總線——實(shí)現(xiàn)信號(hào)的分時(shí)單向傳送。七、TTL集成邏輯門電路的改進(jìn)電路1、采用了抗飽和三極管2、將Re2用“有源泄放電路代替”。3、輸出級(jí)采用了達(dá)林頓結(jié)構(gòu)。4、輸入端加了保護(hù)二極管。TTL數(shù)字集成電路型號(hào)的命名法示例：（1）(2)(3)(4)(5)

CT74LS00P塑料雙列直插封裝器件系列：低功耗肖特基溫度范圍：0℃~+70℃中國(guó)制造的TTL類器件品種：四2輸入與非門SN74S195J黑陶瓷雙列直插封裝器件品種：4位并行移位寄存器器件系列：肖特基溫度范圍：0℃~+70℃美國(guó)TEXAS公司（1）(2)(3)(4)(5)第1部分第4部分型號(hào)前綴工作溫度范圍器件系列器件品種封裝形式符號(hào)意義符號(hào)意義符號(hào)意義符號(hào)意義符號(hào)意義標(biāo)準(zhǔn)W陶瓷扁平H高速B塑封扁平CT中國(guó)制造的TTL類54-55℃~+125℃S肖特基F全密封扁平LS低功耗肖特基D陶瓷雙列直插AS先進(jìn)肖特基P塑料雙列直插SN美國(guó)TEXAS公司740℃~+70℃ALS先進(jìn)低功耗肖特基阿拉伯?dāng)?shù)字器件功能J黑陶瓷雙列直插第2部分第3部分第5部分

2.10電路如圖題所示，試用表格方式列出各門電路的名稱，輸出邏輯表達(dá)式以及當(dāng)ABCD=1001時(shí)，各輸出函數(shù)的值。

MOS管的工作原理(模擬書)

BJT是一種電流控制元件(iB~iC)，工作時(shí)，多數(shù)載流子和少數(shù)載流子都參與運(yùn)行，所以被稱為雙極型器件。

場(chǎng)效應(yīng)管（簡(jiǎn)稱FET）是一種電壓控制器件(uGS~iD)，工作時(shí)，只有一種載流子參與導(dǎo)電，因此它是單極型器件。FET因其制造工藝簡(jiǎn)單，功耗小，溫度特性好，輸入電阻極高等優(yōu)點(diǎn)，得到了廣泛應(yīng)用。FET分類：

絕緣柵場(chǎng)效應(yīng)管(MOS管)結(jié)型場(chǎng)效應(yīng)管增強(qiáng)型耗盡型P溝道N溝道P溝道N溝道P溝道N溝道一.N溝道增強(qiáng)型MOS管

絕緣柵型場(chǎng)效應(yīng)管(MetalOxide

SemiconductorFET)，簡(jiǎn)稱MOSFET。分為：

增強(qiáng)型N溝道、P溝道耗盡型N溝道、P溝道

1.N溝道增強(qiáng)型MOS管的結(jié)構(gòu)4個(gè)電極：漏極D，源極S，柵極G和襯底B。符號(hào)：2、工作原理

再增加uGS→縱向電場(chǎng)↑→將P區(qū)少子電子聚集到P區(qū)表面→形成導(dǎo)電溝道，如果此時(shí)加有漏源電壓，就可以形成漏極電流id。①柵源電壓uGS的控制作用當(dāng)uGS=0V時(shí)，漏源之間相當(dāng)兩個(gè)背靠背的二極管，在d、s之間加上電壓也不會(huì)形成電流，即管子截止。當(dāng)uGS＞0V時(shí)→縱向電場(chǎng)→將靠近柵極下方的空穴向下排斥→耗盡層。

定義：開啟電壓（UT）——?jiǎng)倓偖a(chǎn)生溝道所需的柵源電壓UGS。

N溝道增強(qiáng)型MOS管的基本特性：

uGS＜UT，管子截止，uGS＞UT，管子導(dǎo)通。uGS越大，溝道越寬，在相同的漏源電壓uDS作用下，漏極電流ID越大。

②漏源電壓uDS對(duì)漏極電流id的控制作用

當(dāng)uGS＞UT，且固定為某一值時(shí)，來分析漏源電壓VDS對(duì)漏極電流ID的影響。（設(shè)UT=2V，uGS=4V）

（a）uds=0時(shí)，id=0。（b）uds↑→id↑；同時(shí)溝道靠漏區(qū)變窄。（c）當(dāng)uds增加到使ugd=UT時(shí)，溝道靠漏區(qū)夾斷，稱為預(yù)夾斷。（d）uds再增加，預(yù)夾斷區(qū)加長(zhǎng)，uds增加的部分基本降落在隨之加長(zhǎng)的夾斷溝道上，id基本不變。3、特性曲線

四個(gè)區(qū)：（a）可變電阻區(qū)（預(yù)夾斷前）。

①輸出特性曲線：iD=f(uDS)uGS=const（b）恒流區(qū)也稱飽和區(qū)（預(yù)夾斷后）。

（c）夾斷區(qū)（截止區(qū)）。

（d）擊穿區(qū)?？勺冸娮鑵^(qū)恒流區(qū)截止區(qū)擊穿區(qū)

可根據(jù)輸出特性曲線作出移特性曲線。例：作uDS=10V的一條轉(zhuǎn)移特性曲線：UT

②轉(zhuǎn)移特性曲線：iD=f(uGS)uDS=const

一個(gè)重要參數(shù)——跨導(dǎo)gm：gm=iD/uGS

uDS=const(單位mS)

gm的大小反映了柵源電壓對(duì)漏極電流的控制作用。

在轉(zhuǎn)移特性曲線上，gm為的曲線的斜率。在輸出特性曲線上也可求出gm。2.N溝道耗盡型MOSFET

在柵極下方的SiO2層中摻入了大量的金屬正離子。所以當(dāng)uGS=0時(shí)，這些正離子已經(jīng)感應(yīng)出反型層，形成了溝道。

定義：夾斷電壓（UP）——溝道剛剛消失所需的柵源電壓uGS。特點(diǎn)：

當(dāng)uGS=0時(shí)，就有溝道，加入uDS，就有iD。當(dāng)uGS＞0時(shí)，溝道增寬，iD進(jìn)一步增加。

當(dāng)uGS＜0時(shí)，溝道變窄，iD減小。

3、P溝道耗盡型MOSFETP溝道MOSFET的工作原理與N溝道MOSFET完全相同，只不過導(dǎo)電的載流子不同，供電電壓極性不同而已。這如同雙極型三極管有NPN型和PNP型一樣。4.MOS管的主要參數(shù)（1）開啟電壓UT（2）夾斷電壓UP（3）跨導(dǎo)gm：gm=iD/uGSuDS=const

（4）直流輸入電阻RGS——柵源間的等效電阻。由于MOS管柵源間有sio2絕緣層，輸入電阻可達(dá)109～1015。2.3MOS邏輯門電路所以輸出為低電平。一、NMOS門電路1．NMOS非門邏輯關(guān)系：（設(shè)兩管的開啟電壓為VT1=VT2=4V，且gm1＞＞gm2）（1）當(dāng)輸入Vi為高電平8V時(shí)，T1導(dǎo)通，T2也導(dǎo)通。因?yàn)間m1＞＞gm2，所以兩管的導(dǎo)通電阻RDS1＜＜RDS2，輸出電壓為：（2）當(dāng)輸入Vi為低電平0V時(shí)，2．NMOS門電路（1）與非門

T1截止，T2導(dǎo)通。

VO=VDD-VT=8V=VOH

，即輸出為高電平。

所以電路實(shí)現(xiàn)了非邏輯。0101BLA0011輸入1110輸出

與非真值表（2）或非門0101BLA0011輸入1000輸出

或非真值表LAVB1TDD5T(+12V)T2CD3TT4L=AB+CD舉例：與或非門NMOS優(yōu)點(diǎn):結(jié)構(gòu)簡(jiǎn)單，邏輯功能比較容易分析。缺點(diǎn)：（1）高電平是VDD-開啟電壓，不夠理想（2）低電平是相當(dāng)于兩個(gè)電阻分壓，不足夠低二、CMOS非門

CMOS邏輯門電路是由N溝道MOSFET和P溝道MOSFET互補(bǔ)而成。

1．邏輯關(guān)系：（設(shè)VDD＞（VTN+|VTP|），且VTN=|VTP|）（1）當(dāng)Vi=0V時(shí)，TN截止，TP導(dǎo)通。輸出VO≈VDD。（2）當(dāng)Vi=VDD時(shí)，TN導(dǎo)通，TP截止，輸出VO≈0V。2．電壓傳輸特性：CMOS門電路的閾值電壓Vth=VDD/2（設(shè):VDD=10V，VTN=|VTP|=2V）（2）當(dāng)2V＜Vi＜5V，TN工作在飽和區(qū)，TP工作在可變電阻區(qū)。TP導(dǎo)通更充分，等效電阻小于TN，輸出電壓大于5V（3）當(dāng)Vi=5V，兩管都工作在飽和區(qū)，

Vo=（VDD/2）=5V。（4）當(dāng)5V＜Vi＜8V，

TP工作在飽和區(qū)，

TN工作在可變電阻區(qū)。（5）當(dāng)Vi＞8V，TP截止，

TN導(dǎo)通，Vo=0V。

（1）當(dāng)Vi＜2V，TN截止，TP導(dǎo)通，

Vo≈VDD=10V。3．工作速度由于CMOS非門電路工作時(shí)總有一個(gè)管子導(dǎo)通，所以當(dāng)帶電容負(fù)載時(shí)，給電容充電和放電都比較快。CMOS非門的平均傳輸延遲時(shí)間約為10ns。三、其他的CMOS門電路1．CMOS與非門和或非門電路（1）與非門（2）或非門TN管串聯(lián)，TP管并聯(lián)TN管并聯(lián)，TP管串聯(lián)

為了穩(wěn)定輸出高低電平，可在輸入輸出端分別加反相器作緩沖級(jí)。

（3）帶緩沖級(jí)的門電路

后級(jí)為與或非門，經(jīng)過邏輯變換，可得：2．CMOS異或門電路由兩級(jí)組成，前級(jí)為或非門，輸出為3．CMOS三態(tài)門當(dāng)EN=0時(shí)，TP2和TN2同時(shí)導(dǎo)通，為正常的非門，輸出當(dāng)EN=1時(shí)，TP2和TN2同時(shí)截止，輸出為高阻狀態(tài)。所以，這是一個(gè)低電平有效的三態(tài)門。ENAL001101×高阻4．CMOS傳輸門

工作原理：（設(shè)兩管的開啟電壓VTN=|VTP|＝2V，VDD=10V）（1）當(dāng)C接高電平VDD，為低電平0V時(shí)，若Vi在0V～VDD的范圍變化，（2）當(dāng)C接低電平0V，為高電平VDD，Vi在0V～VDD的范圍變化時(shí)，二氧化硅至少有一管導(dǎo)通，相當(dāng)于一閉合開關(guān)，將輸入傳到輸出，即Vo=Vi。TN和TP都截止，輸出呈高阻狀態(tài)，相當(dāng)于開關(guān)斷開。0V10V2V8VTN導(dǎo)通TP導(dǎo)通CVi/VoVo/Vi對(duì)于(1)傳輸模擬信號(hào)，又稱模擬開關(guān)四、CMOS邏輯門電路的系列及主要參數(shù)1．CMOS邏輯門電路的系列（1）基本的CMOS——4000系列。（2）高速的CMOS——HC系列。（3）與TTL兼容的高速CMOS——HCT系列。CMOS邏輯門電路的主要特點(diǎn)：1、電源電壓允許范圍大，CC4000系列為3~18V；C000系列為5~15V。因此它們輸出高低電平擺幅大，抗干擾能力強(qiáng)，其噪聲容限可達(dá)30%VDD，而TTL門的噪聲容限只有0.4V。2、因CMOS電路有極高的輸入阻抗，故其扇出系數(shù)很大，可達(dá)50。3、CMOS門工作時(shí)總是一管導(dǎo)通另一管截止，因而其功耗極小。當(dāng)VDD=5V時(shí)，CMOS電路的靜態(tài)功耗分別是：門電路類為2.5~5uW；緩沖器和觸發(fā)器類為5~20uW。4、MOS管是多數(shù)載流子受控導(dǎo)電器件，所以溫度穩(wěn)定性好，抗輻射能力強(qiáng)。特別適用于航天，衛(wèi)星和核試驗(yàn)條件下工作的裝置。CMOS器件型號(hào)組成符號(hào)意義CC4025M

溫度范圍：-55℃~+125℃器件品種：3輸入與非門器件系列中國(guó)制造CMOS器件示例：(1)(2)(3)(4)第1部分第2部分第3部分第4部分器件前綴器件系列器件品種工作溫度范圍符號(hào)意義符號(hào)意義符號(hào)意義符號(hào)意義CC中國(guó)制造的CMOS類型C0℃~70℃CD美國(guó)無線電公司產(chǎn)品E-40℃~85℃TC日本東芝公司產(chǎn)品R-55℃~85℃CE中國(guó)制造的ECL類型4045145系列符號(hào)阿拉伯?dāng)?shù)字器件功能M-55℃~125℃集成電路集成度的區(qū)分：1.小規(guī)模集成電路SSI

（SmallScaleIntegration），10門以下/片。2.中規(guī)模集成電路MSI

（MediumScaleIntegration），100門以下/片。3.大規(guī)模集成電路LSI

（LargeScaleIntegration），1000門以上/片。4.超大規(guī)模集成電路VLSI（ＶeryLargeScaleIntegration），10000門以上/片)2.4集成邏輯門電路的應(yīng)用一、TTL與CMOS器件之間的接口問題

兩種不同類型的集成電路相互連接，驅(qū)動(dòng)門必須要為負(fù)載門提供符合要求的高低電平和足夠的輸入電流，即要滿足下列條件：

驅(qū)動(dòng)門的VOH（min）≥負(fù)載門的VIH（min）驅(qū)動(dòng)門的VOL（max）≤負(fù)載門的VIL（max）驅(qū)動(dòng)門的IOH（max）≥負(fù)載門的IIH（總）驅(qū)動(dòng)門的IOL（max）≥負(fù)載門的IIL（總）1．TTL門驅(qū)動(dòng)CMOS門

（2）如果TTL和CMOS器件采用的電源電壓不同，則應(yīng)使用OC門，同時(shí)使用上拉電阻RP。+VCC&+VDD&TTLCMOS(5V)(3—15V)LRP+VCC&(5V)AB主要考慮電平匹配問題（1）當(dāng)都采用5V電源時(shí)，一般電平可以匹配。如果不匹配（如TTL的VOH(min)為2.4V，而CMOS74HC系列的VIH(min)為3.5V），這時(shí)可接一上拉電阻RP，一般取值幾百歐~幾K

。

也可在CMOS門的輸出端與TTL門的輸入端之間加一CMOS驅(qū)動(dòng)器，如圖所示。2．CMOS門驅(qū)動(dòng)TTL門