數(shù)字電子技術(shù)練習(xí)題及答案

數(shù)

字

電

子

技

術(shù)

練

習(xí)

題

及

答

案一、填空題1、(238)11101110)EE)。(110110.01)36.454.25)。102216102、德?摩根定理表示為

B

)

＝(

B

)3、數(shù)字信號(hào)只有（兩）值，分別表示為（0和（14、異或門(mén)電路的表達(dá)式(

AB

)；同或門(mén)的表達(dá)式(

)。5、組成邏輯函數(shù)的基本單元是（最6、與最小項(xiàng)相的最小項(xiàng)(

)

AB

)和(?；具壿嬮T(mén)（與（非三種合門(mén)與非門(mén)門(mén)非）和（異）最簡(jiǎn)與或式的定義是乘積項(xiàng)的（個(gè)最少乘項(xiàng)中相乘的（變數(shù)也最）與表式11在正邏輯的約定下示高電平低平邏的約定下示低平高一般門(mén)輸出不直連，實(shí)現(xiàn)線(xiàn)與(填“”“能)三態(tài)門(mén)的三種可能的輸出狀態(tài)(高電平)、(低平和高態(tài))。實(shí)現(xiàn)基本和常用邏輯運(yùn)算(子)稱(chēng)邏輯門(mén)電路，簡(jiǎn)稱(chēng)門(mén)電路。在TTL三、OC門(mén)非門(mén)、異或門(mén)和或非門(mén)電路中，能實(shí)“”輯能的門(mén)為OC門(mén)現(xiàn)總線(xiàn)連接方式的的門(mén)為態(tài)T與非門(mén)的多余輸入端不能接（電平。真值表是將輸入邏輯變量的（所有可能取值）與相應(yīng)的（輸變量函數(shù)值）排列在一起而組成的表格。19組合邏輯電路是指任何時(shí)刻電路的穩(wěn)定輸出，僅僅只決定于刻各個(gè)輸入變量的取用文字或者數(shù)碼表示特定對(duì)象的過(guò)程叫編碼特定含義翻譯出來(lái)的過(guò)程碼在幾個(gè)信號(hào)同時(shí)輸入時(shí)，只對(duì)優(yōu)先級(jí)別最高的進(jìn)行編碼叫做（優(yōu)碼兩個(gè)1進(jìn)制數(shù)相加，叫做半器同的數(shù)來(lái)低的位者加叫全器22比較兩個(gè)多位二進(jìn)制數(shù)大小是否相等的邏輯電路，稱(chēng)數(shù)較。半導(dǎo)體數(shù)碼顯示器的內(nèi)部接法有兩種形式：陽(yáng))接法和共陰極法對(duì)共接的光極數(shù)顯示器，應(yīng)采()平驅(qū)動(dòng)的七段顯示譯碼器。能夠?qū)ⅲ?個(gè)）入數(shù)據(jù)，根據(jù)需要傳送到（m個(gè)）出的意個(gè)出的路叫數(shù)分器。在多路傳輸過(guò)程中，能夠根據(jù)需要將（其中任意一路挑選出來(lái)的電路，叫做數(shù)據(jù)選擇器，也稱(chēng)為多路選擇器或多路開(kāi)關(guān)。觸發(fā)器又稱(chēng)為雙穩(wěn)態(tài)電路，因?yàn)樗哂校▋桑┑臓顟B(tài)。根據(jù)邏輯功能不同發(fā)可分RS觸器發(fā)器發(fā)器觸）’觸發(fā)器）根據(jù)邏輯結(jié)構(gòu)不同，觸發(fā)器可分為（基發(fā)器步觸發(fā)器）邊觸發(fā)器）等。器在＝00時(shí)保能JK＝11時(shí)具翻功JK時(shí)置）功能；JK時(shí)具置1）。觸器有持01）（翻）邏功觸具有（置0）置1）輯功能RS發(fā)器具有（保0）置1的邏輯功能。觸具有（持和（翻轉(zhuǎn)）邏功T觸發(fā)器具有（翻）的邏輯功能。邊沿觸發(fā)器具有共同的動(dòng)作特點(diǎn)，即觸發(fā)器的次態(tài)僅取決信（上或下降沿到刻輸入的邏輯狀態(tài)，而在這時(shí)刻之前或之后，輸入信號(hào)的變化對(duì)觸發(fā)器輸出的狀態(tài)沒(méi)有影響?；綬S觸的特性方程是（Qn束是（觸器特方是（

n

JQ

n

KQ

n

的性方程

Q

特性方程

n

n

TQ

n

’器的特性方程是（Qn時(shí)序邏輯電路的邏輯功能的特點(diǎn)是任何時(shí)刻電路的穩(wěn)定（輸和該的輸入信號(hào)）有關(guān)，而且還取決于（路原來(lái)的狀態(tài)時(shí)序邏輯電路一定包含有作為存儲(chǔ)單元的（觸器電路中可以沒(méi)有（組）電路，但不能沒(méi)有（觸器時(shí)序邏輯電路的邏輯功能通?？蛇壿嫳磉_(dá)式時(shí)）等方式描述。時(shí)序邏輯電路按觸發(fā)器時(shí)鐘端的連接方式不同可以分同序邏輯電路)(異步時(shí)序邏輯電路)類(lèi)。36可以用來(lái)暫時(shí)存放數(shù)據(jù)的器件稱(chēng)(寄器。寄存器分為（基存器）和（移寄器）種。37若ROM有5根址輸入線(xiàn)，有8根據(jù)輸出線(xiàn)，則ROM字線(xiàn)數(shù)為（32的量為（25638把移位寄存器的（輸以方式饋送到）串行輸入端即得到（移存器型）器。一個(gè)十進(jìn)制加法計(jì)數(shù)器需要由（4）JK觸組成。RAM與ROM比其優(yōu)點(diǎn)是（讀寫(xiě)方便，使用靈活是（掉失信息順序脈沖發(fā)生器可分成（計(jì)）（位型）類(lèi)。555定時(shí)器由（分較器本RS發(fā)器管開(kāi)關(guān)）（輸出緩沖器）分組成。施密特觸發(fā)器有兩個(gè)穩(wěn)定狀態(tài)（“0”態(tài)和“”態(tài)持換完全取決于（輸壓的大小44單穩(wěn)態(tài)觸發(fā)器狀態(tài)有一個(gè)（穩(wěn)態(tài)）個(gè)（暫態(tài)45多諧振蕩器是一種（激振蕩電路，它沒(méi)有（穩(wěn)兩暫態(tài)需要外加觸發(fā)信號(hào)，就能自動(dòng)的輸出（矩形）脈46石英晶體多諧振蕩器的振蕩頻率僅決定于晶體本身(振頻率)，與路

)的數(shù)值無(wú)關(guān)。轉(zhuǎn)是把（擬量）轉(zhuǎn)換為（數(shù)量）換器轉(zhuǎn)是把（數(shù)字量轉(zhuǎn)換為（模量）轉(zhuǎn)器衡量D/AA/D轉(zhuǎn)性能優(yōu)劣的主要指標(biāo)都是（轉(zhuǎn)度和（轉(zhuǎn)度A/D轉(zhuǎn)程四個(gè)步驟的順序是（采樣持化碼二、選擇題1、數(shù)字電路中使用的數(shù)制是（A、進(jìn)、進(jìn)制、六制D、制2、二進(jìn)制數(shù)1111100.01應(yīng)的十進(jìn)制數(shù)(D。A、140.125B、125.50C、136.25、124.253、十進(jìn)制數(shù)127.25應(yīng)的二進(jìn)制數(shù)(A)。A、1111111.01、10000000.1C、1111110.01、1100011.114、將二進(jìn)制、八進(jìn)制、十六進(jìn)制數(shù)轉(zhuǎn)換為十進(jìn)制數(shù)的共同規(guī)則是（

CA、十余、十整C按權(quán)展開(kāi)D、上均可5、標(biāo)準(zhǔn)與或式是由（D）構(gòu)成的邏輯表達(dá)式。A、大之B最小項(xiàng)之積C大項(xiàng)之和最小項(xiàng)之和=1=1=1=16、函數(shù)

FD

的最簡(jiǎn)與或式

C

)A、AB

B、

ABD

CD、07個(gè)可以構(gòu)成（）最小項(xiàng)。A、nBC

D、2－18、若輸入變量、B全1輸出=0則其輸入與輸出關(guān)系)。A、B非、D、9、標(biāo)準(zhǔn)與或式是由（）成的邏輯表達(dá)式。A、項(xiàng)或、小相、大相D、項(xiàng)相與10以下表達(dá)式中符合邏輯運(yùn)算法則的是（D）A、C·C=C

CD、A+1=111下列邏輯式中，正確的是（AA、

A

、

+=1

C

·=0

D、

·=112、A)A、AB、BCC、(A＋B)D、A13YABACBCYAB兩的系(A)。A、Y、2214同或邏輯應(yīng)的邏輯圖是（A≥1AZBBB

≥1

ZA、、

CD、15有三個(gè)輸入端的或非門(mén)電路，要求輸出高電平，其輸入端應(yīng))。A、部高平、少一個(gè)端為高電平C、為低電平D、少一個(gè)端為低電平16具有“線(xiàn)與”邏輯功能的門(mén)電路(。A、態(tài)、電開(kāi)門(mén)C與門(mén)D或門(mén)17對(duì)于負(fù)邏輯而言，某邏輯電路為與門(mén)，則對(duì)于正邏輯而言，該電路C。A、非、非C門(mén)D與門(mén)18集電極開(kāi)路OC門(mén)使用時(shí)須(B)間接一電阻。A、出地、出電、出輸19.個(gè)兩輸入端的門(mén)電路，當(dāng)輸入為和，輸出不是1的是A、非、非C或門(mén)20若在編碼器中有50個(gè)對(duì)象，則要求輸出二進(jìn)制代碼位數(shù)B位A、5、6C、10D、5021如需要判斷兩個(gè)二進(jìn)制數(shù)的大小或相等，可以使()電路。A、碼B、器C、選擇器、據(jù)較22八輸入的編碼器按二進(jìn)制編碼時(shí)，輸出端的個(gè)數(shù)是（BA、2個(gè)B3個(gè)C、4個(gè)、823和數(shù)據(jù)分配器使用相同型號(hào)MSI的合邏輯電路(A。A、碼、碼C據(jù)選擇器、據(jù)較24組合邏輯電路消除競(jìng)爭(zhēng)冒險(xiǎn)的方法A)和B)。A、改輯計(jì)、輸出端接入濾波電容C、加緩沖電路D屏蔽輸入信號(hào)的尖峰干擾25數(shù)據(jù)分配器輸入端的個(gè)數(shù)B)A、2個(gè)B、1個(gè)、4個(gè)、826一片容量為1024節(jié)的存儲(chǔ)器，表示()存儲(chǔ)單元。A、1024、4、4096D、827下列觸發(fā)器中存在約束條件的(A)A、觸器、發(fā)器、D觸、T觸器28觸在時(shí)鐘脈沖的作用下，如果要Q

n

n

，則輸入信號(hào)為。A、=1=1B=0，=1、=0=0D、=1=029觸的約束條件(DA、R+S=1B、、=1D、30、JK觸器欲在CP作保持原狀態(tài)，則的是D。A、JK＝11、JK＝10、JKD＝0031、Mealy型邏輯電路的輸出(C。A、與路現(xiàn)有、與電路的輸入有關(guān)C、路的現(xiàn)態(tài)和電路的輸入有關(guān)D、電路的現(xiàn)態(tài)和電路的輸入無(wú)關(guān)若位二進(jìn)制加法計(jì)數(shù)器當(dāng)前的狀態(tài)是0111，一個(gè)輸入時(shí)鐘脈沖后，其內(nèi)容變A、0111、0110CD、0011A、0011、1000CD、001134下圖所示為某時(shí)序邏輯電路的時(shí)序圖，由此可判斷該時(shí)序電路具有的功能A)。A、進(jìn)計(jì)器B、進(jìn)制計(jì)數(shù)器C四進(jìn)制計(jì)數(shù)器D、進(jìn)制計(jì)數(shù)器CP01235構(gòu)成同步二進(jìn)制計(jì)數(shù)器一般應(yīng)選用的觸發(fā)器是（CA觸B、R－S觸、J觸36構(gòu)成四位寄存器應(yīng)選用（BA、2個(gè)器；B、4發(fā)器C個(gè)發(fā)器37需(B)片74LS161構(gòu)六進(jìn)計(jì)器A、1片B、2片、3片、438構(gòu)成的施密特觸發(fā)器的回差電U為D。ABCD、VCC/339能起到定時(shí)作用的觸發(fā)器C。A、密觸器B、穩(wěn)態(tài)觸發(fā)器C單穩(wěn)態(tài)觸發(fā)器D、諧振蕩器40對(duì)電壓、頻率、電流等模擬量進(jìn)行數(shù)字處理之前，必須將其進(jìn)B。A轉(zhuǎn)B轉(zhuǎn)直接輸入隨意

)三、計(jì)算題1、將十進(jìn)制數(shù)63.125換為二進(jìn)制數(shù)和八進(jìn)制數(shù)。解：(63.125)(111111.001)=10

82、將二進(jìn)制數(shù)1111100.01轉(zhuǎn)十六進(jìn)制數(shù)和十進(jìn)制數(shù)。解：(1111100.01)(7C.4)=25)216103、型號(hào)為2764EPROM地線(xiàn)為位線(xiàn)為，算它的容量。解其容量為13×8=8192×8=8×1024×8=8K×8四、邏輯函數(shù)式變換1、用公式法將下列邏輯函數(shù)式化簡(jiǎn)為最簡(jiǎn)與或表達(dá)式Y(jié)BBC1ACACABBCAB3解：ACBBBCACBCB)BCA1B)A)BAC)ABBACBACAC)BAABACAB增的ACABC多可AC并ABABCABBCBAB(B2、列邏輯函數(shù)式展開(kāi)成最小項(xiàng)表達(dá)式Y(jié)A(B)4YABCAYA)()解：YA(B))AA()A)BCABABC.567)YAB(CC)A)BC)CABCABCABCABCABCABC3567)A(AB)()AB)(B)AB)())ABACAB()BABABC6五、用卡諾圖化簡(jiǎn)法將下列函數(shù)化簡(jiǎn)為最簡(jiǎn)與或表達(dá)式AA700YA,B,C,D357)解：AB

CD

00011110

AB

CD

00

01

11

10000

111

001

×

×

1010000

01

1

×

×

1110

000

11

0

1

×

0101

10

0

1

×

0BCABA六、作圖題1、及、波形如圖1所試對(duì)應(yīng)畫(huà)出

A的波形。圖2、邊沿觸發(fā)器及、、K波形如圖2所試對(duì)應(yīng)畫(huà)出

的波形。圖3、邊沿觸發(fā)器及的形如圖3所試對(duì)應(yīng)畫(huà)出

的波形。圖4、電路及、B和CP的如圖4所，試畫(huà)出端波形，設(shè)觸發(fā)器的初始狀態(tài)。CP

=1

CPCP

解：∵

DAB

圖，故根據(jù)、B波形異或可先畫(huà)出觸器D端形然再據(jù)的波形畫(huà)出D觸發(fā)器的Q端。如圖4右所5、已知觸電路和B和CP的如圖5所，試畫(huà)出觸器的波形，設(shè)觸發(fā)器的初始狀態(tài)＝0解：∵＝＝，根A的相與可先畫(huà)出JK觸的、波形，然后再根據(jù)、K端形畫(huà)出JK發(fā)器的Q端形如5圖所示。