s10時(shí)序邏輯電路

第10章

時(shí)序邏輯電路授課教師：季順寧第10章時(shí)序邏輯電路

10.1觸發(fā)器

10.2時(shí)序邏輯電路的一般分析方法10.3同步時(shí)序邏輯電路的設(shè)計(jì)方法10.4寄存器10.5計(jì)數(shù)器10.6555定時(shí)器和單穩(wěn)態(tài)觸發(fā)器10.1.1觸發(fā)器的基本概念1、觸發(fā)器的特點(diǎn)

(1)有兩個(gè)穩(wěn)定狀態(tài)(簡(jiǎn)稱(chēng)穩(wěn)態(tài))，正好用來(lái)表示邏輯

0

和

1。(2)在輸入信號(hào)作用下，觸發(fā)器的兩個(gè)穩(wěn)定狀態(tài)可相互轉(zhuǎn)換(稱(chēng)為狀態(tài)的翻轉(zhuǎn))。

(3)輸入信號(hào)消失后，新?tīng)顟B(tài)可長(zhǎng)期保持下來(lái)，因此具有記憶功能，可存儲(chǔ)二進(jìn)制信息。

一個(gè)觸發(fā)器可存儲(chǔ)1位二進(jìn)制數(shù)碼10.1觸發(fā)器

2、觸發(fā)器的分類(lèi)※

根據(jù)邏輯功能不同分為

：

RS

觸發(fā)器、D觸發(fā)器、JK觸發(fā)器、T觸發(fā)器、T觸發(fā)器

※根據(jù)觸發(fā)方式不同分為：

※根據(jù)電路結(jié)構(gòu)不同分為：基本

RS

觸發(fā)器、同步觸發(fā)器、主從觸發(fā)器、邊沿觸發(fā)器

電平觸發(fā)器、邊沿觸發(fā)器、主從觸發(fā)器

通常將能夠存儲(chǔ)1位二值信號(hào)的基本單元電路統(tǒng)稱(chēng)為觸發(fā)器10.1.2基本RS觸發(fā)器

一.電路結(jié)構(gòu)及邏輯符號(hào)

由門(mén)電路組成的，它與組合邏輯電路的根本區(qū)別在于，電路中有反饋線(xiàn)，即門(mén)電路的輸入、輸出端交叉相連。QQSDRDG1G2QQSDRDSRSDRDQQQ=1，Q=0時(shí)，稱(chēng)為觸發(fā)器的1狀態(tài)，記為Q=1；Q=0，Q=1時(shí)，稱(chēng)為觸發(fā)器的0狀態(tài)，記為Q=0。RDSD置0端，也稱(chēng)復(fù)位端。

R即Reset

置1端，也稱(chēng)置位端。

S即Set

信號(hào)輸入端互補(bǔ)輸出端，正常工作時(shí)，它們的輸出狀態(tài)相反。

低電平有效

二.工作原理及邏輯功能

觸發(fā)器置010QQ輸出11100100RDSD

功能說(shuō)明輸入QQSDRDG1G201110觸發(fā)器被置0二.工作原理及邏輯功能

QQSDRDG1G211100100RDSD功能說(shuō)明輸入QQ輸出10011觸發(fā)器被置1

觸發(fā)器置010

觸發(fā)器置101二.工作原理及邏輯功能

QQSDRDG1G211100100RDSD

功能說(shuō)明輸入QQ輸出11

觸發(fā)器置010

觸發(fā)器置101

觸發(fā)器保持原狀態(tài)不變不變&&G2門(mén)輸出G1門(mén)輸出二.工作原理及邏輯功能QQSDRDG1G2

輸出狀態(tài)不定(禁用)不定11100100RDSD功能說(shuō)明輸入QQ輸出

觸發(fā)器置010觸發(fā)器置101

觸發(fā)器保持原狀態(tài)不變不變0011

輸出既非0狀態(tài)，也非1狀態(tài)。當(dāng)RD和

SD同時(shí)由0變1時(shí)，輸出狀態(tài)可能為0，也可能為1，即輸出狀態(tài)不確定。因此，這種情況禁用。三.邏輯功能的特性表描述

（狀態(tài)真值表）次態(tài)：

現(xiàn)態(tài)：指觸發(fā)器在輸入信號(hào)變化前的狀態(tài)，用Qn

表示。指觸發(fā)器在輸入信號(hào)變化后的狀態(tài)，用Qn+1表示。

觸發(fā)器次態(tài)與輸入信號(hào)和電路原有狀態(tài)之間關(guān)系的真值表。基本RS觸發(fā)器特性表的簡(jiǎn)化表示Qn11101010不定00Qn+1SDRD基本RS觸發(fā)器真值表

注意

置0端和置1端低電平有效。禁用稱(chēng)約束條件00001×觸發(fā)器狀態(tài)不定0×1010100觸發(fā)器置000101101觸發(fā)器置1111110011觸發(fā)器保持原狀態(tài)不變說(shuō)明Qn+1QnSDRD

輸入

現(xiàn)態(tài)

次態(tài)三.邏輯功能的特性表描述

（狀態(tài)真值表）波形分析舉例解：[例]

設(shè)下圖中觸發(fā)器初始狀態(tài)為

0，試對(duì)應(yīng)輸入波形畫(huà)出

Q和

Q的波形。QQSDRDSRSDRD保持初態(tài)為0，故保持為0。置

0保持QQ置

1四、基本RS觸發(fā)器的時(shí)序圖(設(shè)初態(tài)為0）基本觸發(fā)器的特點(diǎn)總結(jié)：（1）有兩個(gè)互補(bǔ)的輸出端，有兩個(gè)穩(wěn)定的狀態(tài)0和1。（2）有復(fù)位、置位、保持原狀態(tài)三種功能。（3）R為復(fù)位輸入端，S為置位輸入端，可以是低電平有效，也可以是高電平有效，取決于觸發(fā)器的結(jié)構(gòu)。（4）是電平直接控制的觸發(fā)器。輸入信號(hào)電平發(fā)生變化時(shí)，輸出狀態(tài)隨著發(fā)生變化。優(yōu)點(diǎn)：缺點(diǎn)：電路簡(jiǎn)單，是構(gòu)成各種觸發(fā)器的基礎(chǔ)。2.輸出受輸入信號(hào)直接控制，即抗干擾性較低。1.有約束條件。

3.沒(méi)有時(shí)鐘脈沖控制。10.1.3同步RS觸發(fā)器

基本RS觸發(fā)器的觸發(fā)方式（動(dòng)作特點(diǎn)）：邏輯電平直接觸發(fā)。（由輸入信號(hào)直接控制）在實(shí)際工作中，要求觸發(fā)器按統(tǒng)一的節(jié)拍進(jìn)行狀態(tài)更新。措施：

同步觸發(fā)器（時(shí)鐘觸發(fā)器或鐘控觸發(fā)器）：要求只有在同步信號(hào)到達(dá)時(shí)，觸發(fā)器的狀態(tài)才能發(fā)生變化。而這個(gè)同步信號(hào)叫做時(shí)鐘信號(hào)（時(shí)鐘脈沖），用CP表示。

CP：控制時(shí)序電路工作節(jié)奏的固定頻率的脈沖信號(hào)，一般是矩形波。同步觸發(fā)器的狀態(tài)更新時(shí)刻：受CP輸入控制。觸發(fā)器更新為何種狀態(tài)：由觸發(fā)輸入信號(hào)決定。QQG1G2SRG3G4CPQ3Q4工作原理：

★CP=0時(shí)，G3、G4被封鎖，輸入信號(hào)R、S不起作用?；綬S觸發(fā)器的輸入均為1，觸發(fā)器狀態(tài)保持不變。

★CP=1時(shí)，G3、G4解除封鎖，將輸入信號(hào)

R和S取非后送至基本

RS觸發(fā)器的輸入端。

0111一.電路結(jié)構(gòu)與工作原理

基本

RS

觸發(fā)器

增加了由時(shí)鐘

CP

控制的門(mén)

G3、G4

可見(jiàn)，CP端相當(dāng)于一個(gè)觸發(fā)器使能端，為高電平有效，即低電平時(shí)保持不變，高電平時(shí)，R、S的變化才能反映到輸出端。QQG1G2SRG3G4CPRDSD二.邏輯功能與邏輯符號(hào)

RS觸發(fā)器的狀態(tài)轉(zhuǎn)換分別由R、S和CP控制，其中，R、S控制狀態(tài)轉(zhuǎn)換的方向；CP控制狀態(tài)轉(zhuǎn)換的時(shí)刻。001觸發(fā)器保持原狀態(tài)不變010101觸發(fā)器保持原狀態(tài)不變00101100觸發(fā)器置00

11

11011觸發(fā)器置1說(shuō)明Qn+1QnS

RCP0011111111××××10001

1001觸發(fā)器狀態(tài)不定××

R、S信號(hào)高電平有效

QQ1SCI1RSRCP

RS功能Qn11001110不定00Qn+1SRCPQQSR1SCI1RRCPS解：[例]

試對(duì)應(yīng)輸入波形畫(huà)出下圖中

Q端波形（設(shè)觸發(fā)器的原狀態(tài)為0）。Q保持保持保持保持置零置1三、同步觸發(fā)器存在的問(wèn)題－－空翻現(xiàn)象

在一個(gè)時(shí)鐘脈沖周期（CP=1）中，觸發(fā)器發(fā)生多次翻轉(zhuǎn)的現(xiàn)象叫做空翻。

RS觸發(fā)器:由于在CP=1期間，G3、G4門(mén)為“開(kāi)門(mén)”，都能接收R、S信號(hào)。所以，如果在CP=1期間R、S發(fā)生多次變化，則觸發(fā)器的狀態(tài)也可能發(fā)生多次翻轉(zhuǎn)。

為避免計(jì)數(shù)混亂，要求每來(lái)一個(gè)CP脈沖，觸發(fā)器只發(fā)生一次翻轉(zhuǎn)。時(shí)序電路中的存儲(chǔ)器每個(gè)時(shí)鐘周期其輸出狀態(tài)僅變化一次！同步

D觸發(fā)器

（1）

電路結(jié)構(gòu)DQQ1DDCICPCPDQn+1說(shuō)明10101置0置10×Qn不變（3）邏輯功能表

稱(chēng)為D功能特點(diǎn)：Qn+1跟隨D信號(hào)四、其他邏輯功能的觸發(fā)器

（2）邏輯符號(hào)QQ1S1RCICPSR解：[例]

試對(duì)應(yīng)輸入波形畫(huà)出下圖中

Q端波形(設(shè)觸發(fā)器初始狀態(tài)為

0)。QQ1DDC1CPDCPQCP

=

0，同步觸發(fā)器狀態(tài)不變CP

=

1，同步

D

觸發(fā)器次態(tài)跟隨

D

信號(hào)為了克服CP=1期間輸入控制電平不許改變的限制，可采用邊沿觸發(fā)方式。其特點(diǎn)是：觸發(fā)器只在時(shí)鐘跳轉(zhuǎn)時(shí)發(fā)生翻轉(zhuǎn)，而在CP=1或CP=0期間，輸入端的任何變化都不影響輸出。如果翻轉(zhuǎn)發(fā)生在上升沿就叫“上升沿觸發(fā)”或“正邊沿觸發(fā)”。如果翻轉(zhuǎn)發(fā)生在下降沿就叫“下降沿觸發(fā)”或“負(fù)邊沿觸發(fā)”。10.1.4邊沿觸發(fā)器優(yōu)點(diǎn)：不僅克服了空翻現(xiàn)象，而且大大提高了抗干擾能力。邏輯符號(hào)CQCQ下降沿觸發(fā)上升沿觸發(fā)表示邊沿觸發(fā)器上升沿觸發(fā)CP

D

Qn+1

0

XQn1

Qn0

0

1

1

邊沿觸發(fā)的D觸發(fā)器功能表X1、D邊沿觸發(fā)器邊沿D觸發(fā)器的邏輯符號(hào)時(shí)序圖QCPD12345例題1：已知CP和D的波形，試畫(huà)出Q的波形。設(shè)初態(tài)Q=0。解：在波形圖時(shí)，應(yīng)注意以下兩點(diǎn)：（1）觸發(fā)器的觸發(fā)翻轉(zhuǎn)發(fā)生在CP的上升沿。（2）判斷觸發(fā)器次態(tài)的依據(jù)是CP上升沿時(shí)刻輸入端D的狀態(tài)。根據(jù)D觸發(fā)器的功能表，可畫(huà)出輸出端Q的波形圖。JK觸發(fā)器的功能表

JKQn

Qn+1

X00001111X00110011

Qn01001110X01010101CPX動(dòng)作特點(diǎn)：觸發(fā)器只在時(shí)鐘跳轉(zhuǎn)時(shí)發(fā)生翻轉(zhuǎn)，而且觸發(fā)器的下一個(gè)狀態(tài)僅由該時(shí)刻的輸入狀態(tài)決定。邊沿JK觸發(fā)器的邏輯符號(hào)表示下降沿有效的邊沿觸發(fā)器2、邊沿JK觸發(fā)器↓說(shuō)明Qn+1KJCP保持Qn00置

0010翻轉(zhuǎn)11置

1101保持Qn×××Qn稱(chēng)為JK功能，即

JK=00

時(shí)保持；

JK=11

時(shí)翻轉(zhuǎn)；

J

K時(shí)

Qn+1值與J相同。時(shí)序圖CPKJQ

保持T10.1.5觸發(fā)器的邏輯功能及其描述

1、觸發(fā)器邏輯功能的比較無(wú)約束，但功能少無(wú)約束，且功能強(qiáng)令J=K=T即可

D功能1

0Qn+110D

T功能

QnQnQn+110T

RS功能不定01

QnQn+111011000SR

JK功能

Qn10

QnQn+111011000KJ有約束（1）

RS觸發(fā)器0000101010101011010110001111×0×1Qn+1QnSR①功能表同步RS觸發(fā)器Qn+1的卡諾圖RSQn0100

0111

10

×

×00

1

1

1

0②特性方程RS=0(約束條件)

特性方程指觸發(fā)器次態(tài)與輸入信號(hào)和電路原有狀態(tài)之間的邏輯關(guān)系式。

2、觸發(fā)器邏輯功能的描述方法功能表特性方程②特性方程Qn+1=D001101010011Qn+1QnD①功能表

00001111無(wú)約束（2）D觸發(fā)器J

=1K=×

JK觸發(fā)器Qn+1的卡諾圖JKQn0100

0111

10

1

1

1

1

0

0

0

010011111110100110001110000K010100Qn+1QnJ①功能表

②特性方程無(wú)約束條件（3）JK觸發(fā)器（4）T觸發(fā)器②特性方程①功能表

101011110000Qn+1QnT3、不同邏輯功能間的相互轉(zhuǎn)換1）JK

D2）JK

T

令J=D,K=D由Qn+1=JQn+KQn欲得Qn+1=DQQCPDC11J1KQQC11J1KTCP轉(zhuǎn)換方法(1)

寫(xiě)出待求觸發(fā)器和給定觸發(fā)器的特性方程。(3)畫(huà)出用給定觸發(fā)器實(shí)現(xiàn)待求觸發(fā)器的電路。(2)比較上述特性方程，得出給定觸發(fā)器中輸入信號(hào)的接法?！窘Y(jié)構(gòu)第6章一．時(shí)序邏輯電路的基本概念組合電路存儲(chǔ)電路…………X1XiZ1Zj……Q1QrY1Yr輸入信號(hào)輸出信號(hào)存儲(chǔ)電路的輸出信號(hào)存儲(chǔ)電路的輸入信號(hào)返回10.2時(shí)序邏輯電路的一般分析方法這些信號(hào)之間的邏輯關(guān)系：其中：X=（X1,X2,…,Xi）；

Y=（Y1,Y2,…,Yr）；

Z=（Z1,Z2,…,Zj）；

Qn+1=（Q1,Q2,…,Qr）； 第6章輸出方程驅(qū)動(dòng)方程（或稱(chēng)激勵(lì)方程）狀態(tài)方程即：各觸發(fā)器的輸入信號(hào)方程分類(lèi)第6章特點(diǎn)（2）具有反饋支路。米利型時(shí)序電路：其輸出不僅與現(xiàn)態(tài)有關(guān)，而且還決定于電路當(dāng)前的輸入。根據(jù)輸出分類(lèi)穆?tīng)栃蜁r(shí)序電路：其輸出僅決定于電路的現(xiàn)態(tài)，與電路當(dāng)前的輸入無(wú)關(guān)；或者根本就不存在獨(dú)立設(shè)置的輸出，而以電路的狀態(tài)直接作為輸出。①（1）除含有組合電路外，還有存儲(chǔ)電路，因而有記憶功能；第6章同步時(shí)序電路：各個(gè)觸發(fā)器的時(shí)鐘脈沖相同，即電路中有一個(gè)統(tǒng)一的時(shí)鐘脈沖，每來(lái)一個(gè)時(shí)鐘脈沖，電路的狀態(tài)只改變一次。②異步時(shí)序電路：各個(gè)觸發(fā)器的時(shí)鐘脈沖不同，即電路中沒(méi)有統(tǒng)一的時(shí)鐘脈沖來(lái)控制電路狀態(tài)的變化，電路狀態(tài)改變時(shí)，電路中要更新?tīng)顟B(tài)的觸發(fā)器的翻轉(zhuǎn)有先有后，是異步進(jìn)行的。根據(jù)時(shí)鐘分類(lèi)二者比較：同步時(shí)序電路的速度高于異步時(shí)序電路；同步時(shí)序電路的結(jié)構(gòu)較異步時(shí)序電路復(fù)雜；時(shí)序邏輯電路功能的描述方法第6章時(shí)序電路的邏輯功能可用邏輯方程式、狀態(tài)表、狀態(tài)圖、時(shí)序圖、卡諾圖和邏輯圖6種方式表示，這些表示方法在本質(zhì)上是相同的，可以互相轉(zhuǎn)換。（1）邏輯方程式包括輸出方程驅(qū)動(dòng)方程狀態(tài)方程讀法：處于現(xiàn)態(tài)Qn的時(shí)序電路，當(dāng)輸入為X時(shí)，該電路將進(jìn)入輸出為Z的次態(tài)Qn+1。第6章（2）狀態(tài)表（也叫狀態(tài)轉(zhuǎn)換表）輸入現(xiàn)態(tài)次輸態(tài)出QnXQn+1/Z【表示方法1】如果將任何一組輸入變量和電路初態(tài)的取值代入狀態(tài)方程和輸出方程，就可以算出電路的次態(tài)Qn+1和現(xiàn)態(tài)下的輸出值Z；把得到的次態(tài)做為新的初態(tài)，和這時(shí)的輸入變量取值一起再代入狀態(tài)方程和輸出方程進(jìn)行計(jì)算，又得到一組新的次態(tài)和輸出值。就這樣繼續(xù)下去，把全部的計(jì)算結(jié)果列成真值表的形式，就得到了狀態(tài)轉(zhuǎn)換表。第6章【表示方法2】輸入現(xiàn)態(tài)次態(tài)輸出XQ1nQ0nQ1n+1Q0n+1Z★※※＃?！簟铮＃！簟铩簟跔顟B(tài)轉(zhuǎn)換圖中用圓圈表示電路的各個(gè)狀態(tài)，用箭頭表示狀態(tài)轉(zhuǎn)換的方向。同時(shí)，還在箭頭旁注明了狀態(tài)轉(zhuǎn)換前的輸入變量取值和輸出值。通常把輸入變量取值寫(xiě)在斜線(xiàn)以上，把輸出值寫(xiě)在斜線(xiàn)以下。第6章（3）狀態(tài)圖（也叫狀態(tài)轉(zhuǎn)換圖）比如：Q1Q0X/Z00010/01/10/11/0時(shí)序電路的分析步驟：二．時(shí)序邏輯電路的分析方法第6章返回電路圖寫(xiě)方程（1）時(shí)鐘方程（對(duì)異步時(shí)序電路而言）（2）各觸發(fā)器的驅(qū)動(dòng)方程（3）輸出方程各觸發(fā)器的狀態(tài)方程狀態(tài)圖、狀態(tài)表或時(shí)序圖判斷電路邏輯功能1234同步時(shí)序邏輯電路的分析舉例例1：試分析如圖的時(shí)序電路。第6章

ZQ1Q1Q2Q21JC11K1JC11K1JC11K&Q0Q0CPFF0FF1FF2返回①返回②返回③返回④①寫(xiě)方程式時(shí)鐘方程：第6章輸出方程：輸出僅與電路現(xiàn)態(tài)有關(guān)，為穆?tīng)栃蜁r(shí)序電路。同步時(shí)序電路的時(shí)鐘方程可省去不寫(xiě)。驅(qū)動(dòng)方程：調(diào)題圖②求狀態(tài)方程JK觸發(fā)器的特性方程：第6章將各觸發(fā)器的驅(qū)動(dòng)方程代入，即得電路的狀態(tài)方程：③計(jì)算、列狀態(tài)表00000101001110010111011100101110111100001010011000001100④畫(huà)狀態(tài)圖、時(shí)序圖狀態(tài)圖第6章時(shí)序圖第6章有效循環(huán)的6個(gè)狀態(tài)分別是0～5這6個(gè)十進(jìn)制數(shù)字的格雷碼，并且在時(shí)鐘脈沖CP的作用下，這6個(gè)狀態(tài)是按遞增規(guī)律變化的，即：000→001→011→111→110→100→000→…所以這是一個(gè)用格雷碼表示的六進(jìn)制同步加法計(jì)數(shù)器。當(dāng)對(duì)第6個(gè)脈沖計(jì)數(shù)時(shí)，計(jì)數(shù)器又重新從000開(kāi)始計(jì)數(shù)，并產(chǎn)生輸出Y＝1。第6章⑤電路功能解：該電路為同步時(shí)序邏輯電路，時(shí)鐘方程可以不寫(xiě)。（1）寫(xiě)出輸出方程：（2）寫(xiě)出驅(qū)動(dòng)方程：例2：試分析如圖所示的時(shí)序邏輯電路。（3）寫(xiě)出JK觸發(fā)器的特性方程，然后將各驅(qū)動(dòng)方程代入JK觸發(fā)器的特性方程，得各觸發(fā)器的次態(tài)方程：輸出方程簡(jiǎn)化為：由此作出狀態(tài)表及狀態(tài)圖。1Q0Q000110/0/0/1X=0時(shí)的狀態(tài)圖（4）作狀態(tài)轉(zhuǎn)換表及狀態(tài)圖①當(dāng)X=0時(shí)：觸發(fā)器的次態(tài)方程簡(jiǎn)化為：由此作出狀態(tài)表及狀態(tài)圖。將X=0與X=1的狀態(tài)圖合并起來(lái)得完整的狀態(tài)圖。1QQ0001001/1/0/0X=1時(shí)的狀態(tài)圖①當(dāng)X=1時(shí)：觸發(fā)器的次態(tài)方程簡(jiǎn)化為：輸出方程簡(jiǎn)化為：（5）畫(huà)時(shí)序波形圖。根據(jù)狀態(tài)表或狀態(tài)圖，

可畫(huà)出在CP脈沖作用下電路的時(shí)序圖。（6）邏輯功能分析：當(dāng)X=1時(shí)，按照減1規(guī)律從10→01→00→10循環(huán)變化，并每當(dāng)轉(zhuǎn)換為00狀態(tài)（最小數(shù)）時(shí)，輸出Z=1。該電路一共有3個(gè)狀態(tài)00、01、10。當(dāng)X=0時(shí)，按照加1規(guī)律從00→01→10→00循環(huán)變化，并每當(dāng)轉(zhuǎn)換為10狀態(tài)（最大數(shù)）時(shí)，輸出Z=1。所以該電路是一個(gè)可控的3進(jìn)制計(jì)數(shù)器。0001100/00/00/11/11/01/0圖5.2.5例5.2.1完整的狀態(tài)圖例3：試分析如圖的時(shí)序電路。第6章Q0Q0CP

YQ1Q11TC11TC1&=1

X1FF0FF1①寫(xiě)方程式同步時(shí)序電路，時(shí)鐘方程省去。第6章輸出方程：輸出與輸入有關(guān)，為米利型時(shí)序電路。驅(qū)動(dòng)方程：階段性小結(jié)

時(shí)序邏輯電路通常由組合邏輯電路及存儲(chǔ)電路兩部分組成。其中存儲(chǔ)電路能將電路的狀態(tài)記憶下來(lái)，并和當(dāng)前的輸入信號(hào)一起決定電路的輸出信號(hào)。這是時(shí)序邏輯電路在結(jié)構(gòu)上的特點(diǎn)，這個(gè)特點(diǎn)決定了時(shí)序邏輯電路的邏輯功能，即時(shí)序邏輯電路在任一時(shí)刻的輸出信號(hào)不僅和當(dāng)時(shí)的輸入信號(hào)有關(guān)，而且還與電路原來(lái)的狀態(tài)有關(guān)。第6章

描述時(shí)序邏輯功能的方法由邏輯方程組（含驅(qū)動(dòng)方程、狀態(tài)方程和輸出方程）、狀態(tài)表、狀態(tài)圖和時(shí)序圖，它們各具特色，各有所用，且可以相互轉(zhuǎn)換。邏輯方程組是和具體時(shí)序電路直接對(duì)應(yīng)的，狀態(tài)表和狀態(tài)圖能給出時(shí)序電路的全部工作過(guò)程，時(shí)序圖能更直觀地顯示電路的工作過(guò)程。為進(jìn)行時(shí)序電路的分析和設(shè)計(jì)，應(yīng)該熟練地掌握這幾種描述方法。

就工作方式而言，時(shí)序電路可分為同步時(shí)序邏輯電路和異步時(shí)序邏輯電路兩類(lèi)。它們的主要區(qū)別是，在同步時(shí)序電路的存儲(chǔ)電路中，所有觸發(fā)器的CP端均受同一時(shí)鐘脈沖源控制，而在異步時(shí)序電路中，各觸發(fā)器CP端受不同的觸發(fā)脈沖控制。第6章階段性小結(jié)【續(xù)】

時(shí)序電路的分析是由給定的時(shí)序電路，寫(xiě)出邏輯方程組，列出狀態(tài)表，畫(huà)出狀態(tài)圖或時(shí)序圖，指出電路邏輯功能的過(guò)程。1．同步時(shí)序邏輯電路的設(shè)計(jì)步驟（3）狀態(tài)分配，又稱(chēng)狀態(tài)編碼。即把一組適當(dāng)?shù)亩M(jìn)制代碼分配給簡(jiǎn)化狀態(tài)圖（表）中各個(gè)狀態(tài)。（1）根據(jù)設(shè)計(jì)要求，設(shè)定狀態(tài)，導(dǎo)出對(duì)應(yīng)狀態(tài)圖或狀態(tài)表。（2）狀態(tài)化簡(jiǎn)。消去多余的狀態(tài)，得簡(jiǎn)化狀態(tài)圖（表）。（4）選擇觸發(fā)器的類(lèi)型。（5）根據(jù)編碼狀態(tài)表以及所采用的觸發(fā)器的邏輯功能，導(dǎo)出待設(shè)計(jì)電路的輸出方程和驅(qū)動(dòng)方程。（6）根據(jù)輸出方程和驅(qū)動(dòng)方程畫(huà)出邏輯圖。（7）檢查電路能否自啟動(dòng)。一、同步時(shí)序邏輯電路的設(shè)計(jì)方法10.3同步時(shí)序邏輯電路的設(shè)計(jì)方法（2）狀態(tài)分配，列狀態(tài)轉(zhuǎn)換編碼表。(1）根據(jù)設(shè)計(jì)要求，設(shè)定狀態(tài)，畫(huà)出狀態(tài)轉(zhuǎn)換圖。該狀態(tài)圖不須化簡(jiǎn)。2．同步計(jì)數(shù)器的設(shè)計(jì)舉例例1

設(shè)計(jì)一個(gè)同步5進(jìn)制加法計(jì)數(shù)器（3）選擇觸發(fā)器。選用JK觸發(fā)器。（4）求各觸發(fā)器的驅(qū)動(dòng)方程和進(jìn)位輸出方程。列出JK觸發(fā)器的驅(qū)動(dòng)表，畫(huà)出電路的次態(tài)卡諾圖。根據(jù)次態(tài)卡諾圖和JK觸發(fā)器的驅(qū)動(dòng)表可得各觸發(fā)器的驅(qū)動(dòng)卡諾圖：（5）將各驅(qū)動(dòng)方程與輸出方程歸納如下：（6）畫(huà)邏輯圖。再畫(huà)出輸出卡諾圖可得電路的輸出方程：（7）檢查能否自啟動(dòng)可見(jiàn)，如果電路進(jìn)入無(wú)效狀態(tài)101、110、111時(shí)，在CP脈沖作用下，分別進(jìn)入有效狀態(tài)010、010、000。所以電路能夠自啟動(dòng)。利用邏輯分析的方法畫(huà)出電路完整的狀態(tài)圖。3．一般時(shí)序邏輯電路的設(shè)計(jì)舉例

典型的時(shí)序邏輯電路具有外部輸入變量X，所以設(shè)計(jì)過(guò)程要復(fù)雜一些。S0——初始狀態(tài)或沒(méi)有收到1時(shí)的狀態(tài)；例2

設(shè)計(jì)一個(gè)串行數(shù)據(jù)檢測(cè)器。該檢測(cè)器有一個(gè)輸入端X，它的功能是對(duì)輸入信號(hào)進(jìn)行檢測(cè)。當(dāng)連續(xù)輸入三個(gè)1（以及三個(gè)以上1）時(shí)，該電路輸出Y=1，否則輸出Y=0。解：

（1）根據(jù)設(shè)計(jì)要求，設(shè)定狀態(tài):：S2——連續(xù)收到兩個(gè)1后的狀態(tài)；S1——收到一個(gè)1后的狀態(tài)；S3——連續(xù)收到三個(gè)1（以及三個(gè)以上1）后的狀態(tài)。

（3）狀態(tài)化簡(jiǎn)。觀察上圖可知，S2和S3是等價(jià)狀態(tài)，所以將S2和S3合并，并用S2表示，得簡(jiǎn)化狀態(tài)圖:（2）根據(jù)題意可畫(huà)出原始狀態(tài)圖：（4）狀態(tài)分配。

該電路有3個(gè)狀態(tài)，可以用2位二進(jìn)制代碼組合（00、01、10、11）中的三個(gè)代碼表示。本例取S0=00、S1=01、S2=11。（5）選擇觸發(fā)器。

本例選用2個(gè)D觸發(fā)器。（6）求出狀態(tài)方程、驅(qū)動(dòng)方程和輸出方程。列出D觸發(fā)器的驅(qū)動(dòng)表、畫(huà)出電路的次態(tài)和輸出卡諾圖。由輸出卡諾圖可得電路的輸出方程：00011011Qn→Qn+10101D

D觸發(fā)器的驅(qū)動(dòng)表

根據(jù)次態(tài)卡諾圖和D觸發(fā)器的驅(qū)動(dòng)表可得各觸發(fā)器的驅(qū)動(dòng)卡諾圖：由各驅(qū)動(dòng)卡諾圖可得電路的驅(qū)動(dòng)方程：00011011Qn→Qn+10101D

D觸發(fā)器的驅(qū)動(dòng)表

000011××000×111×（7）畫(huà)邏輯圖。

根據(jù)驅(qū)動(dòng)方程和輸出方程，畫(huà)出邏輯圖。（8）檢查能否自啟動(dòng)。(二)異步時(shí)序邏輯電路的設(shè)計(jì)方法

異步時(shí)序電路的設(shè)計(jì)比同步電路多一步，即求各觸發(fā)器的時(shí)鐘方程。（1）根據(jù)設(shè)計(jì)要求，設(shè)定7個(gè)狀態(tài)S0～S6。進(jìn)行狀態(tài)編碼后，列出狀態(tài)轉(zhuǎn)換表。例3

設(shè)計(jì)一個(gè)異步7進(jìn)制加法計(jì)數(shù)器.狀態(tài)轉(zhuǎn)換順序現(xiàn)態(tài)次態(tài)進(jìn)位輸出Q2n

Q1n

Q0n

Q2n+1

Q1n+1

Q0n+1

YS0S1S2S3S4S5S60000010100111001011100010100111001011100000000001（2）選擇觸發(fā)器。本例選用下降沿觸發(fā)的JK觸發(fā)器。（3）求各觸發(fā)器的時(shí)鐘方程，即為各觸發(fā)器選擇時(shí)鐘信號(hào)。為觸發(fā)器選擇時(shí)鐘信號(hào)的原則是：①觸發(fā)器狀態(tài)需要翻轉(zhuǎn)時(shí)，必須要有時(shí)鐘信號(hào)的翻轉(zhuǎn)沿送到。②觸發(fā)器狀態(tài)不需翻轉(zhuǎn)時(shí)，“多余的”時(shí)鐘信號(hào)越少越好。畫(huà)出7進(jìn)制計(jì)數(shù)器的時(shí)序圖：根據(jù)上述原則，選：（4）求各觸發(fā)器的驅(qū)動(dòng)方程和進(jìn)位輸出方程。畫(huà)出電路的次態(tài)卡諾圖和JK觸發(fā)器的驅(qū)動(dòng)表：由次態(tài)卡諾圖和觸發(fā)器的驅(qū)動(dòng)表求驅(qū)動(dòng)方程：00011011Qn→Qn+10×1××1×0JK

JK觸發(fā)器的驅(qū)動(dòng)表

×1××××××××××××1×00011011Qn→Qn+10×1××1×0JK

JK觸發(fā)器的驅(qū)動(dòng)表

×0×11×0××××101××1××11××0×11××1××（5）畫(huà)邏輯圖。

將各驅(qū)動(dòng)方程歸納如下：再畫(huà)出輸出卡諾圖，000000×1得電路的輸出方程：用邏輯分析的方法畫(huà)出電路完整的狀態(tài)圖：（6）檢查能否自啟動(dòng)?？梢?jiàn)，當(dāng)電路進(jìn)入無(wú)效狀態(tài)111時(shí)，在CP脈沖作用下可進(jìn)入有效狀態(tài)000。所以電路能夠自啟動(dòng)。階段性小結(jié)時(shí)序邏輯電路的分析和設(shè)計(jì)是兩個(gè)相反的過(guò)程。時(shí)序電路的分析是給定時(shí)序電路，要求經(jīng)過(guò)分析最終指出電路邏輯功能。而時(shí)序電路的設(shè)計(jì)是根據(jù)要求實(shí)現(xiàn)的邏輯功能，作出原始狀態(tài)圖或原始狀態(tài)表，然后進(jìn)行狀態(tài)化簡(jiǎn)（狀態(tài)合并）和狀態(tài)編碼（狀態(tài)分配），再求出所選觸發(fā)器的驅(qū)動(dòng)方程、時(shí)序電路的狀態(tài)方程和輸出方程，最后畫(huà)出設(shè)計(jì)好的邏輯電路圖的過(guò)程。其中畫(huà)出正確的原始狀態(tài)圖或原始狀態(tài)表是關(guān)鍵的一步，是后面幾個(gè)設(shè)計(jì)步驟的基礎(chǔ)，所以做這一步時(shí)我們要遵循的原則是“寧多勿漏”。即使是用可編程邏輯器件來(lái)設(shè)計(jì)時(shí)序電路，這一步也是不可缺少的。第6章10.4計(jì)數(shù)器一、計(jì)數(shù)器的概述在數(shù)字電路中，能夠記憶輸入脈沖個(gè)數(shù)的電路稱(chēng)為計(jì)數(shù)器。計(jì)數(shù)器也稱(chēng)分頻器。利用分頻器，可以得到各種頻率的脈沖信號(hào)。數(shù)字系統(tǒng)經(jīng)常需要各種頻率的脈沖信號(hào)，因此需要各種各樣的計(jì)數(shù)器。計(jì)數(shù)器——用以統(tǒng)計(jì)輸入脈沖CP個(gè)數(shù)的電路。4位二進(jìn)制數(shù):Q3Q2Q1Q0位數(shù):3210權(quán)重:84218421碼相當(dāng)于十進(jìn)制數(shù):8Q3+4Q2+2Q1+1Q0

例:Q3Q2Q1Q0=1010B=8×1+4×

0+2×

1+1×

0=10DB代表二進(jìn)制數(shù)

(Binary)D代表十進(jìn)制數(shù)

(Decimal)1、二進(jìn)制計(jì)數(shù)器（1）4位集成二進(jìn)制同步加法計(jì)數(shù)器74LS161異步清零端，低電平有效同步置數(shù)端，低電平有效控制輸入端，高電平有效

進(jìn)位輸出端74LS161邏輯功能表CTPCTTCPQ3Q2Q1Q001111×0111××0×1×××01×××

0000D3D2D1D0Q3Q2Q1Q0Q3Q2Q1Q0

加法計(jì)數(shù)

①當(dāng)復(fù)位端時(shí)，輸出Q3Q2Q1Q0全為零，實(shí)現(xiàn)異步清零功能。功能分析：②當(dāng)，預(yù)置數(shù)控制端，并且在CP↑時(shí)，Q3Q2Q1Q0=D3D2D1D0，實(shí)現(xiàn)同步預(yù)置數(shù)功能。③當(dāng)且時(shí)，輸出Q3Q2Q1Q0保持不變。④當(dāng)且在CP↑時(shí)，計(jì)數(shù)器才開(kāi)始加法計(jì)數(shù)，實(shí)現(xiàn)計(jì)數(shù)功能。電路為四位二進(jìn)制加法計(jì)數(shù)器。在CP脈沖作用下，電路按自然二進(jìn)制遞加，即由0000→0001→…→1111。當(dāng)計(jì)到1111時(shí)，進(jìn)位輸出端CO送出進(jìn)位信號(hào)，即CO=Q3Q2Q1Q0=1。十進(jìn)制數(shù)用0~9十個(gè)數(shù)字表示,而數(shù)字電路中使用二進(jìn)制,所以須用二進(jìn)制數(shù)給十進(jìn)制數(shù)編碼2、十進(jìn)制計(jì)數(shù)器編碼方法:用4位二進(jìn)制數(shù)表示1位十進(jìn)制數(shù),

稱(chēng)為二—十進(jìn)制編碼,又稱(chēng)BCD碼

(BCD—BinaryCodedDecimal)

二進(jìn)制數(shù)用8421碼十進(jìn)制數(shù):用0~9共十個(gè)數(shù)字表示所以,用十個(gè)4位二進(jìn)制數(shù)表示0~9（1）集成十進(jìn)制同步加法計(jì)數(shù)器

集成十進(jìn)制同步加法計(jì)數(shù)器74LS160的引腳排列圖、邏輯功能示意圖與74LS161相同。與74161相比，(1)74LS160是十進(jìn)制計(jì)數(shù)器；（2）注意74LS160在計(jì)數(shù)時(shí)CO=Q3Q0

74LS16074LS1603、N進(jìn)制計(jì)數(shù)器用清零端或置數(shù)端歸零構(gòu)成N進(jìn)制計(jì)數(shù)器

利用集成計(jì)數(shù)器的清零端和置數(shù)端實(shí)現(xiàn)歸零，從而構(gòu)成按自然態(tài)序進(jìn)行計(jì)數(shù)的N進(jìn)制計(jì)數(shù)器的方法：（1）反饋清零法清零法適用于具有清零端的集成計(jì)數(shù)器。基本思路：計(jì)數(shù)器從全“0”狀態(tài)S0開(kāi)始計(jì)數(shù)，計(jì)滿(mǎn)N個(gè)狀態(tài)后產(chǎn)生清“0”信號(hào)，使計(jì)數(shù)器恢復(fù)到初態(tài)S0。①異步清零計(jì)數(shù)器：當(dāng)計(jì)數(shù)到SN狀態(tài)時(shí)，產(chǎn)生清“0”信號(hào)。②同步清零計(jì)數(shù)器：當(dāng)計(jì)數(shù)到SN-1狀態(tài)時(shí)，產(chǎn)生清“0”信號(hào)。74161例1：用集成計(jì)數(shù)器74LS161和與非門(mén)組成6進(jìn)制計(jì)數(shù)器。異步置00110

“161”為異步置

0，即只要置

0端出現(xiàn)有效電平，計(jì)數(shù)器立刻置零。因此，應(yīng)在輸入第

6

個(gè)

CP脈沖

后，用S6=0110作為控制信號(hào)去控制電路，產(chǎn)生置零信號(hào)加到異步置

0端，使計(jì)數(shù)器立即置

0。（2）反饋置數(shù)法置數(shù)法適用于具有預(yù)置端的集成計(jì)數(shù)器。置0法原理置數(shù)法原理

當(dāng)輸入第N

個(gè)計(jì)數(shù)脈沖時(shí)，利用置0功能對(duì)計(jì)數(shù)器進(jìn)行置0操作，強(qiáng)迫計(jì)數(shù)器進(jìn)入計(jì)數(shù)循環(huán)，從而實(shí)現(xiàn)N進(jìn)制計(jì)數(shù)。這種計(jì)數(shù)器的起始狀態(tài)值必須是零。

當(dāng)輸入第N

個(gè)計(jì)數(shù)脈沖時(shí)，利用置數(shù)功能對(duì)計(jì)數(shù)器進(jìn)行置數(shù)操作，強(qiáng)迫計(jì)數(shù)器進(jìn)入計(jì)數(shù)循環(huán)，從而實(shí)現(xiàn)N進(jìn)制計(jì)數(shù)。這種計(jì)數(shù)器的起始狀態(tài)值就是置入的數(shù)，可以是零，也可以非零，因此應(yīng)用更靈活。例2：用集成計(jì)數(shù)器74161和與非門(mén)組成的7進(jìn)制計(jì)數(shù)器。同步置數(shù)00000001001000110100010101100110000074161例3：用集成計(jì)數(shù)器74161和與非門(mén)實(shí)現(xiàn)從2-6的5進(jìn)制計(jì)數(shù)器。同步置數(shù)011000107416100100011010001010110Q3Q2Q1Q0LD同步清零。沒(méi)有過(guò)渡態(tài)。SM＝S12＝1100SM-1＝S11＝1011用74161實(shí)現(xiàn)十二進(jìn)制計(jì)數(shù)器。利用集成計(jì)數(shù)器的置0或置數(shù)功能通過(guò)反饋控制可構(gòu)成N

進(jìn)制計(jì)數(shù)器。反饋法構(gòu)成N

進(jìn)制計(jì)數(shù)器總結(jié)反饋置0法和反饋置數(shù)法的主要不同是：反饋置0法將反饋控制信號(hào)加至置0端；而反饋置數(shù)法則將反饋控制信號(hào)加至置數(shù)端，且必須給置數(shù)輸入端加上計(jì)數(shù)起始狀態(tài)值。設(shè)計(jì)時(shí)，應(yīng)弄清置0或置數(shù)功能是同步還是異步的，同步則反饋控制信號(hào)取自SN-1；異步則反饋控制信號(hào)取自SN

。(3)計(jì)數(shù)器級(jí)聯(lián)1）整體清“0”法或整體置數(shù)法2）分解法基本思路：將M=M1×M2×…Mn，其中M1、M2、…Mn均不大于N，則用n片計(jì)數(shù)器分別組成M1、M2、…Mn進(jìn)制的計(jì)數(shù)器，然后級(jí)聯(lián)即可構(gòu)成M進(jìn)制計(jì)數(shù)器?；舅悸罚合葘片計(jì)數(shù)器級(jí)聯(lián)組成Nn（Nn>M）進(jìn)制計(jì)數(shù)器，計(jì)滿(mǎn)M個(gè)狀態(tài)后，采用整體清“0”或整體置數(shù)法實(shí)現(xiàn)M進(jìn)制計(jì)數(shù)器。集成計(jì)數(shù)器的級(jí)聯(lián)1）異步級(jí)聯(lián)：用前一級(jí)計(jì)數(shù)器的輸出作為后一級(jí)計(jì)數(shù)器的時(shí)鐘信號(hào)。2）同步級(jí)聯(lián)：外加時(shí)鐘信號(hào)同時(shí)接到各片的時(shí)鐘輸入端。必須使用多片N進(jìn)制計(jì)數(shù)器構(gòu)成M進(jìn)制計(jì)數(shù)器。各片之間的連接方式：串行進(jìn)位、并行進(jìn)位。若M可以分解為兩個(gè)小于N的因數(shù)相乘即：

M=N1×N2可采用串行進(jìn)位或并行進(jìn)位方式。串行進(jìn)位：低位片進(jìn)位輸出信號(hào)作為高位片時(shí)鐘信號(hào)。并行進(jìn)位：低位片進(jìn)位輸出信號(hào)作為高位片計(jì)數(shù)使能信號(hào)。(3)計(jì)數(shù)器級(jí)聯(lián)（M>N

的情況）進(jìn)位輸出[例]:試用兩片同步十進(jìn)制計(jì)數(shù)器74160

接成百進(jìn)制計(jì)數(shù)器。解：M=100，N1=N2=10將兩片74160按并行進(jìn)位方式連接。74160與74161的管腳排布相同，同樣為異步清零和同步置數(shù)74160為同步十進(jìn)制計(jì)數(shù)器。計(jì)數(shù)輸入74160(1)74160(2)74160(1)計(jì)數(shù)輸入174160(2)將兩片74160按串行進(jìn)位方式連接兩片74160的P和T恒為1，都工作在計(jì)數(shù)狀態(tài)。但這種接法下兩片74160不是同步工作的。在N1、N2

不等于N時(shí)，可以先將兩個(gè)N

進(jìn)制計(jì)數(shù)器，分別接成N1

進(jìn)制計(jì)數(shù)器和N2

進(jìn)制計(jì)數(shù)器，然后再以并行進(jìn)位方式將它們連接起來(lái)。當(dāng)M為大于N的素?cái)?shù)時(shí)，不能分解為N1和N2，必須采取整體置零或整體置數(shù)方式。整體置零：首先將兩片N進(jìn)制計(jì)數(shù)器按最簡(jiǎn)單的方式，接成一個(gè)大于M的計(jì)數(shù)器（如N*N進(jìn)制），然后從M狀態(tài)譯出異步置零信號(hào)，將兩片N進(jìn)制計(jì)數(shù)器同時(shí)置零，基本原理和M<N

時(shí)置零法一樣。整體置數(shù)：基本原理和M<N

時(shí)置數(shù)法類(lèi)似。例：試用兩片74160實(shí)現(xiàn)54進(jìn)制計(jì)數(shù)器。解：M=54，74160是具有異步清零、同步置數(shù)的十進(jìn)制計(jì)數(shù)器。①整體置數(shù)法計(jì)數(shù)：0～53。5301010011Q3Q2Q1Q0②分解法M=54=6×9，用兩片74160分別構(gòu)成六進(jìn)制和九進(jìn)制，然后級(jí)聯(lián)即可。六進(jìn)制九進(jìn)制本節(jié)小結(jié)計(jì)數(shù)器是一種應(yīng)用十分廣泛的時(shí)序電路，除用于計(jì)數(shù)、分頻外，還廣泛用于數(shù)字測(cè)量、運(yùn)算和控制，從小型數(shù)字儀表，到大型數(shù)字電子計(jì)算機(jī)，幾乎無(wú)所不在，是任何現(xiàn)代數(shù)字系統(tǒng)中不可缺少的組成部分。計(jì)數(shù)器可利用觸發(fā)器和門(mén)電路構(gòu)成。但在實(shí)際工作中，主要是利用集成計(jì)數(shù)器來(lái)構(gòu)成。在用集成計(jì)數(shù)器構(gòu)成M進(jìn)制計(jì)數(shù)器時(shí)，需要利用清零端或置數(shù)控制端，讓電路跳過(guò)某些狀態(tài)來(lái)獲得N進(jìn)制計(jì)數(shù)器。10.3寄存器在數(shù)字電路中，用來(lái)存放二進(jìn)制數(shù)據(jù)或代碼的電路稱(chēng)為寄存器。寄存器是由具有存儲(chǔ)功能的觸發(fā)器組合起來(lái)構(gòu)成的。一個(gè)觸發(fā)器可以存儲(chǔ)1位二進(jìn)制代碼，存放n位二進(jìn)制代碼的寄存器，需用n個(gè)觸發(fā)器來(lái)構(gòu)成。按照功能的不同，可將寄存器分為數(shù)碼寄存器和移位寄存器兩大類(lèi)。數(shù)碼寄存器只能并行送入數(shù)據(jù)，需要時(shí)也只能并行輸出。

移位寄存器中的數(shù)據(jù)可以在移位脈沖作用下依次逐位右移或左移，數(shù)據(jù)既可以并行輸入、并行輸出，也可以串行輸入、串行輸出，還可以并行輸入、串行輸出，串行輸入、并行輸出，十分靈活，用途也很廣。

串行輸入－串行輸出

串行輸入－并行輸出

并行輸入－串行輸出

并行輸入－并行輸出FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF串入－串出串入－并出并入－串出并入－并出10.3.1數(shù)碼寄存器中原來(lái)的內(nèi)容是什么，只要送數(shù)控制時(shí)鐘脈沖CP上升沿到來(lái)，加在并行數(shù)據(jù)輸入端的數(shù)據(jù)D0～D3，就立即被送入進(jìn)寄存器中，即有：并行輸出并行輸入10.3.2移位寄存器1、單向移位寄存器并行輸出4位右移移位寄存器時(shí)鐘方程：驅(qū)動(dòng)方程：狀態(tài)方程：波形圖12345678CP10111100111DIQ0Q1Q2Q3并行輸出串行輸出并行輸出4位左移移位寄存器時(shí)鐘方程：驅(qū)動(dòng)方程：狀態(tài)方程：?jiǎn)蜗蛞莆患拇嫫骶哂幸韵轮饕攸c(diǎn)：（1）單向移位寄存器中的數(shù)碼，在CP脈沖操作下，可以依次右移或左移。（2）n位單向移位寄存器可以寄存n位二進(jìn)制代碼。n個(gè)CP脈沖即可完成串行輸入工作，此后可從Q0～Qn-1端獲得并行的n位二進(jìn)制數(shù)碼，再用n個(gè)CP脈沖又可實(shí)現(xiàn)串行輸出操作。（3）若串行輸入端狀態(tài)為0，則n個(gè)CP脈沖后，寄存器便被清零。10.3.3集成雙向移位寄存器74LS194由74LS194構(gòu)成的能自啟動(dòng)的4位環(huán)形計(jì)數(shù)器狀態(tài)圖0111101111011110Q0Q1Q2Q3時(shí)序圖2、扭環(huán)形計(jì)數(shù)器結(jié)構(gòu)特點(diǎn)狀態(tài)圖即將FFn-1的輸出Qn-1接到FF0的輸入端D0。用74194構(gòu)成的扭環(huán)形計(jì)數(shù)器

0010100101001010110101101011010100001000110011101111011100110001寄存器的應(yīng)用1．時(shí)序邏輯電路的特點(diǎn)；任一時(shí)刻輸出狀態(tài)不僅取決于當(dāng)時(shí)的輸入信號(hào)，還與電路的原狀態(tài)有關(guān)。因此時(shí)序電路中必須含有存儲(chǔ)器件。2.于統(tǒng)計(jì)輸入脈沖的個(gè)數(shù)，還常用于分頻、定時(shí)、產(chǎn)生節(jié)拍脈沖等。4．寄存器也是一種常用的時(shí)序邏輯器件。寄存器分為數(shù)碼寄存器和移位寄存器兩種。3．用已有的M進(jìn)制集成計(jì)數(shù)器