時序比較器課程設計報告

PAGEPAGE26課程設計報告課程名稱：電子技術課程設計題目：時序比較器學院：系：專業(yè)班級：學號：學生姓名：起訖日期：2013-6-24——2013-7-1指導教師：學院審核（簽名）：審核日期：目錄第一章技術指標 31.1整體功能要求 31.2系統(tǒng)的結構要求 31.3電氣指標 31.4設計條件 4第二章整體電路的設計 42.1設計原理 42.1.1數據處理器的功能 52.1.2控制器的功能 52.1.3顯示電路 52.2建立算法流程圖 62.2.1算法流程圖 62.2.2ASM圖 62.3建立處理器的明細表 82.3.1建立明細表的分析 92.3.2寄存器 9一,A寄存器 9二,B寄存器 10三,CNT寄存器 122.3.3比較器 142.3.4數據選擇器 162.3.5譯碼顯示電路 182.3.6分頻器 222.4控制器設計 232.4.1方案選擇 232.4.2求激勵函數 232.4.3控制器發(fā)出的命令 232.4.4外部發(fā)出的命令 242.4.5發(fā)光二極管的邏輯表達式 242.4.6畫圖 242.4.7仿真 262.4.8分析仿真結果 272.4.9結論 28第三章頂層圖 283.1分頻器圖 283.2處理器圖 283.3控制器圖 293.4整體圖 293.4.1整體圖 293.4.2仿真圖 303.4.3分析仿真結果 313.4.4結論 323.5整體結論 32第四章實驗小結 334.1實驗小結 334.2心得體會 33第一章技術指標1.1整體功能要求現代工業(yè)控制和微機系統(tǒng)中離不開數據處理器。時序比較器是數據處理器的一個部分，它能將輸入的8421BCD碼存儲并進行比較，最終以十進制數顯示其大小。時序比較器的功能是，用同一組輸入端口分兩次送入兩組數據，經過比較顯示出數值大的一組數據值。1.2系統(tǒng)的結構要求時序比較器的總體結構方框圖如圖1-1所示。在圖1-1中：RESET：開機后按復位鍵，低電平有效，為整個系統(tǒng)的復位。AJ：當一組數據（X3～X0）設置完畢時，按“確認”鍵后輸入的這組數據有效。Y1：第一組X3～X0數據輸入，若第一組為大數，則Y1=1，LED1亮。Y2：第二組X3～X0數據輸入，若第二組為大數，則Y2=1，LED2亮。D3～D0：較大數輸出端，驅動顯示電路顯示十進制。1.3電氣指標（1）數據輸入采用并行送數，系統(tǒng)先后收到兩組8421BCD碼后比較其大小，將大數輸出，用十進制數顯示出來。（2）顯示時間8S，顯示結束電路自動清零，進入初始狀態(tài)。（3）僅在開機后人工操作RESET開關，使RESET=0整機清零，整機立即進入工作狀態(tài)；LED1點亮表示允許輸入第一組數據Xa。（4）按一次AJ鍵，表示輸入一脈沖信號，Xa被確認后LED2點亮，表示允許輸入第二組數據Xb。（5）再按一次AJ鍵，Xb被確認,電路立即比較大小，輸出顯示大數。（6）對比較結果：Xa>Xb，Xa=Xb或Xa<Xb,應有LED顯示。Xa>Xb時，LED1閃亮；Xa<Xb時,LED2閃亮；Xa=Xb時，兩燈交替閃亮。（7）系統(tǒng)設計要求采用ASM圖法。1.4設計條件（1）電源條件，直流穩(wěn)壓電源輸出+5V。（2）必須采用ASM圖法進行設計，否則設計無效。（3）可供選擇的元件器件范圍如下表1-1所示。表1-1型號名稱及功能數量74160十進制計數器3片741944位雙向移位寄存器2片74854位比較器1片74157四2選1數據選擇器1片7448七段顯示譯碼器1片741614位二進制計數器1片7402四2輸入或非門2片74273三輸入與非門1片74004二輸入與非門3片第二章整體電路的設計2.1設計原理時序比較器是一個小型的數字系統(tǒng)，它包含控制器和受控器兩大部分，其原理框圖如圖2-1所示。圖2-1時序比較器原理框圖2.1.1數據處理器的功能由框圖2-1可以看出，數據處理器的功能是：（1）輸入數據進行寄存，比較數據大小，選擇比較結果。（2）大數送顯示寄存器，通過譯碼器顯示大數。同時比較器將結果送組合電路驅動兩只發(fā)光二極管。2.1.2控制器的功能由框圖2-1可以看出,控制器工作過程為:(1)開機后接收RESET鍵的復位信號,使控制器處于初始狀態(tài)。（2）確認按鍵送來的單脈沖信號使控制器由初始狀態(tài)進入工作狀態(tài)。（3）控制器根據自身工作狀態(tài)來控制數據寄存器，接收輸入數據和將寄存器中的數據比較結果顯示出來。2.1.3顯示電路顯示電路二—十進制譯碼器電路輸入數據為二進制碼，顯示為十進制數。二進制碼轉換為十進制數的電路，需要加修正電路，列出二—十進制數轉換的真值表，找出其修正電路的特點。十進制數轉換的真值表，找出其修正電路的特點。其參考電路見“課題十六數字式電纜對線器”中的“二、電路設計提示”。2.2建立算法流程圖2.2.1算法流程圖根據前面介紹的電氣指標,設計條件和設計原理可以得到如下所示的時序比較器的算法流程圖2-2：圖2-2時序比較器算法流程圖2.2.2ASM圖1，從算法流程圖—>ASM圖：原則1：在算法的起始點安排一個狀態(tài)；如：圖2-2圖2-2原則2：必須用狀態(tài)來分開不能同時實現的寄存器傳輸操作；如：圖2-3圖2-3原則3：如果判斷框中的轉移條件受前一個寄存器操作的影響，應在它們之間安排一個狀態(tài)。如：圖2-4圖2-42，根據課題分析，RESET信號為外部控制信號，即根據算法流程圖可以得到ASM圖2-5。圖2-5時序比較器ASM圖2.3建立處理器的明細表根據ASM圖可列出處理器的明細表，如表2-1所示：2.3.1建立明細表的分析首先根據明細表可知，處理器有三個寄存器，即：A寄存器、B寄存器和CNT寄存器；其次處理器有比較器、數據選擇器、譯碼器和振蕩器。2.3.2寄存器一,A寄存器1，A寄存器的功能從處理器明細表，可知A寄存器有三個功能：保持、置數和清零。2，討論,求出其控制命令根據分析A寄存器的功能以及數字電路第六章的學習，我們選取74194芯片作為實現其三個功能寄存器。從74194功能表可知，它有兩個功能控制端M1M0，即：功能控制端的功能表如表2-2所示。同時74194芯片清零為異步清零。3,獲得電路圖（1）芯片設計圖（如圖2-6）：（2）仿真設計圖（如圖2-7）：4,分析仿真結果（1）RESET=1,T0=T1=AJ=0,系統(tǒng)整體清“0”，即雖然X3—X0=0110,但是A3—A0=0000；（2）RESET=0,T0=1，T1=AJ=0,系統(tǒng)整體清“0”，即雖然X3—X0=0110,但是A3—A0=0000；（3）RESET=T0=0,T1=1，AJ=0,因為AJ=0，故不可以置數：A3—A0=0000；（4）RESET=T0=T1=0,電路保持，即雖然AJ=1，但是A3—A0=0000；（5）RESET=T0=0，T1=AJ=1，X3—X0=0110，置數成功：A3—A0=0110。5,結論（1）RESET和T0中只要有一個置為1，則系統(tǒng)整體清“0”；（2）T1和AJ中兩個都為1時，置數才會成功；反之，保持。（3）通過仿真，該74194能達到所要滿足的A寄存器的功能。二,B寄存器1，B寄存器的功能從處理器明細表，可知B寄存器有三個功能：保持、置數和清零。2，討論,求出其控制命令根據分析B寄存器的功能以及數字電路第六章的學習，我們同樣選取74194芯片作為實現其三個功能寄存器。從74194功能表可知，它有兩個功能控制端M1M0，即：功能控制端的功能表如表3所示。則M1=M0=SETXb=T2·AJ,CR=RESET+T0。3,獲得電路圖（1）芯片設計圖（如圖2-9）：（2）仿真設計圖（如圖2-10）：4,分析仿真結果（1）RESET=1,T0=T1=AJ=0,系統(tǒng)整體清“0”，即雖然X3～X0=1001,但是A3～A0=0000；（2）RESET=0,T0=1，T1=AJ=0,系統(tǒng)整體清“0”，即雖然X3～X0=1001,但是A3～A0=0000；（3）RESET=T0=0,T1=1，AJ=0,因為AJ=0，故不可以置數：A3～A0=0000；（4）RESET=T0=T1=0,電路保持，即雖然AJ=1，但是A3～A0=0000；（5）RESET=T0=0，T1=AJ=1，X3～X0=1001，置數成功：A3～A0=1001。4,結論（1）RESET和T0中只要有一個置為1，則系統(tǒng)整體清“0”，RESET信號為外部清零，T0信號為系統(tǒng)同步信號；（2）T1和AJ中兩個都為1時，置數才會成功；反之，保持。（3）通過仿真，該74194能達到所要滿足的B寄存器的功能。三,CNT寄存器1，CNT寄存器的功能從處理器明細表可知,它主要是作為定時器使用。定時長度為：8s,即為M=8的加法計數器。當控制器進入T3狀態(tài)時，計數器開始計數；當所計的數為“8”時，計數器停止計數并清零返回到初始狀態(tài)。因此，CNT寄存器的功能有3個：清零、計數和預置零。2，討論,求出其控制命令根據以上分析CNT寄存器以及數字電路第六章的學習，我們可選用74161芯片來實現它的3個功能。同時74161芯片為異步清零，同步置數。CP=2HZ。即：功能控制端的功能表如表2-3所示:3,獲得電路圖(1)芯片設計圖（如圖2-12）：（2）仿真設計圖（如圖2-13）：4,分析仿真結果（1）RESET=1，T0=T3=0,系統(tǒng)整體清“0”；（2）RESET=0,T0=1,T3=0,系統(tǒng)整體清“0”；（3）RESET=T0=0,T3=1，當16個脈沖（即8S）后，CNT8=1，且CNT8維持1個脈沖；（4）RESET=T0=0,T3=0，74161寄存器不工作，CNT8始終為0。5,結論（1）RESET和T0只要有一個為1，則系統(tǒng)整體清“0”；（2）T3=1,74161工作，周期為8s;反之，T3=0,74161不工作。（3）通過仿真，該74161能達到所要滿足的CNT寄存器的功能。2.3.3比較器1，分析根據分析處理器明細表以及數字電路第六章的學習，我們可選用7485芯片來實現Xa,Xb的比較。其（A=B）i=1,（A<B）i=0,（A>B）i=0。2，比較器的功能（1）、A3～A0接A寄存器的Q3～Q0;（2）、B3～B0接B寄存器的Q3～Q0;（3）、輸出FA＞B、FA＜B、FA=B；A3～A0=B3～B0，則FA=B=1，FA＞B=FA＜B=0A3～A0＞B3～B0，則FA＞B=1，FA=B=FA＜B=0A3～A0＜B3～B0，則FA＜B=1，FA=B=FA＞B=03,獲得電路圖（1）芯片設計圖（圖2-15）：（2）仿真設計圖（如圖2-16）：4,分析仿真結果（1）RESET=1,TO=AJ=0,T1=T2=0;系統(tǒng)整體清“0”；（2）RESET=T0=0,T1=AJ=1,T2=0,系統(tǒng)給A寄存器置數：X3—X0=1001，則A3—A0=1001；（3）RESET=T0=0,T2=AJ=1,T1=0,系統(tǒng)給B寄存器置數：X3—X0=0101，則B3—B0=0101；當給B寄存器置數結束后，立即進行比較：GG=1,EE=LL=0；表明第一個數大于第二個數；（4）RESET=1,系統(tǒng)整體清“0”；（5）RESET=T0=0,T1=AJ=1,T2=0,系統(tǒng)給A寄存器置數：X3—X0=0001，則A3—A0=0001；（6）RESET=T0=0,T2=AJ=1,T1=0,系統(tǒng)給B寄存器置數：X3—X0=1001，則B3—B0=1001；當給B寄存器置數結束后，立即進行比較：EE=1,GG=LL=0；表明第一個數小于第二個數；（7）RESET=1,系統(tǒng)整體清“0”；（8）RESET=T0=0,T1=AJ=1,T2=0,系統(tǒng)給A寄存器置數：X3—X0=1001，則A3—A0=1001；（9）RESET=T0=0,T2=AJ=1,T1=0,系統(tǒng)給B寄存器置數：X3—X0=1001，則B3—B0=1001；當給B寄存器置數結束后，立即進行比較：GG=1,EE=LL=0；表明第一個數等于第二個數；5,結論（1）數a和數b是并行送入的，分別通過T1和T2控制，但在送數時，AJ=1，否則也不置數；其原理可以見2.3.2A、B寄存器；（2）當送完第二個數，系統(tǒng)立即進行比較。（3）通過仿真，該74161能達到所要滿足的CNT寄存器的功能。2.3.4數據選擇器1，分析根據題目技術要求選出大數，即從A和B兩數中選出大數。可選用二選一數據選擇器。由于A和B為四位而二進制數，則選用74157芯片四個二選一數據選擇器。2,二選一MUX的地址,控制端和數據端連接從ASM圖和處理器明細表可知，輸出端輸出大數，地址A端連接到FA〈B。分析：當A=FA〈B=1時，選擇D1數據輸出（Y=B，B為大數）。當A=FA〈B=0時，A〉B，選擇D0數據輸出（Y=A，A為大數）A=B，選擇D0數據輸出（Y=A，選A輸出）3,二選一MUX的使能端的控制當=1，Y=0時，數據選擇器不工作；當=0，Y輸出取決于地址A。因此，從ASM圖和處理器明細表可知：=當T3=0時，=1，Y=0時，數據選擇器不工作；當T3=1時，=0，數據選擇器工作。4,獲得電路圖（1）芯片設計圖（如圖2-18）：（2）仿真設計圖（如圖2-19）：4,分析仿真結果（1）RESET=1,TO=AJ=0,T1=T2=T3=0;系統(tǒng)整體清“0”；（2）RESET=T0=0,T1=AJ=1,T2=T3=0,系統(tǒng)給A寄存器置數：X3—X0=0101，則A3—A0=0101；（3）RESET=T0=0,T2=AJ=1,T1=0,系統(tǒng)給B寄存器置數：X3—X0=1001，則B3—B0=1001；當給B寄存器置數結束后，立即進行比較：EE=1,GG=LL=0；表明第一個數小于第二個數；但是因為T3=0，所以74157不工作，即Y4—Y1=0000;（4）RESET=T0=0,T2=AJ=1,T1=0，T3=1;Y4—Y1=1001顯示的是大數；（5）RESET=1,系統(tǒng)整體清“0”；（6）RESET=T0=0,T1=AJ=1,T2=0,系統(tǒng)給A寄存器置數：X3—X0=1001，則A3—A0=1001；（7）RESET=T0=0,T2=AJ=1,T1=0,T3=1，系統(tǒng)給B寄存器置數：X3—X0=0001，則B3—B0=1001；當給B寄存器置數結束后，立即進行比較：GG=1,EE=LL=0；表明第一個數大于第二個數；且Y4—Y1=1001；（8）RESET=1,系統(tǒng)整體清“0”；（9）RESET=T0=0,T1=AJ=1,T2=0,系統(tǒng)給A寄存器置數：X3—X0=0001，則A3—A0=0001；（10）RESET=T0=0,T2=AJ=1,T1=0,系統(tǒng)給B寄存器置數：X3—X0=0001，則B3—B0=0001；當給B寄存器置數結束后，立即進行比較：GG=1,EE=LL=0；表明第一個數等于第二個數；且Y4—Y1=0001。5,結論（1）當送完第二個數，系統(tǒng)立即進行比較。當T3=1時，74157工作。（2）通過仿真，該74157能達到所要滿足的CNT寄存器的功能。2.3.5譯碼顯示電路1,顯示管譯碼器選擇7448芯片（8421BCD碼譯成a～g的電位信號），顯示選擇共陰極數碼管，如圖2-21：8421BCD碼譯成a～g的電位信號表（如表2-4）：2.3.6分頻器實驗箱上提供2KHz振蕩信號，通過1000分頻可獲的2Hz振蕩信號。電路設計1））芯片設計圖（如圖2-25）：2））仿真設計圖（如圖2-26）：分析仿真結果CR=0，系統(tǒng)自動清“0”；CR=1,表示每通過1000分頻可以獲得2HZ振蕩信號。結論通過仿真，該74160能達到所要滿足的分頻器的功能。2.4控制器設計2.4.1方案選擇1,每態(tài)一位：控制器中狀態(tài)寄存器有多種形式，采用每態(tài)一位的方法設計控制器。這種設計方法在狀態(tài)不多的情況下便于設計和調測?？刂破鞑捎妹繎B(tài)一個D觸發(fā)器實現，由于ASM圖中有四個狀態(tài)，所以需要4個D觸發(fā)器。2,數據選擇器+寄存器+譯碼器：控制器中狀態(tài)寄存器有多種形式，采用數據選擇器+寄存器+譯碼器的方法設計控制器。這種設計方案占用的資源少，但設計和調測相對復雜。通過以上的認真分析和比較本電路決定選擇方案一（即：每態(tài)一個D觸發(fā)器），目的在于設計和調測控制器比較容易。2.4.2求激勵函數2.4.3控制器發(fā)出的命令SETXa=T1·AJ,SETE=T3;SETXb=T2·AJ,SETE=T3;2.4.4外部發(fā)出的命令2.4.5發(fā)光二極管的邏輯表達式依靠ASM圖可以求出二極管的邏輯表達式：2.4.6畫圖控制電路圖：芯片設計圖（如圖2-28）：仿真設計圖（如圖2-29）：發(fā)光二極管圖：（1）芯片設計圖（如圖2-30）：（2）仿真設計圖（如圖2-31）：2.4.8分析仿真結果1、分析圖（1）RESET=1，T0=1,系統(tǒng)整體清“0”；（2）RESET=0,T0=CNT8=0,LED1=1(亮)，T1=1,T2=T3=0，表明現在可以送第一個數Xa;AJ=0,故GG=1,EE=LL=0，數并沒有送進A寄存器，系統(tǒng)一直在等待送數；（3）RESET=T0=CNT8=0，AJ=1，GG=1,EE=LL=0，即將數Xa送入A寄存器，立即LED1=0,LED2=1，表明現在可以送第二個數Xb；（4）RESET=T0=CNT8=0，AJ=0,故GG=1,EE=LL=0，數并沒有送進B寄存器，系統(tǒng)一直在等待送數；（5）RESET=T0=CNT8=0，AJ=1，GG=1,EE=LL=0，即將數Xb送入B寄存器；（6）RESET=T0=CNT8=0，AJ=0,立即輸出比較結果，T3=1,LED1燈閃亮，LED2=0,表明第一個數大；(7)RESET=0,AJ=0,CNT8=1,T0=1,系統(tǒng)內部自動清“0”，T1=T2=0。（8）循環(huán)到（2）。2、分析圖（1）RESET=1，T0=1,系統(tǒng)整體清“0”；（2）RESET=0,T0=CNT8=0,LED1=1(亮)，T1=1,T2=T3=0，表明現在可以送第一個數Xa;AJ=0,故LL=1,EE=GG=0，數并沒有送進A寄存器，系統(tǒng)一直在等待送數；（3）RESET=T0=CNT8=0，AJ=1，LL=1,EE=GG=0，即將數Xa送入A寄存器，立即LED1=0,LED2=1，表明現在可以送第二個數Xb；（4）RESET=T0=CNT8=0，AJ=0,故LL=1,EE=GG=0，數并沒有送進B寄存器，系統(tǒng)一直在等待送數；（5）RESET=T0=CNT8=0，AJ=1，LL=1,EE=GG=0，即將數Xb送入B寄存器；（6）RESET=T0=CNT8=0，AJ=0,立即輸出比較結果，T3=1,LED2燈閃亮，LED1=0,表明第二個數大；(7)RESET=0,AJ=0,CNT8=1,T0=1,系統(tǒng)內部自動清“0”，T1=T2=0。（8）循環(huán)到（2）。3、分析圖（1）RESET=1，T0=1,系統(tǒng)整體清“0”；（2）RESET=0,T0=CNT8=0,LED1=1(亮)，T1=1,T2=T3=0，表明現在可以送第一個數Xa;AJ=0,故EE=1,LL=GG=0，數并沒有送進A寄存器，系統(tǒng)一直在等待送數；（3）RESET=T0=CNT8=0，AJ=1，EE=1,LL=GG=0，即將數Xa送入A寄存器，立即LED1=0,LED2=1，表明現在可以送第二個數Xb；（4）RESET=T0=CNT8=0，AJ=0,故EE=1,LL=GG=0，數并沒有送進B寄存器，系統(tǒng)一直在等待送數；（5）RESET=T0=CNT8=0，AJ=1，EE=1,LL=GG=0，即將數Xb送入B寄存器；（6）RESET=T0=CNT8=0，AJ=0,立即輸出比