計(jì)算機(jī)組成原理第四章

計(jì)算機(jī)組成原理任課教師：石磊鄭州大學(xué)信息工程學(xué)院計(jì)算機(jī)系Email:shilei@Tel:136769868632/6/20231第一章概述第二章計(jì)算機(jī)中的數(shù)據(jù)表示第三章運(yùn)算方法和運(yùn)算器第四章存儲(chǔ)器及存儲(chǔ)系統(tǒng)第五章指令系統(tǒng)

第六章中央處理器

第七章系統(tǒng)總線第八章輸入輸出系統(tǒng)第九章計(jì)算機(jī)外部設(shè)備

第十章計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)目錄2第4章存儲(chǔ)器及存儲(chǔ)系統(tǒng)計(jì)算機(jī)組成原理清華大學(xué)出版社教學(xué)目標(biāo)教學(xué)重點(diǎn)教學(xué)過(guò)程2/6/20233教學(xué)目標(biāo)掌握存儲(chǔ)器分類及分級(jí)結(jié)構(gòu)掌握半導(dǎo)體存儲(chǔ)器芯片基本工作原理掌握提高存儲(chǔ)器性能的主要方法2/6/20234教學(xué)重點(diǎn)半導(dǎo)體存儲(chǔ)器芯片基本工作原理存儲(chǔ)器與中央處理器的連接方法提高存儲(chǔ)器性能的主要方法2/6/20235教學(xué)過(guò)程4.1存儲(chǔ)器概述4.2主存儲(chǔ)器4.3半導(dǎo)體存儲(chǔ)器芯片4.4主存儲(chǔ)器組織4.5存儲(chǔ)保護(hù)2/6/202364.1存儲(chǔ)器概述（1/3）

存儲(chǔ)器的兩大功能：1、存儲(chǔ)（寫入Write）2、取出（讀出Read）三項(xiàng)基本要求：1、大容量 2、高速度3、低成本2/6/202374.1存儲(chǔ)器概述（2/3）概念1、基本存儲(chǔ)單元：存儲(chǔ)一位（bit）二進(jìn)制代碼的存儲(chǔ)元件稱為基本存儲(chǔ)單元（或存儲(chǔ)元）2、存儲(chǔ)單元：主存中最小可編址的單位，是CPU對(duì)主存可訪問(wèn)操作的最小單位。3、存儲(chǔ)體：多個(gè)存儲(chǔ)單元按一定規(guī)則組成一個(gè)整體。4、存儲(chǔ)器分辯率：指存儲(chǔ)器能被區(qū)分、識(shí)別與操作的精細(xì)程度。2/6/202384.1存儲(chǔ)器概述（3/3）存儲(chǔ)器的特性：1、存儲(chǔ)器是計(jì)算機(jī)中信息存儲(chǔ)的核心。 程序存儲(chǔ)功能由存儲(chǔ)器來(lái)承擔(dān)。2、內(nèi)存是CPU與外界進(jìn)行數(shù)據(jù)交換的窗口，CPU所執(zhí)行的程序和所涉及的數(shù)據(jù)都由內(nèi)存直接提供。CPU可以對(duì)內(nèi)存進(jìn)行直接都操作和寫操作。3、外存可以保存大量的程序和數(shù)據(jù)。2/6/202394.1.1存儲(chǔ)器的分類1.按構(gòu)成存儲(chǔ)器的器件和存儲(chǔ)介質(zhì)分類2.按存取方式分類3.按在計(jì)算機(jī)中的作用分類4.按信息的可保護(hù)性分類5.按信息讀出后存儲(chǔ)單元是否穩(wěn)定分類6.按接口形式分類2/6/2023104.1.2存儲(chǔ)器的分級(jí)結(jié)構(gòu)如圖4-2所示的存儲(chǔ)系統(tǒng)，它有如下特點(diǎn)：①在存儲(chǔ)器體系結(jié)構(gòu)中，各層之間的信息調(diào)度由輔助硬件或軟件直接完成。②存儲(chǔ)體系結(jié)構(gòu)能發(fā)揮整個(gè)存儲(chǔ)系統(tǒng)的最大效能，有最佳的性能價(jià)格比。③工作原理：CPU首先訪問(wèn)Cache，如果Cache中沒(méi)有，則存儲(chǔ)系統(tǒng)通過(guò)輔助硬件，到主存儲(chǔ)器中去找；如果主存沒(méi)有CPU要訪問(wèn)的內(nèi)容，則存儲(chǔ)系統(tǒng)通過(guò)輔助硬件或軟件，到輔存中去找。然后把找到的數(shù)據(jù)逐級(jí)上調(diào)。CPUCPU主存主存輔存輔存輔助軟硬件Cache輔助硬件輔助硬，軟件（a）兩級(jí)存儲(chǔ)器層次結(jié)構(gòu)（b）三級(jí)存儲(chǔ)器層次結(jié)構(gòu)圖4-2存儲(chǔ)器層次結(jié)構(gòu)2/6/2023114.2主存儲(chǔ)器存儲(chǔ)器的性能指標(biāo)是對(duì)存儲(chǔ)器的主要要求，也是對(duì)存儲(chǔ)器進(jìn)行設(shè)計(jì)、使用和提高時(shí)的主要依據(jù)，存儲(chǔ)器性能指標(biāo)也稱為存儲(chǔ)器參數(shù)。2/6/2023124.2.1主存儲(chǔ)器技術(shù)指標(biāo)（1/6）1．存儲(chǔ)容量：（1）存儲(chǔ)容量是指一個(gè)功能完備的存儲(chǔ)器所能容納的二進(jìn)制信息總量，即可存儲(chǔ)多少位二進(jìn)制信息代碼。（2）存儲(chǔ)容量＝存儲(chǔ)字?jǐn)?shù)×字長(zhǎng)（3）要求：大容量。2/6/2023134.2.1主存儲(chǔ)器技術(shù)指標(biāo)（2/6）2．存儲(chǔ)器速度（1）存儲(chǔ)器取數(shù)時(shí)間（MemoryAccessTime） 從存儲(chǔ)器讀出／寫入一個(gè)存儲(chǔ)單元信息或從存儲(chǔ)器讀出／寫入一次信息（信息可能是一個(gè)字節(jié)或一個(gè)字）所需要的平均時(shí)間，稱為存儲(chǔ)器的取數(shù)時(shí)間／存數(shù)時(shí)間,記為tA，也稱為取數(shù)時(shí)間，tA對(duì)隨機(jī)存儲(chǔ)器一般是指：從中央處理器ＣＰＵ的地址寄存器門輸出端發(fā)出讀數(shù)請(qǐng)求時(shí)起，到所要求的讀出信息出現(xiàn)在存儲(chǔ)器輸出端為止，這期間所需要化費(fèi)的時(shí)間值。2/6/2023144.2.1主存儲(chǔ)器技術(shù)指標(biāo)（3/6）2．存儲(chǔ)器速度（2）存儲(chǔ)器存取周期（MemoryCycleTime） 存儲(chǔ)器進(jìn)行一次完整的讀寫操作所需要的全部時(shí)間，稱為存取周期?；蚓唧w地說(shuō)，存取周期是啟動(dòng)兩個(gè)獨(dú)立的存儲(chǔ)器操作（如兩個(gè)連續(xù)的讀操作）之間所需要的最小時(shí)間間隔，用tM表示。 tM=tA+復(fù)原時(shí)間： 破壞性讀出方式：tM＝2tA。 非破壞性讀出：tM=tA+穩(wěn)定時(shí)間2/6/2023154.2.1主存儲(chǔ)器技術(shù)指標(biāo)（4/6）3．?dāng)?shù)據(jù)傳輸率 單位時(shí)間可寫入存儲(chǔ)器或從存儲(chǔ)器取出的信息的最大數(shù)量，稱為數(shù)據(jù)傳輸率或稱為存儲(chǔ)器傳輸帶寬bM。bM=W／tM 其中，存儲(chǔ)周期的倒數(shù)1／tM是單位時(shí)間（每秒）內(nèi)能讀寫存儲(chǔ)器的最大次數(shù)。W表示存儲(chǔ)器一次讀取數(shù)據(jù)的寬度，即位數(shù)，也就是存儲(chǔ)器傳送數(shù)據(jù)的寬度。2/6/2023164.2.1主存儲(chǔ)器技術(shù)指標(biāo)（5/6）4．可靠性 存儲(chǔ)器的可靠行是指在規(guī)定時(shí)間內(nèi)存儲(chǔ)器無(wú)故障的情況，一般用平均無(wú)故障時(shí)間MTBF來(lái)衡量。 為提高存儲(chǔ)器的可靠性，必須對(duì)存儲(chǔ)器中存在的特殊問(wèn)題，采取適當(dāng)?shù)姆椒ā＃?）對(duì)于破壞性讀出的存儲(chǔ)器：設(shè)立緩沖寄存器（2）斷電后信息會(huì)丟失：備用電源的方法或采用中斷的技術(shù)轉(zhuǎn)儲(chǔ)（3）動(dòng)態(tài)存儲(chǔ)：定期刷新2/6/2023174.2.1主存儲(chǔ)器技術(shù)指標(biāo)（6/6）5．價(jià)格 又稱成本，它是衡量經(jīng)濟(jì)性能的重要指標(biāo)。設(shè)Ｃ是存儲(chǔ)容量為Ｓ位的整個(gè)存儲(chǔ)器以元計(jì)算的價(jià)格，可定義存儲(chǔ)器成本c為：c＝（C／S）元／位. 衡量存儲(chǔ)器性能還有一些其它性能指標(biāo)，如體積、功耗、重量、使用環(huán)境等。2/6/2023184.2.2主存儲(chǔ)器基本組成①貯存信息的存儲(chǔ)體。②信息的尋址機(jī)構(gòu)，即讀出和寫入信息的地址選擇機(jī)構(gòu)。這包括：地址寄存器（MAR）和地址譯碼器。③存儲(chǔ)器數(shù)據(jù)寄存器MDR。④寫入信息所需的能源，即寫入線路、寫驅(qū)動(dòng)器等。⑤讀出所需的能源和讀出放大器，即讀出線路、讀驅(qū)動(dòng)器和讀出放大器。⑥存儲(chǔ)器控制部件。無(wú)論是讀或?qū)懖僮?，都需要由一系列明確規(guī)定的連續(xù)操作步序來(lái)完成，這就需要主存時(shí)序線路、時(shí)鐘脈沖線路、讀邏輯控制線路，寫或重寫邏輯控制線路以及動(dòng)態(tài)存儲(chǔ)器的定時(shí)刷新線路等，這些線路總稱為存儲(chǔ)器控制部件。2/6/2023194.2.2主存儲(chǔ)器基本組成地址碼地址寄存器MAR地址譯碼器存儲(chǔ)體存儲(chǔ)器數(shù)據(jù)寄存器MDR圖4-3主存儲(chǔ)器原理框圖讀命令寫命令2/6/2023204.2.3主存儲(chǔ)器基本操作存儲(chǔ)器的基本操作：讀操作寫操作

2/6/2023214.3半導(dǎo)體存儲(chǔ)器芯片一、分類：按使用器件，半導(dǎo)體存儲(chǔ)器分雙極型半導(dǎo)體存儲(chǔ)器（TTL）和MOS半導(dǎo)體存儲(chǔ)器兩種（1）TTL：存儲(chǔ)速度高，集成度低，價(jià)格高，主要用于小容量的高速存儲(chǔ)器（2）MOS：主要用于大容量存儲(chǔ)器。根據(jù)存儲(chǔ)信息機(jī)構(gòu)的原理不同，又分為靜態(tài)MOS存儲(chǔ)器（SRAM)和動(dòng)態(tài)MOS存儲(chǔ)器（DRAM)，前者利用雙穩(wěn)態(tài)觸發(fā)器來(lái)保存信息，只要不斷電，信息是不會(huì)丟失的，后者利用MOS電容存儲(chǔ)電荷來(lái)保存信息，使用時(shí)，需不斷給電容充電才能使信息保持。二、半導(dǎo)體存儲(chǔ)器的主要優(yōu)點(diǎn)是存儲(chǔ)速度快，存儲(chǔ)體積小，可靠性高；主要缺點(diǎn)是斷電時(shí)，讀寫存儲(chǔ)器不能保存信息。2/6/2023224.3.1靜態(tài)MOS存儲(chǔ)器基本存儲(chǔ)元6管靜態(tài)MOS存儲(chǔ)元8管靜態(tài)MOS存儲(chǔ)元6管雙向選擇MOS存儲(chǔ)元RAM結(jié)構(gòu)與地址譯碼字結(jié)構(gòu)或單譯碼方式位結(jié)構(gòu)或雙譯碼方式字段結(jié)構(gòu)2/6/2023234.3.1靜態(tài)MOS存儲(chǔ)器（1/13）基本存儲(chǔ)元—6管靜態(tài)MOS存儲(chǔ)元A、電路圖：圖4-4由兩個(gè)MOS反相器交叉耦合而成的雙穩(wěn)態(tài)觸發(fā)器。BAT2T5T4T0T1T3BS0VBS1讀/寫“0”讀/寫“1”位/讀出線位/讀出線字線圖4-46管MOS存儲(chǔ)電路2/6/2023244.3.1靜態(tài)MOS存儲(chǔ)器（2/13）基本存儲(chǔ)元—6管靜態(tài)MOS存儲(chǔ)元B、存儲(chǔ)元的工作原理①寫操作。在字線上加一個(gè)正電壓的字脈沖，使T2、T3管導(dǎo)通。若要寫“0”，無(wú)論該位存儲(chǔ)元電路原存何種狀態(tài)，只需使寫“0”的位線BS0電壓降為地電位（加負(fù)電壓的位脈沖），經(jīng)導(dǎo)通的Ｔ2管，迫使節(jié)點(diǎn)Ａ的電位等于地電位，就能使Ｔ1管截止而Ｔ0管導(dǎo)通。寫入1，只需使寫1的位線BS1降為地電位，經(jīng)導(dǎo)通的T3管傳給節(jié)點(diǎn)Ｂ，迫使T0管截止而T1管導(dǎo)通。 寫入過(guò)程是字線上的字脈沖和位線上的位脈沖相重合的操作過(guò)程。2/6/2023254.3.1靜態(tài)MOS存儲(chǔ)器（3/13）基本存儲(chǔ)元—6管靜態(tài)MOS存儲(chǔ)元B、存儲(chǔ)元的工作原理②讀操作。 只需字線上加高電位的字脈沖，使T2、T3管導(dǎo)通，把節(jié)點(diǎn)A、B分別連到位線。若該位存儲(chǔ)電路原存“0”，節(jié)點(diǎn)Ａ是低電位，經(jīng)一外加負(fù)載而接在位線ＢＳ0上的外加電源，就會(huì)產(chǎn)生一個(gè)流入BS0線的小電流（流向節(jié)點(diǎn)Ａ經(jīng)T0導(dǎo)通管入地）?！?”位線上BS0就從平時(shí)的高電位Ｖ下降一個(gè)很小的電壓，經(jīng)差動(dòng)放大器檢測(cè)出“０”信號(hào)。 若該位原存“1”，就會(huì)在“1”位線BS1中流入電流，在BS1位線上產(chǎn)生電壓降，經(jīng)差動(dòng)放大器檢測(cè)出讀“1”信號(hào)。 讀出過(guò)程中，位線變成了讀出線。讀取信息不影響觸發(fā)器原來(lái)狀態(tài)，故讀出是非破壞性的讀出。③若字線不加正脈沖，說(shuō)明此存儲(chǔ)元沒(méi)有選中，T2，T3管截止，A、B結(jié)點(diǎn)與位／讀出線隔離，存儲(chǔ)元存儲(chǔ)并保存原存信息。2/6/2023264.3.1靜態(tài)MOS存儲(chǔ)器（4/13）基本存儲(chǔ)元—8管靜態(tài)MOS存儲(chǔ)元A、目的：地址的雙重譯碼選擇，字線分為X選擇線與Y選擇線B、實(shí)現(xiàn)：需要在６管MOS存儲(chǔ)元的A、B節(jié)點(diǎn)與位線上再加一對(duì)地址選擇控制管T7、T8，形成了8管MOS存儲(chǔ)元?；敬鎯?chǔ)元—6管雙向選擇MOS存儲(chǔ)元 8管MOS存儲(chǔ)元改進(jìn)：在縱向一列上的6管存儲(chǔ)元共用一對(duì)Y選擇控制管T6、T7，這樣存儲(chǔ)體管子增加不多，但仍是雙向地址譯碼選擇，因?yàn)閷?duì)Ｙ選擇線選中的一列只是一對(duì)控制管接通，只有X選擇線也被選中，該位才被重合選中。2/6/2023274.3.1靜態(tài)MOS存儲(chǔ)器（5/13）T5T7T3T2T0T1T8T6BS0VBS1讀/寫“0”讀/寫“1”位/讀出線位/讀出線Y選擇線X選擇線圖4-58管MOS存儲(chǔ)電路讀/寫“0”BAT2T5T4T0T1I/OI/OT7T6T3BS0VBS1讀/寫“1”位/讀出線位/讀出線Y選擇線X選擇線圖4-66管雙向選擇MOS存儲(chǔ)電路2/6/2023284.3.1靜態(tài)MOS存儲(chǔ)器（6/13）RAM結(jié)構(gòu)與地址譯碼—字結(jié)構(gòu)或單譯碼方式（1）結(jié)構(gòu)：(A)存儲(chǔ)容量Ｍ=Ｗ行×b列；(B)陣列的每一行對(duì)應(yīng)一個(gè)字，有一根公用的字選擇線Ｗ；(C)每一列對(duì)應(yīng)字線中的一位，有兩根公用的位線BS0與BS1。(D)存儲(chǔ)器的地址不分組，只用一組地址譯碼器。（2）字結(jié)構(gòu)是2度存儲(chǔ)器：只需使用具有兩個(gè)功能端的基本存儲(chǔ)電路：字線和位線（3）優(yōu)點(diǎn)：結(jié)構(gòu)簡(jiǎn)單，速度快：適用于小容量M（4）缺點(diǎn)：外圍電路多、成本昂貴，結(jié)構(gòu)不合理結(jié)構(gòu)。2/6/2023294.3.1靜態(tài)MOS存儲(chǔ)器（7/13）地址寫選通b7讀出寫入讀選通A3A2A1A0字線W15W1W0BS1BS0圖4-7字結(jié)構(gòu)或單譯碼方式的RAM16選1地址譯碼器FFFFFFFFFFFFFFFFFF讀寫電路讀寫電路讀寫電路……：：b1讀出寫入b0讀出寫入2/6/2023304.3.1靜態(tài)MOS存儲(chǔ)器（8/13）RAM結(jié)構(gòu)與地址譯碼—位結(jié)構(gòu)或雙譯碼方式（1）

結(jié)構(gòu)：(A)容量：N（字）×b（位）的RAM，把每個(gè)字的同一位組織在一個(gè)存儲(chǔ)片上，每片是N×1；再把b片并列連接，組成一個(gè)N×b的存儲(chǔ)體，就構(gòu)成一個(gè)位結(jié)構(gòu)的存儲(chǔ)器。(B)在每一個(gè)N×1存儲(chǔ)片中，字?jǐn)?shù)Ｎ被當(dāng)作基本存儲(chǔ)電路的個(gè)數(shù)。若把N＝２n個(gè)基本存儲(chǔ)電路排列成Nx行與Ny列的存儲(chǔ)陣列，把CPU送來(lái)的n位選擇地址按行和列兩個(gè)方向劃分成nx

和ny

兩組，經(jīng)行和列方向譯碼器，分別選擇驅(qū)動(dòng)行線Ｘ與列線Ｙ。

(C)采用雙譯碼結(jié)構(gòu)，可以減少選擇線的數(shù)目。（2）三度存儲(chǔ)器：三個(gè)功能端（3）優(yōu)：驅(qū)動(dòng)電路節(jié)省，結(jié)構(gòu)合理，適用于大容量存儲(chǔ)器。2/6/2023314.3.1靜態(tài)MOS存儲(chǔ)器（9/13）Y1Y64X64X1A5A4A3A2A1A0圖4-8位結(jié)構(gòu)雙譯碼方式的RAMX地址譯碼64,164,641,641,1I/OY地址譯碼A6A7A8A9A10A112/6/2023324.3.1靜態(tài)MOS存儲(chǔ)器（10/13）RAM結(jié)構(gòu)與地址譯碼—字段結(jié)構(gòu)（1）結(jié)構(gòu)：(A)存儲(chǔ)容量W（字）×B（位），W>>b：分段Wp（=W／S）×Sb(B)字線分為兩維結(jié)構(gòu)：（C）位線有Sb對(duì)（D）雙地址譯碼器（2）三度結(jié)構(gòu)（3）優(yōu)：對(duì)字結(jié)構(gòu)存儲(chǔ)器的改進(jìn)與提高，結(jié)構(gòu)合理，適用于大容量存儲(chǔ)器。2/6/2023334.3.1靜態(tài)MOS存儲(chǔ)器（11/13）Sb對(duì)位/讀出線An-1An1An1-1A1A0圖4-9字段結(jié)構(gòu)RAM段譯碼器，從2n2=S段中取1（共n2位〕行譯碼器共n1

位列I/O電路

存儲(chǔ)陣列Wp×Sbb位b位……段1段2段Sb根數(shù)據(jù)線讀/寫控制線2/6/2023344.3.1靜態(tài)MOS存儲(chǔ)器（12/13）用靜態(tài)MOS存儲(chǔ)片組成RAM位擴(kuò)展法：例如：用8Ｋ×１的RAM存儲(chǔ)芯片，組成8K×8位的存儲(chǔ)器，按8位＝m×1的關(guān)系來(lái)確定位擴(kuò)展所需要的芯片數(shù)。共需8片，每一芯片的數(shù)據(jù)線分別接到數(shù)據(jù)總線的相應(yīng)位。字?jǐn)U展法：字?jǐn)U展：字向擴(kuò)展而位數(shù)不變，將芯片的地址線、數(shù)據(jù)線、讀寫控制線并聯(lián)，而由片選信號(hào)來(lái)區(qū)分各片地址。例如：用16k×8位的芯片采用字?jǐn)U展法組成64k×8位的存儲(chǔ)器：4個(gè)芯片。地址分配：地址總線低位地址A0－A13與各芯片的14位地址端相連，而高兩位的地址A14、A15經(jīng)2：4譯碼器和4個(gè)芯片的片選端CE相連。2/6/2023354.3.1靜態(tài)MOS存儲(chǔ)器（13/13）用靜態(tài)MOS存儲(chǔ)片組成RAM字位同時(shí)擴(kuò)展法：一個(gè)存儲(chǔ)器的容量假定為M×N位，若使用l×k位的芯片（l＜M,k＜N）需要在字向和位向同時(shí)進(jìn)行擴(kuò)展。此時(shí)共需要（M／l）×（N／k）個(gè)存儲(chǔ)器芯片。其中，M／l表示把M×N的空間分成（M／l）個(gè)部分（稱為頁(yè)或區(qū)），每頁(yè)（N／k）個(gè)芯片。地址分配：（A）用log2l位表示低位地址：用來(lái)選擇訪問(wèn)頁(yè)內(nèi)的l個(gè)字（B）

用log2（M／l）位表示高位地址：用來(lái)經(jīng)片選譯碼器產(chǎn)生片選信號(hào)。2/6/2023364.3.2動(dòng)態(tài)MOS存儲(chǔ)器（1/11）4管動(dòng)態(tài)M0S存儲(chǔ)元電路 在6管靜態(tài)存儲(chǔ)元電路中，信息是存于T0，T1管的柵極電容上，由負(fù)載管T4，T5經(jīng)外電源給T0，T1管柵極電容不斷地進(jìn)行充電以補(bǔ)充電容電荷。維持原有信息所需要的電荷量。 由于MOS的柵極電阻很高，柵極電容經(jīng)柵漏（或柵源）極間的泄漏電流很小，在一定的時(shí)間內(nèi)（如2ms），存儲(chǔ)的信息電荷可以維持住。為了減少管子以提高集成度?？梢匀サ粞a(bǔ)充電荷的負(fù)載管和電源，變成4管動(dòng)態(tài)存儲(chǔ)元：2/6/2023374.3.2動(dòng)態(tài)MOS存儲(chǔ)器（2/11）預(yù)充預(yù)充VDCDCDVSVSVDDBT3C1C0T1T0T2ADBS1BS0字線選擇圖4-114管動(dòng)態(tài)存儲(chǔ)電路2/6/2023384.3.2動(dòng)態(tài)MOS存儲(chǔ)器（3/11）4管動(dòng)態(tài)M0S存儲(chǔ)元電路①寫入操作：當(dāng)寫入時(shí)，字選擇線加入高電平，打開T2、T3控制管，將BS0，BS1上的信息存儲(chǔ)在T0、T1管的柵極電容上。當(dāng)T2、T3管截止時(shí)，靠T0、T1管柵極電容的存儲(chǔ)作用，在一定時(shí)間內(nèi)，（如2ms）可以保留所寫入的信息。②讀出操作：當(dāng)讀出時(shí)，先給出預(yù)充信號(hào)，于是電源就向位線的寄生電容CD充電，使它們都達(dá)到電源電壓（CD＝VD），當(dāng)字選擇線使T2、T3管導(dǎo)通時(shí)，存儲(chǔ)的信息通過(guò)A、B端向位線輸出。若原存信息為1，則電容C1上存有電荷，T1管導(dǎo)通而T0管截止，因此，位線BS1的預(yù)充電荷經(jīng)T1管泄漏，位線BS1有讀出電流流過(guò)。經(jīng)讀出放大電路鑒別輸出。與此同時(shí)，BS0上的預(yù)充電荷CD可以通過(guò)A點(diǎn)向C1進(jìn)行充電。故讀出過(guò)程也是刷新過(guò)程。③再生操作：“再生”或“刷新”。由于4管存儲(chǔ)元的信息電荷有泄漏，電荷數(shù)不象6管存儲(chǔ)元電路由電源經(jīng)負(fù)載管源源不斷地補(bǔ)充，時(shí)間一長(zhǎng)就會(huì)丟失信息。必須設(shè)法在外界按一定規(guī)律不斷給柵極進(jìn)行充電，按需要補(bǔ)足柵極的信息電荷。2/6/2023394.3.2動(dòng)態(tài)MOS存儲(chǔ)器（4/11）4管動(dòng)態(tài)M0S存儲(chǔ)元電路刷新過(guò)程：在字選擇線上加一個(gè)脈沖就能實(shí)現(xiàn)自動(dòng)刷新。顯然，只要定時(shí)給全部存儲(chǔ)元電路執(zhí)行一遍讀操作，而信息不向外輸出，那么就可以實(shí)現(xiàn)動(dòng)態(tài)存儲(chǔ)器的再生或刷新。2/6/2023404.3.2動(dòng)態(tài)MOS存儲(chǔ)器（5/11）3管MOS動(dòng)態(tài)存儲(chǔ)元電路： 由于4管MOS的動(dòng)態(tài)存儲(chǔ)元電路T0、T1管的狀態(tài)總是相反的，因此完全可以只用一個(gè)MOS管（如T1）的狀態(tài)，截止或?qū)▉?lái)表示0或1，這樣就可以變成3管動(dòng)態(tài)MOS存儲(chǔ)元電路以進(jìn)一步提高集成度。

2/6/2023414.3.2動(dòng)態(tài)MOS存儲(chǔ)器（6/11）C1VSCDVDT2T1T3預(yù)充T4讀數(shù)據(jù)線數(shù)據(jù)輸出刷新控制寫數(shù)據(jù)線寫入選擇線讀出選擇線圖4-123管動(dòng)態(tài)存儲(chǔ)電路2/6/2023424.3.2動(dòng)態(tài)MOS存儲(chǔ)器（7/11）3管MOS動(dòng)態(tài)存儲(chǔ)元電路的工作原理：①寫入操作：當(dāng)寫選擇線為1，打開T2管，欲寫入的信息經(jīng)寫數(shù)據(jù)線送入，通過(guò)T2管存到T1管的柵極電容C1上。如寫數(shù)據(jù)線為1，則對(duì)C1進(jìn)行充電；如寫數(shù)據(jù)線為0，則C1放電。②讀出操作：首先預(yù)充電脈沖使T4管導(dǎo)通，電源先對(duì)讀出數(shù)據(jù)線上的寄生電容CD進(jìn)行充電（升高VD），當(dāng)讀出選擇線為1時(shí)，T3管導(dǎo)通，若原存信息為1，T1導(dǎo)通，則CD經(jīng)T3、T1管進(jìn)行放電，（注意：不是C1放電）。讀數(shù)據(jù)線上有讀出電流，線電位有ΔV降落；若原存信息為0，Ｔ1截止，則CD不放電，讀數(shù)據(jù)線上無(wú)電流、無(wú)電壓降。可用讀出數(shù)據(jù)線上有或無(wú)讀出電流或線電位低或高來(lái)判別讀出信息１或０。當(dāng)C1上充有電荷，存儲(chǔ)１信息，而讀數(shù)據(jù)線電位卻變低是反向的，故需經(jīng)倒相放大器后才是正確的數(shù)據(jù)輸出。③刷新操作：按一定周期地進(jìn)行讀出操作，但不向外輸出。讀出信息經(jīng)刷新控制信號(hào)控制的倒相放大器送到寫數(shù)據(jù)線，經(jīng)導(dǎo)通的Ｔ2管就可周期性地給C1補(bǔ)充電荷。2/6/2023434.3.2動(dòng)態(tài)MOS存儲(chǔ)器（8/11）單管動(dòng)態(tài)存儲(chǔ)元： 為了進(jìn)一步縮小存儲(chǔ)器體積，提高集成度，在大容量動(dòng)態(tài)存儲(chǔ)器中都采用單管動(dòng)態(tài)存儲(chǔ)元電路。如圖6.20存儲(chǔ)元由T1和CS構(gòu)成。 寫入時(shí)，字選擇線加高電平，使T1管導(dǎo)通，寫入信息由數(shù)據(jù)線D（位線）存入電容CS中。 讀出時(shí)，首先要對(duì)數(shù)據(jù)線上的分布電容CD預(yù)充電，再加入字脈沖，使Ｔ1管導(dǎo)通，CS與CD上電荷重新分配以達(dá)到平衡。根據(jù)動(dòng)態(tài)平衡的電荷數(shù)多少來(lái)判斷原存信息是０或１，因此，每次讀出后，存儲(chǔ)內(nèi)容就被破壞。是破壞性讀出，必須采取措施，以便再生原存信息。 動(dòng)態(tài)MOS隨機(jī)存儲(chǔ)芯片的組成大體與靜態(tài)MOS隨機(jī)芯片相似，由存儲(chǔ)體和外圍電路組成，但外圍電路由于再生操作要復(fù)雜得多。2/6/2023444.3.2動(dòng)態(tài)MOS存儲(chǔ)器（9/11）DCDCST1數(shù)據(jù)線字選擇線圖4-13單管動(dòng)態(tài)存儲(chǔ)電路2/6/2023454.3.2動(dòng)態(tài)ＭＯＳ存儲(chǔ)器（10/11）動(dòng)態(tài)MOS存儲(chǔ)器的刷新：（1）刷新：對(duì)動(dòng)態(tài)存儲(chǔ)器要每隔一定時(shí)間（通常是2ms）給全部基本存儲(chǔ)元的存儲(chǔ)電容補(bǔ)充一次電荷，稱為RAM的刷新，2ms是刷新間隔時(shí)間。（2）常用的刷新方式有兩種：①集中式刷新（BurstRefresh）： 集中式刷新指在一個(gè)刷新周期內(nèi)，利用一段固定的時(shí)間，依次對(duì)存儲(chǔ)器的所有行進(jìn)行逐一再生，在此期間停止對(duì)存儲(chǔ)器的讀寫操作。 例如，一個(gè)存儲(chǔ)器有1024行，系統(tǒng)工作周期為200ns，RAM刷新周期為2ms，這樣，在每個(gè)刷新周期內(nèi)共有10000個(gè)工作周期，其中用于再生的為1024個(gè)工作周期，用于讀寫操作的共有8976個(gè)工作周期。 集中式刷新的缺點(diǎn)是期間不能訪問(wèn)存儲(chǔ)器，所以這種刷新方式多適用于高速存儲(chǔ)器。2/6/2023464.3.2動(dòng)態(tài)MOS存儲(chǔ)器（11/11）動(dòng)態(tài)MOS存儲(chǔ)器的刷新：②分布式刷新（DistributedRefresh）有兩種方法：（I）把對(duì)每一行的再生分散到各個(gè)工作周期中去。這樣，一個(gè)存儲(chǔ)器的系統(tǒng)工作周期分為兩部分：前半部分用于正常讀、寫或保持，后半部分用于再生某一行。系統(tǒng)工作周期增加到400ns，每1024個(gè)系統(tǒng)工作周期可把整個(gè)存儲(chǔ)器刷新一遍。可以看出，整個(gè)存儲(chǔ)器的刷新周期縮短，它不是2ms，而是409.6s。但由于它的系統(tǒng)工作周期為讀、寫所需周期的一倍，因此，使存儲(chǔ)器不能高速工作，在實(shí)際應(yīng)用時(shí)要加以改進(jìn)。（II）為了提高存儲(chǔ)器工作效率，經(jīng)常采取在2ms時(shí)間內(nèi)分散地將1024行刷新一遍的方法，具體做法是將刷新周期除以行數(shù)，得到兩次刷新操作之間的時(shí)間間隔t，利用邏輯電路每隔時(shí)間t產(chǎn)生一次刷新請(qǐng)求。2/6/2023474.3.3半導(dǎo)體只讀存儲(chǔ)器1.只讀存儲(chǔ)器（1）掩模ROM（2）PROM（3）EPROM2.閃速存儲(chǔ)器（1）閃速存儲(chǔ)器的特點(diǎn)（2）閃速存儲(chǔ)器的技術(shù)分類（3）閃速存儲(chǔ)器的性能（4）閃速存儲(chǔ)器與CPU的連接2/6/2023484.4主存儲(chǔ)器組織存儲(chǔ)器芯片的容量是有限的，它在字?jǐn)?shù)或字長(zhǎng)方面與實(shí)際存儲(chǔ)器的要求都有很大差距，所以要在字向和位向兩方面進(jìn)行擴(kuò)充，才能滿足實(shí)際存儲(chǔ)器的容量要求。中央處理器對(duì)存儲(chǔ)器進(jìn)行讀寫操作時(shí)，首先由地址總線給出地址信號(hào)，然后要發(fā)出有關(guān)進(jìn)行讀操作或?qū)懖僮鞯目刂菩盘?hào)，最后在數(shù)據(jù)總線上進(jìn)行信息交換，因此，存儲(chǔ)器同CPU處理器連接時(shí)，要完成：①地址線的連接②數(shù)據(jù)線的連接③控制線的連接。2/6/2023494.4.1存儲(chǔ)器與中央處理器的連接1.位擴(kuò)展2.字?jǐn)U展3.字位擴(kuò)展2/6/2023504.4.1存儲(chǔ)器與中央處理器的連接圖4-16位擴(kuò)展組成的8KRAM87654328k×1

中央處理器CPU

D0:

D72/6/2023514.4.1存儲(chǔ)器與中央處理器的連接

A15A14CPU

A0A13

WE

D0－D7

2：4譯碼器

CE16K×8WE

CE16K×8WE

CE16K×8WE

CE16K×8WE圖4-17字?jǐn)U展法組成64KRAM.…..2/6/2023524.4.2高速緩沖存儲(chǔ)器（1/11）Cache概念：①CPU與主存儲(chǔ)器之間的一種高速緩沖裝置②Cache-主存層次結(jié)構(gòu)：由硬件變換地址和控制調(diào)度。Cache的特點(diǎn)：①位于CPU與主存之間，是存儲(chǔ)器層次結(jié)構(gòu)中級(jí)別最高的一級(jí)；②容量比主存小，目前一般有數(shù)KB到數(shù)MB；③速度比主存快5－10倍,通常由存儲(chǔ)速度高的雙極型三極管或SRAM組成；④其容量是主存的部分副本；⑤其用途可用來(lái)存放指令，也可用來(lái)存放數(shù)據(jù)；⑥快存的功能全部由硬件實(shí)現(xiàn)，并對(duì)程序員透明。Cache的基本組成Cache存儲(chǔ)器Cache控制器地址變換邏輯替換邏輯組成。2/6/2023534.4.2高速緩沖存儲(chǔ)器（2/11）Cache的工作原理1、Cache以塊為單位進(jìn)行操作2、當(dāng)CPU發(fā)出訪內(nèi)操作請(qǐng)求后，首先由Cache控制器判斷當(dāng)前請(qǐng)求的字是否在Cache中，若在，叫命中，否則，不命中3、

若命中：若是“讀”請(qǐng)求，則直接對(duì)Cache讀，與主存無(wú)關(guān)若是“寫”請(qǐng)求：Cache單元與主存單元同時(shí)寫（Writethrough寫）只更新Cache單元并加標(biāo)記，移出時(shí)修改主存（寫回Copyback）只寫入主存，并在Cache中加標(biāo)記，下次從MM讀出，保證正確。4、未命中時(shí)：若是“讀”請(qǐng)求，則從主存讀出所需字送CPU，且把含該字的一塊送Cache，稱“裝入通過(guò)”，若Cache已滿，置換算法；若是“寫”請(qǐng)求，直接寫入主存。2/6/2023544.4.2高速緩沖存儲(chǔ)器（3/11）Cache替換算法替換算法的目標(biāo)是使Cache獲得最高的命中率，就是讓Cache中總是保持著使用頻率高的數(shù)據(jù)，從而使CPU訪問(wèn)Cache的成功率最高,其算法如下：①先進(jìn)先出法（FIFO），替換最早進(jìn)入Cache中的信息塊，由于只考慮了歷史情況，沒(méi)有反映信息的使用情況，所以命中率不高。其原因是最先進(jìn)來(lái)的信息塊可能是經(jīng)常用的塊，反而被替換掉了。②近期最少使用算法（LRU），替換近期使用最少的信息塊。這就要求隨時(shí)記錄Cache中各塊的使用情況，以便確定哪個(gè)字塊是最近期最少使用的。由于近期使用少，未必是將來(lái)使用最少的，所以，這種算法的命中率比FIFO有所提高，但并不最理想。③優(yōu)化替換算法（OPT）。這是一種理想算法，但實(shí)現(xiàn)起來(lái)難度大。因此，只作為衡量其它算法的標(biāo)準(zhǔn)，這種算法需讓程序運(yùn)行兩次，第一次分析地址流，第二次才真正運(yùn)行程序。2/6/2023554.4.2高速緩沖存儲(chǔ)器（4/11）Cache存儲(chǔ)器的地址映象1、概念（1）地址映象：為了把信息放到Cache中，必須應(yīng)用某種函數(shù)把主存地址映象到Cache中定位，稱作地址映象。（2）地址變換：在信息按這種映象關(guān)系裝入Cache后，執(zhí)行程序時(shí)，應(yīng)將主存地址變換成Cache地址。這個(gè)變換過(guò)程叫作地址變換。地址映象和變換是密切相關(guān)的。2、Cache的地址映象方式有：直接映象全相聯(lián)映象組相聯(lián)映象2/6/2023564.4.2高速緩沖存儲(chǔ)器（5/11）直接映象：假設(shè)主存空間被分為2m個(gè)頁(yè)，其頁(yè)號(hào)分別為0、1、...i...2m-1,每頁(yè)大小為2b個(gè)字，Cache存儲(chǔ)空間被分為2c個(gè)頁(yè)(頁(yè)號(hào)為0、1、...j...2c-1）,每頁(yè)大小同樣為2b個(gè)字，(c<m)（A）直接映象函數(shù)定義：j=imod2c

其中j是Cache的頁(yè)面號(hào)，i是主存的頁(yè)面號(hào)。顯然，主存的第0頁(yè)、2c頁(yè)、2c+1...只能映象到Cache的第0塊（共2t個(gè)頁(yè)）。主存的第1頁(yè)，第2c＋1頁(yè)，...(共2t個(gè)頁(yè)）只能映象到Cache的第1頁(yè)...其中，圖中的主存頁(yè)面標(biāo)記（t位）用來(lái)表明主存對(duì)應(yīng)同一Cache頁(yè)面的2t個(gè)頁(yè)面中，究竟是哪一個(gè)頁(yè)面存放到Cache中。（B）主存地址：最后b位是頁(yè)內(nèi)地址，中間c位是Cache的頁(yè)面地址，高t(=m-c)位是主存的頁(yè)面標(biāo)記，用來(lái)標(biāo)明主存的2t個(gè)頁(yè)面中究竟哪個(gè)頁(yè)面已在Cache中。2/6/2023574.4.2高速緩沖存儲(chǔ)器（6/11）主存貯器b位c位t位t位m位圖4-22頁(yè)面地址的直接映像方式頁(yè)號(hào)0頁(yè)號(hào)1頁(yè)號(hào)2c－1頁(yè)號(hào)2c頁(yè)號(hào)2c＋1頁(yè)號(hào)2c+1－1頁(yè)號(hào)2c+1頁(yè)號(hào)2m－1頁(yè)號(hào)0頁(yè)號(hào)1

頁(yè)號(hào)2c－1標(biāo)記標(biāo)記標(biāo)記主存頁(yè)面標(biāo)記cache頁(yè)面地址頁(yè)內(nèi)地址Cache存貯器主存地址2/6/2023584.4.2高速緩沖存儲(chǔ)器（7/11）直接映象：（C）工作過(guò)程：地址變換部件在收到CPU送來(lái)的主存地址后，只需根據(jù)中間c位字段找到Cache存儲(chǔ)器頁(yè)面號(hào)，然后檢查標(biāo)記是否與主存地址高t位相符合，如果符合，則可根據(jù)頁(yè)號(hào)地址和低b位地址訪問(wèn)Cache，如果不符合，就要從主存讀入新的頁(yè)面來(lái)替換舊的頁(yè)面，同時(shí)修改Cache標(biāo)記。（D）優(yōu)點(diǎn)：簡(jiǎn)單； 缺點(diǎn)：不靈活，命中率低。2/6/2023594.4.2高速緩沖存儲(chǔ)器（8/11）全相聯(lián)映象方式（1）主存中的每一頁(yè)面可以映象到Cache中的任何一個(gè)頁(yè)面位置上，也允許采用任何替換算法從被占滿的Cache中替換掉任何一個(gè)舊頁(yè)面。（2）主存地址（3）優(yōu)點(diǎn)：靈活（4）缺點(diǎn)訪問(wèn)速度太慢，這是因?yàn)橐c所有標(biāo)記全部比較一遍，才能確定是否命中；成本太高2/6/2023604.4.2高速緩沖存儲(chǔ)器（9/11）頁(yè)號(hào)0頁(yè)號(hào)1頁(yè)號(hào)i頁(yè)號(hào)2m－1標(biāo)記頁(yè)號(hào)0標(biāo)記頁(yè)號(hào)1標(biāo)記2c－1主存頁(yè)面標(biāo)記頁(yè)內(nèi)地址圖4-23全相聯(lián)映像方式b位m=t+c位m=t+c位Cache存貯器主存主存地址2/6/2023614.4.2高速緩沖存儲(chǔ)器（10/11）組相聯(lián)映象方式（A）將Cache分為2n個(gè)組，每組包含2r個(gè)頁(yè)面，Cache共有2c=2n+r個(gè)頁(yè)面。其映象關(guān)系為：j=(imod2n)×2r＋k(0≤k≤2r-1)例，設(shè)n=3位，r=1位，考慮主存字塊15可映象到Cache的哪一個(gè)字塊中。根據(jù)公式，可得：j=(imod2n)×2r＋k=(15mod23)×21＋k=7×2+k=14+k又因?yàn)?≤k≤2r-1=1，所以：k=0或1代如后得j=14（k=0）或15（k=1）。所以主存模塊15可映象到Cache字塊14或15。在第7組。（B）主存地址（C）

組間是直接映象，組內(nèi)是全相聯(lián)映象。小結(jié)：上述三種映象技術(shù)有一定的內(nèi)在聯(lián)系：當(dāng)r＝0時(shí)，就是直接映象；當(dāng)r＝c時(shí)，就是全相聯(lián)映象。2/6/2023624.4.2高速緩沖存儲(chǔ)器（11/11）0頁(yè)1頁(yè)2c－r－12c－r2c－r＋12c－r＋1－12c－r＋12m－1標(biāo)記0頁(yè)標(biāo)記1頁(yè)標(biāo)記2頁(yè)標(biāo)記3頁(yè)

標(biāo)記2c－2標(biāo)記2c－1主存字塊標(biāo)記組地址頁(yè)內(nèi)地址圖4-24頁(yè)面地址的組相聯(lián)映像c=n＋r2c－r－1組1組0組Cache（r=1）t＋rb位n位t+r位主存主存地址2/6/2023634.4.3多體交叉存儲(chǔ)器（1/4）方案一：順序方式(a)主存地址被分成高n位和低m位，高位（n）表示模塊號(hào)，低位（m位）表示塊內(nèi)地址；(b)在一個(gè)模塊內(nèi)，程序是從低位地址連續(xù)存放；(c)對(duì)連續(xù)單元存取，一般僅對(duì)一個(gè)模塊操作(d)特點(diǎn)：多模塊并行工作易擴(kuò)充容量故障局部性。2/6/2023644.4.3多體交叉存儲(chǔ)器（2/4）數(shù)據(jù)總線

模塊i

模塊2n-1

模塊0模塊號(hào)塊內(nèi)地址MARm位n位圖4-26并行多模塊存儲(chǔ)器結(jié)構(gòu)框圖............2/6/2023654.4.3多體交叉存儲(chǔ)器（3/4）方案二：交叉方式(a)主存地址被分成高n位和低m位，低位（m位）表示模塊號(hào)，高位（n）表示塊內(nèi)地址；(b)各模塊間采用多模塊交叉編址；(c)對(duì)連續(xù)單元存取，則多個(gè)模塊并行工作(d)特點(diǎn)：多模塊并行工作，速度快不易擴(kuò)展故障全局性。2/6/2023664.4.3多體交叉存儲(chǔ)器（4/4）

模塊i

模塊2n-1

模塊0塊內(nèi)行地址模塊號(hào)MARn位m位圖4-27多模塊交叉存取存儲(chǔ)器結(jié)構(gòu)框圖............數(shù)據(jù)總線2/6/2023674.4.4虛擬存儲(chǔ)器（1/13）虛擬存儲(chǔ)器與一般的主存--輔存系統(tǒng)的本質(zhì)區(qū)別：（1）虛擬存儲(chǔ)器允許人們使用比主存容量大得多的地址空間來(lái)訪問(wèn)主存，非虛擬存儲(chǔ)器最多只允許人們使用主存的整個(gè)空間，一般只允許使用操作系統(tǒng)分配的主存中的某一部分空間。（2）虛擬存儲(chǔ)器每次訪問(wèn)主存時(shí)必須進(jìn)行虛、實(shí)變換，而非虛擬存儲(chǔ)器系統(tǒng)則不必變換。虛擬存儲(chǔ)器與Cache比較：（1）主存/Cache的訪問(wèn)“時(shí)間比”較小，典型的為10:1，每次傳送的頁(yè)較??；輔存/主存的訪問(wèn)“時(shí)間比”較大，典型的為100:1—1000:1，每次傳送的頁(yè)較大；（2）Cache未命中其間，處理器不改變?nèi)蝿?wù)，仍被等待從內(nèi)存取數(shù)的進(jìn)程占用；2/6/2023684.4.4虛擬存儲(chǔ)器（2/13）虛似存儲(chǔ)器的功能與特點(diǎn)①虛擬存儲(chǔ)器是“主存－外存”層次；②使計(jì)算機(jī)的存取容量達(dá)到輔存的容量；③使計(jì)算機(jī)存儲(chǔ)速度接近主存的速度；④使計(jì)算機(jī)整個(gè)存儲(chǔ)系統(tǒng)的成本接近輔存的成本。主存外存層次的基本信息傳送單位可采用三種不同的方案：段、頁(yè)或段頁(yè)，這就形成了頁(yè)式虛擬存儲(chǔ)器段式虛擬存儲(chǔ)器段頁(yè)式虛擬存儲(chǔ)器。2/6/2023694.4.4虛擬存儲(chǔ)器（3/13）1、頁(yè)式虛擬存儲(chǔ)器概念 以頁(yè)為信息傳送單位的虛擬存儲(chǔ)器，即在這種虛擬存儲(chǔ)器中，不論是虛擬空間，還是主存空間都被分成大小相等的頁(yè)，稱為頁(yè)面。（A）邏輯頁(yè)：虛存空間，虛擬地址分為兩個(gè)字段：高位字段為邏輯頁(yè)號(hào)，低位字段為頁(yè)內(nèi)行地址；（B）物理頁(yè)：主存空間，實(shí)存地址也分為兩個(gè)字段：高位字段為物理頁(yè)號(hào)，低位字段為頁(yè)內(nèi)行地址 頁(yè)面大小都是相等的，所以頁(yè)內(nèi)行地址(位數(shù))是相等的。2/6/2023704.4.4虛擬存儲(chǔ)器（4/13）1、頁(yè)式虛擬存儲(chǔ)器頁(yè)表頁(yè)表是記錄虛頁(yè)與實(shí)頁(yè)對(duì)照關(guān)系的表，從虛存地址到主存實(shí)地址的變換就是由存放在主存的頁(yè)表來(lái)實(shí)現(xiàn)的，在頁(yè)表中，對(duì)應(yīng)每一個(gè)虛存邏輯頁(yè)號(hào)有一個(gè)表目，表目?jī)?nèi)容至少要包含該邏輯頁(yè)所在的主存頁(yè)面地址(物理頁(yè)號(hào))，用它作為主存地址的高字段，與虛存地址的頁(yè)內(nèi)行地址字段相拼接，就產(chǎn)生了完整的實(shí)主存地址，據(jù)此訪問(wèn)主存.2/6/2023714.4.4虛擬存儲(chǔ)器（5/13）1、頁(yè)式虛擬存儲(chǔ)器工作原理

一般方法（A）CPU提供虛地址：邏輯地址+頁(yè)內(nèi)地址（B）訪問(wèn)頁(yè)表：頁(yè)表基址寄存器+邏輯頁(yè)號(hào)（C）查表。若頁(yè)面命中：主存地址：物理頁(yè)號(hào)+頁(yè)內(nèi)地址若未命中：?jiǎn)?dòng)I/O系統(tǒng)，從外存調(diào)入主存。改進(jìn)快表+慢表方法：快表由硬件組成，只是慢表的小副本。查表時(shí)，由邏輯頁(yè)號(hào)同時(shí)去查快表和慢表，當(dāng)在快表中有此邏輯頁(yè)號(hào)時(shí)，就能很快地把找到的對(duì)應(yīng)的物理頁(yè)號(hào)送入主存地址寄存器，并使慢表的查找作廢。如果在快表中查不到，那就要多一個(gè)訪問(wèn)主存的時(shí)間查慢表，從中查到物理頁(yè)號(hào)送入實(shí)存地址寄存器，同時(shí)，將此邏輯頁(yè)號(hào)和對(duì)應(yīng)的物理頁(yè)號(hào)送入快表，替換快表中應(yīng)該移掉的內(nèi)容。優(yōu)點(diǎn)：管理方便，空間利用率高缺點(diǎn)：頁(yè)的處理，保護(hù)，共享等不方便。2/6/2023724.4.4虛擬存儲(chǔ)器（6/13）頁(yè)表基地址頁(yè)表基址寄存器邏輯頁(yè)號(hào)（虛頁(yè)號(hào)）頁(yè)內(nèi)行地址CPU提供的虛存地址控制位實(shí)頁(yè)號(hào)物理頁(yè)號(hào)頁(yè)內(nèi)行地址圖4-30頁(yè)式虛擬存貯器的虛－實(shí)地址變換頁(yè)表（在主存中）實(shí)存地址2/6/2023734.4.4虛擬存儲(chǔ)器（7/13）2、段式虛擬存儲(chǔ)器段式虛擬存儲(chǔ)器是以程序的邏輯結(jié)構(gòu)所形成的段(如過(guò)程，子程度等)作為主存空間分配單位的虛擬存儲(chǔ)管理方式，由于各段的長(zhǎng)度因程序而異，虛擬地址由段號(hào)和段內(nèi)地址組成。為了把虛擬地址變換成實(shí)存地址，需要一個(gè)段表，段表是表示虛段(程序的邏輯結(jié)構(gòu))與實(shí)段(主存中所存放的位置)之間關(guān)系的對(duì)照表，段表也是一個(gè)段，每一段駐留在主存中，也可存放在外存中，需要時(shí)再調(diào)入主存。

虛存地址：段號(hào)+段內(nèi)地址地址變換2/6/2023744.4.4虛擬存儲(chǔ)器（8/13）2、段式虛擬存儲(chǔ)器段式虛擬存儲(chǔ)器的優(yōu)缺點(diǎn)：（1）優(yōu)點(diǎn)：段的界線分明，就是程序的自然分界。段易于編譯、管理、修改和保護(hù)。便于多道程序共享。某些類似的段(如堆棧，隊(duì)例)具有可變長(zhǎng)度，允許自由調(diào)度，以便有效利用主存空間。（2）缺點(diǎn)：由于段的長(zhǎng)度各不相同，段的起點(diǎn)和終點(diǎn)不定，給主存空間分配帶來(lái)麻煩。容易在段間留下許多空余的零碎主存空間，不好利用，造成浪費(fèi)。2/6/2023754.4.4虛擬存儲(chǔ)器（9/13）虛存地址段段內(nèi)地址段表基地址段表基地址寄存器段長(zhǎng)裝入位段起點(diǎn)1320段號(hào)主存地址實(shí)地址圖4-33段式虛擬存貯器的地址變換段表（在主存中）2/6/2023764.4.4虛擬存儲(chǔ)器（10/13）3、段頁(yè)式虛擬存儲(chǔ)器段頁(yè)式虛擬存儲(chǔ)器是段式虛擬存儲(chǔ)器和頁(yè)式虛擬存儲(chǔ)器的結(jié)合。在這種方式中，把程序按邏輯單位分段以后，再把段分成固定大小的頁(yè)。程序在主存的調(diào)入調(diào)出操作是按頁(yè)面為單位進(jìn)行的，但又可以按段實(shí)現(xiàn)共享和保護(hù)。可兼顧頁(yè)式和段式的優(yōu)點(diǎn)，其缺點(diǎn)是在地址變換過(guò)程中需要多次查表。地址變換 在段頁(yè)式虛擬存儲(chǔ)器中，每道程序是通過(guò)一個(gè)段表和一組頁(yè)表進(jìn)行定位的。段表中的每一個(gè)表目對(duì)應(yīng)一個(gè)段