模擬電子第三章課件

第3章集成邏輯門(mén)電路一、邏輯門(mén)電路二、數(shù)字集成電路的分類(lèi)三、本章內(nèi)容3.1分立元件門(mén)電路一、二極管“與門(mén)”電路二、二極管“或門(mén)”電路三、“非”門(mén)電路（反相器）13.2TTL門(mén)電路一、典型TTL與非門(mén)二、改進(jìn)型TTL與非門(mén)三、其它類(lèi)型的TTL門(mén)電路3.4CMOS門(mén)電路一、CMOS反相器二、其它類(lèi)型的CMOS電路2第3章集成邏輯門(mén)電路（1）掌握雙極性晶體管和MOS管的開(kāi)關(guān)特性和有關(guān)參數(shù)。（2）了解TTL、CMOS基本邏輯門(mén)的功能和主要外部電氣特性。3二、數(shù)字集成電路的分類(lèi)1.按集成度SSIMSILSIVLSI574/54AC/ACT2.按制造工藝雙極型TTLECLI2LMOS型PMOSNMOSCMOS400054/74AS54/7454/74H54/74S54/74LS54/74ALS54/74HC/HCT54/74FASTBi-CMOS型63.1分立元件門(mén)電路結(jié)論：F=AB一、二極管“與門(mén)”電路二極管為理想的0V邏輯03V邏輯13V0ABF12V二極管“與門(mén)”電路7三、“非”門(mén)電路（反相器）1.三極管開(kāi)關(guān)特性(1)截止條件：e結(jié)反偏，c結(jié)反偏(2)飽和條件：e結(jié)正偏，c結(jié)正偏；在數(shù)字電路中，只利用截止區(qū)（關(guān)態(tài)）和飽和區(qū)（開(kāi)態(tài)）ton、toff限制了電路的最高工作速度。(3)三極管瞬時(shí)開(kāi)關(guān)特性ton（開(kāi)啟時(shí)間）、toff（關(guān)閉時(shí)間）92.三極管反相器(1)工作原理結(jié)論：P=A1AF（b）邏輯符號(hào)R1VccF(uO)(+12V)VD(+3V)-VBB(-12V)A(u1)iBiCRCDR23.4V0.2V（a）電路圖3.1.4三極管反相器電路(2)負(fù)載能力灌電流負(fù)載拉電流負(fù)載103.2TTL門(mén)電路一、典型TTL與非門(mén)1.電路結(jié)構(gòu):輸入級(jí)、中間級(jí)、輸出級(jí)2.工作原理：設(shè)UIH=3.4VUIL=0.2VUon=0.7VVCC=5V結(jié)論：Y=AB(1)A=B=1,(2)A=0,B=1,Y=0開(kāi)態(tài)Y=1關(guān)態(tài)(3)A=1,B=0,Y=1關(guān)態(tài)(4)A=0,B=0,Y=1關(guān)態(tài)11(2)輸入特性iI/mAO-0.5-1.0-1.5-2.0-1.0-0.50.51.01.52.0uI/V1.4(a)輸入特性u(píng)IVccuO&V+_mAiI(b)測(cè)試電路圖3.2.5輸入特性曲線(xiàn)①輸入短路電流：IIS=-1.07mA②輸入漏電流：IIH=IB1(<0.01)約為40A2個(gè)或2個(gè)以上輸入端并聯(lián)時(shí)，輸入電流如何？13(3)輸入負(fù)載特性①當(dāng)uI<1.3V時(shí)，T5截止

T2截止或T2導(dǎo)通，但忽略其分流作用，因其處于放大狀態(tài)。②當(dāng)uI=1.4V時(shí)，T5導(dǎo)通，箝位于1.4V③穩(wěn)定輸出高電平，則RI

0.91①④穩(wěn)定輸出低電平，則RI

2.5（此時(shí)uI=1.4V）14⑤&“1”直流5V檔內(nèi)阻20K5⑥多余輸入端的處理與信號(hào)端并接；經(jīng)一個(gè)電阻（大于1）接電源正極；接地。懸空引腳為1.4V左右15③扇入系數(shù)：NI④扇出系數(shù)：NO從輸出特性曲線(xiàn)能看出允許的最大拉電流和灌電流。（如高電平≥2.4V;低電平≤0.4V）通常NO≥8。和，中較小的一個(gè)。17(5)動(dòng)態(tài)特性①傳輸延遲tPHLtPLHuIuO圖3.2.11TTL與非門(mén)的傳輸延遲&uIuO1854/74系列，10ns左右1u0uI已知tpd=10nsuI/Vt3.40.20.1nsu0/Vt3.40.219二、改進(jìn)型TTL與非門(mén)1.54H/74H系列圖3.2.1354H/74H系列與非門(mén)（54H/74H00)的電路結(jié)構(gòu)(1)輸出級(jí)采用達(dá)林頓結(jié)構(gòu)三極管；(2)降低電阻的阻值tpd≈6ns,但加大了電路的靜態(tài)功耗。減小了門(mén)電路輸出高電平時(shí)的輸出電阻。提高了三極管的開(kāi)關(guān)速度使tpd

↓。212.54S/74S系列圖3.2.1454S/74S系列與非門(mén)（54S/74S00)的電路結(jié)構(gòu)(1)引入抗飽和三極管。(2)引入有源泄放電路。tpd=3~5ns，電路的靜態(tài)功耗仍比較大。減輕三極管的飽和深度，使tpd

↓。加速T5的導(dǎo)通或截止，使tpd

↓。223.02.01.0O0.40.81.21.6uI/Vu0/V（b）電壓傳輸特性圖3.2.1454S/74S系列與非門(mén)（54S/74S00)的電路結(jié)構(gòu)23表3.2.1不同系列TTL門(mén)電路的性能比較參數(shù)名稱(chēng)TTL門(mén)電路系列名稱(chēng)54/7454H/74H54S/74S54LS/74LStpd(ns)106410功耗/每門(mén)(mW)1022.5202pd(ns·mW)100135802025三、其它類(lèi)型的TTL門(mén)電路典型TTL與非門(mén)的輸入、輸出特性仍適用1.TTL或非門(mén)2.TTL異或門(mén)

3.集電極開(kāi)路的門(mén)電路（OC門(mén)）(1)引入OC門(mén)的原因①由于是推拉式輸出，輸出端不能直接并聯(lián)，不能實(shí)現(xiàn)線(xiàn)與功能。26③不能直接驅(qū)動(dòng)大電流、高電壓的負(fù)載。②輸出高電平是固定的，缺乏靈活性。(2)OC門(mén)①概念②邏輯符號(hào)③使用時(shí)，需外接電源和電阻27②只有一個(gè)OC門(mén)輸出低電平：IIL：負(fù)載門(mén)低電平輸入電流IG（max）：OC門(mén)最大灌電流29③作驅(qū)動(dòng)器(4)OC門(mén)的應(yīng)用①線(xiàn)與②用于接口電路，實(shí)現(xiàn)TTLCMOS電平轉(zhuǎn)換304.三態(tài)輸出TTL門(mén)（TS門(mén)）(1)三態(tài)輸出與非門(mén)組成及工作原理(2)典型用途①構(gòu)成總線(xiàn)結(jié)構(gòu)②雙向數(shù)據(jù)傳輸三態(tài)門(mén)應(yīng)用舉例-1三態(tài)門(mén)應(yīng)用舉例-231第四節(jié)CMOS門(mén)電路CMOS門(mén)電路的特點(diǎn):CMOS反相器（串聯(lián)互補(bǔ)）、CMOS傳輸門(mén)（并聯(lián)互補(bǔ)）是CMOS集成電路的基本組件。①制作工藝簡(jiǎn)單，集成度高；②工作電源允許的變化范圍大，功耗低；③輸入阻抗高，扇出系數(shù)大；④抗干擾能力強(qiáng)。32一、CMOS反相器1.電路結(jié)構(gòu)NMOS、PMOS管串聯(lián)互補(bǔ)。開(kāi)啟電壓分別為UTN、UTP，為正常工作，要求：VDD>UTP+UTN2.工作原理3.電壓傳輸特性和電流轉(zhuǎn)移特性33靜態(tài)參數(shù)②③噪聲容限①UOL=0V，UOH=VDD

（電壓利用率高）在CC4000系列CMOS電路的性能指標(biāo)中規(guī)定：在輸出高、低電平的變化不大于10%VDD的條件下，輸入信號(hào)低，高電平允許的最大變化量。344.加電后，CMOS器件輸入端不能懸空①輸入電位不定（此時(shí)輸入電位由保護(hù)二極管的反向電阻比來(lái)決定），從而破壞了電路的正常邏輯關(guān)系；②由于輸入阻抗高，易接受外界噪聲干擾，使電路產(chǎn)生誤動(dòng)作；③極易使柵極感應(yīng)靜電，造成柵擊穿。35二、其它類(lèi)型的CMOS電路兩個(gè)反相器的負(fù)載管并聯(lián)，驅(qū)動(dòng)管串聯(lián)。1.CMOS與非門(mén)(1)電路結(jié)構(gòu)(2)工作原理帶緩沖級(jí)的CMOS與非門(mén)362.CMOS或非門(mén)(1)電路結(jié)構(gòu)兩個(gè)反相器的負(fù)載管串聯(lián)，驅(qū)動(dòng)管并聯(lián)。(2)工作原理帶緩沖級(jí)的CMOS或非門(mén)CMOS電路舉例-4373.CMOS雙向傳輸門(mén)(1)電路結(jié)構(gòu)NMOS、PMOS管并聯(lián)互補(bǔ)。(2)工作原理CMOS電路舉例-538作業(yè)題3.93.113.163.43.53.63.1(a)3.23.339圖3.1.1三極管開(kāi)關(guān)電路40圖3.1.2三極管截止和飽和時(shí)的等效電路41圖3.1.3三極管瞬時(shí)開(kāi)關(guān)特性42tontoffuIuO43(a)灌電流負(fù)載等效圖圖3.1.5負(fù)載等效電路若ICS>ICM則若ICS<ICM則最大灌電流時(shí)：三極管處于臨界飽和且滿(mǎn)足ICM要求44圖3.1.5負(fù)載等效電路(iD=0)最大拉電流的確定：45(a)電路AF&B（b）邏輯符號(hào)圖3.2.1典型TTL與非門(mén)46圖3.2.2T1結(jié)構(gòu)及輸入級(jí)邏輯等效電路4700.51.01.5uI/Vabcde3.02.01.0uO/VUT

（a）電壓傳輸特性u(píng)IVccuO&VV+_（b）測(cè)試電路圖3.2.3TTL與非門(mén)電壓傳輸特性48①ab段(截止區(qū))③cd段(轉(zhuǎn)折區(qū))閥值電壓（開(kāi)啟電壓)UT=1.4V②bc段(線(xiàn)性區(qū))結(jié)論：UI=0.2V時(shí)，T1深飽和uI<0.6V,T1深飽和,uB2<0.7V,uO=3.4V0.6V<uI<1.3V,T2放大,T5截止1.3V<uI<1.5V,T2放大→飽和,T5放大→飽和④de段(飽和區(qū))結(jié)論：UI=3.4V時(shí)，T1倒置放大。1.5V<uI,T2、T5飽和,uO=0.2V00.51.01.5uI/Vabcde3.02.01.0uO/VUT

(a)電壓傳輸特性492.4UoffUon0.41.00uO/VuI/V3.02.02.52.01.51.00.5≥0.8V≤2.0V50UNHUNL10100.4V0.8VuIuO2.0V2.4V11uOuIG1G2圖3.2.4輸入端噪聲容限示意圖51定義時(shí)，只用一個(gè)輸入端，當(dāng)有2個(gè)或2個(gè)以上輸入端并聯(lián)時(shí)，輸入電流如何？IIH2IIH&UIH&IIS1IIS252圖3.2.6輸入負(fù)載特性53圖3.2.6輸入負(fù)載特性u(píng)IRI(c)等效電路5455圖3.2.8uO=UOH時(shí)TTL與非門(mén)輸出特性(a)uO=UOH時(shí)輸出特性(b)拉電流負(fù)載示意56圖3.2.9uO=UOL時(shí)TTL與非門(mén)輸出特性(a)uO=UOL時(shí)輸出特性(b)灌電流負(fù)載示意57圖3.2.10TTL與非門(mén)的扇出58圖3.2.15抗飽和三極管59(a)電路BAVccR1R2R3R4T4T1T2T5Y（b）邏輯符號(hào)≥1BAY圖3.2.17TTL或非門(mén)電路60(a)電路圖3.2.18TTL異或門(mén)電路61BA（b）國(guó)標(biāo)符號(hào)YBA（b）曾用符號(hào)Y圖3.2.18TTL異或門(mén)電路62Y&BA圖3.2.19推拉式輸出級(jí)并聯(lián)的情況Y1&DCY2YG1G2（a）63（a）電路&BA(b)國(guó)標(biāo)符號(hào)YBA(c)曾用符號(hào)Y圖3.2.20集電極開(kāi)路與非門(mén)的電路和圖形符號(hào)64圖3.2.21OC門(mén)輸出并聯(lián)的接法及邏輯圖65圖3.2.22RL(max)的確定66圖3.2.23RL(min)的確定67（a）控制端高電平有效BAVccT4T1T2T5YDP11ENEN&BA國(guó)標(biāo)符號(hào)YENBA曾用符號(hào)YEN圖3.2.24三態(tài)與非門(mén)68BA曾用符號(hào)YEN（b）控制端低電平有效BAVccT4T1T2T5YDP1ENEN&BA國(guó)標(biāo)符號(hào)YEN圖3.2.24三態(tài)與非門(mén)69圖3.2.25用三態(tài)門(mén)構(gòu)成總線(xiàn)結(jié)構(gòu)EN1A1G1EN1EN1A2G2EN2EN1AnGnENn…70圖3.2.26用三態(tài)門(mén)實(shí)現(xiàn)數(shù)據(jù)的雙向傳輸EN1D0ENEN1D1總線(xiàn)D0/D171例1寫(xiě)出下圖電路的輸出表達(dá)式。EN1ABEN1F1&解：當(dāng)B=0時(shí)，當(dāng)B=1時(shí)，F(xiàn)=A；F=A。所以，F(xiàn)=AB+ABA1A0BF的卡諾圖72例2如下圖所示電路、及其輸入信號(hào)的波形，試畫(huà)出輸出信號(hào)P和G的電壓波形并寫(xiě)出P的邏輯表達(dá)式。EN&ABP&CDGABCDGP解：當(dāng)C=0時(shí)，當(dāng)C=1時(shí)，P=AB+D。所以，P=ABC+DP=D；73（b）邏輯符號(hào)1AP圖3.4.1CMOS反相器設(shè)UTP=-3V，UTN=3V，VDD=10V。(1)UIL=0V(2)UIH=VDDT1、T2構(gòu)成一種推拉式輸出。故輸出端不能并接實(shí)現(xiàn)“線(xiàn)與”功能。74圖3.4.2電壓傳輸特性和電流轉(zhuǎn)移特性u(píng)IiDABCDEF（b）電流轉(zhuǎn)移特性O(shè)uIVDDuOUTNABCDEFUTUTPVDDO(a)電壓傳輸特性75UNHUNL1010uIuOUOH(min)11uOuIG1G2輸入端噪聲容限示意圖UOL(max)