集成電路CAD課件

集成電路CAD總學(xué)分：2上課學(xué)分：1.5（24學(xué)時(shí)）實(shí)驗(yàn)學(xué)分：0.5（16學(xué)時(shí)）2006.9什么是集成電路CAD?ComputerAidedDesignComputerAidedDraftingTodayweuseComputerAidedDraftingtoolstodraweachlayerofourIC本課程的目的利用Cadence軟件畫(huà)集成電路版圖(IClayout)學(xué)習(xí)內(nèi)容：（1）Cadence軟件基于Unix操作系統(tǒng)Sun工作站（2）IClayout?

IClayout?IClayout與晶體管級(jí)電路對(duì)應(yīng)

晶體管級(jí)電路：雙極性三極管，MOS管構(gòu)成的電路IClayout?工藝

CMOS工藝尺寸，規(guī)則等電路參數(shù)

高頻器件，低頻器件IClayout在整個(gè)IC設(shè)計(jì)中的地位微電子學(xué)概論（北京大學(xué)出版社）微電子、電子科學(xué)與技術(shù)、計(jì)算機(jī)科學(xué)與技術(shù)、通訊、自動(dòng)控制專業(yè)第三次技術(shù)革命

最具有新技術(shù)革命代表性的是以微電子技術(shù)為核心的電子信息技術(shù)。計(jì)算機(jī)、通訊的基礎(chǔ)是微電子微電子技術(shù)發(fā)展的理論基礎(chǔ)是19世紀(jì)末到20世紀(jì)30年代期間建立起來(lái)的現(xiàn)代物理學(xué)微電子學(xué)的特點(diǎn)微電子學(xué)是一門(mén)綜合性很強(qiáng)的邊緣學(xué)科，其中包括了半導(dǎo)體器件物理、集成電路工藝和集成電路及系統(tǒng)設(shè)計(jì)、測(cè)試等多方面的內(nèi)容；涉及了固體物理學(xué)、量子力學(xué)、熱力學(xué)與統(tǒng)計(jì)物理學(xué)、材料科學(xué)、電子線路、信號(hào)處理、計(jì)算機(jī)輔助設(shè)計(jì)、測(cè)試與加工、圖論、化學(xué)等多個(gè)領(lǐng)域。微電子學(xué)的特點(diǎn)微電子學(xué)是研究在固體（主要是半導(dǎo)體）材料上構(gòu)成的微小型化電路、子系統(tǒng)及系統(tǒng)的電子學(xué)分支微電子學(xué)是以實(shí)現(xiàn)電路和系統(tǒng)的集成為目的的，故實(shí)用性極強(qiáng)。微電子學(xué)中所實(shí)現(xiàn)的電路和系統(tǒng)又稱為集成電路和集成系統(tǒng)，是微小型化的；在微電子學(xué)中的空間尺度通常是以微米、納米為單位的。IC分類按集成電路規(guī)模分類SSIMSILSIVLSIULSIGSI在Cadence軟件中手工繪制集成電路版圖SSICMOS工藝半導(dǎo)體集成電路模擬、數(shù)字、數(shù)?；旌希ㄖ饕?huà)數(shù)字集成電路）。比如CMOS門(mén)電路半導(dǎo)體物理和器件物理基礎(chǔ)大規(guī)模集成電路基礎(chǔ)集成電路制造工藝集成電路設(shè)計(jì)集成電路設(shè)計(jì)EDA系統(tǒng)集成電路設(shè)計(jì)集成電路設(shè)計(jì)中典型的Y型圖結(jié)構(gòu)域：晶體管，門(mén)、觸發(fā)器，ALU、MUX、寄存器，處理器、子系統(tǒng)，CPU、存儲(chǔ)器行為域：微分方程，布爾方程，RTL描述，算法描述、系統(tǒng)描述物理域：掩膜單元，標(biāo)準(zhǔn)單元，宏單元，模塊，芯片集成電路設(shè)計(jì)集成電路設(shè)計(jì)中典型的Y型圖設(shè)計(jì)域：電路級(jí)，邏輯級(jí)，寄存器傳輸級(jí)，算法級(jí)，系統(tǒng)級(jí)半定制設(shè)計(jì)方法全定制設(shè)計(jì)方法（3）版圖設(shè)計(jì)是將設(shè)計(jì)好的電路圖轉(zhuǎn)化為具體的物理版圖的過(guò)程版圖設(shè)計(jì)根據(jù)邏輯與電路功能要求以及工藝水平要求設(shè)計(jì)出供光刻用的掩膜版圖。所謂版圖是指一組相互套合的圖形，各層版圖對(duì)應(yīng)于不同的工藝步驟，每一層版圖用不同的圖案來(lái)表示。版圖與所采用的制備工藝緊密相關(guān)，在版圖設(shè)計(jì)前，需要確定工藝流程，這樣才可能設(shè)計(jì)出相互套合的掩膜版圖版圖生成后，必須用EDA工具進(jìn)行版圖檢查和驗(yàn)證，滿足要求后方完成版圖設(shè)計(jì)。版圖檢查和驗(yàn)證主要包括對(duì)版圖進(jìn)行幾何設(shè)計(jì)規(guī)則檢查DRC（DesignRuleCheck）、電學(xué)規(guī)則檢查ERC（ElectricalRuleCheck）、版圖與原理圖一致性檢查L(zhǎng)VS（LayoutVersusSchematic）LVS是指從版圖中提取出網(wǎng)表，與邏輯/電路設(shè)計(jì)得到的網(wǎng)表進(jìn)行比較，檢查兩者是否一致。然后，進(jìn)行后仿真（postsimulation）全定制設(shè)計(jì)方法后仿真將版圖中的參數(shù)提取出來(lái)后，再進(jìn)行模擬仿真，與前仿真對(duì)比。全定制設(shè)計(jì)方法（5）集成電路的封裝集成電路的封裝又稱集成電路的后道工藝。PLCCDIPBGA全定制設(shè)計(jì)方法（6）集成電路的測(cè)試和分析在集成電路制造圓片階段