集成電路應(yīng)用3課件

第三章CMOS集成電路使用特點由于CMOS電路抗浪涌電壓和大電流沖擊的能力較TTL電路為低；輸入端具有高阻抗；閾值電平與TTL電路不同等特點基于上述幾點原因，在應(yīng)用CMOS集成電路時，電路設(shè)計應(yīng)注意以下幾個方面的問題：輸入端和輸出端保護；電源；線路板設(shè)計；抗干擾與抗靜電；溫度；與TTL電路的接口等這些問題有的是基于安全原因，有的是基于信號處理或二者兼而有之。輸入端與輸出端保護輸入端處理：（防浪涌與抗干擾）由于CMOS電路輸入阻抗高，當輸入端處于懸空狀態(tài)時，易受各種干擾信號的影響使其輸出端的邏輯狀態(tài)不穩(wěn)定，甚至?xí)?dǎo)致可控硅效應(yīng)的產(chǎn)生。因此，對不使用的輸入端要通過電阻（數(shù)十K）接地或接電源。從其他電子裝置向CMOS電路輸入信號時，為保險起見，可在CMOS輸入端加限流電阻（K級或百）。在輸出端加限流電阻基于同樣原因當電源電壓VDD≤5V時，限流電阻可以省略對于有效的電源去耦，去耦電容器對最小的電壓變化必須提供電流尖峰在持續(xù)時間所需要的電荷?？捎上率酱_定去耦電容器的近似值。最小的去耦電容取決于可能允許的電壓尖峰脈沖，通常限制在400mV。用陶瓷電容器去耦是最理想的，因為它的串聯(lián)電感非常低。線路板設(shè)計（一）1、電源分配電源分配網(wǎng)絡(luò)的印刷電路板上必須有良好的接地線，通常使用的梳形地線可能產(chǎn)生問題。在圖2-7中，IC1的輸出端驅(qū)動IC2的輸入端，IC3的輸出端驅(qū)動IC4的輸入端，兩個驅(qū)動電路沒有耦合，相互之間應(yīng)該不存在串音。但是由于IC1和IC3共同地線（圖中畫斜線的區(qū)域），當IC1的輸出狀態(tài)轉(zhuǎn)換時，在IC3的地線上可能產(chǎn)生尖峰信號。該尖峰信號經(jīng)過IC3和IC4的信號連接傳輸?shù)絀C4，使IC4的輸出產(chǎn)生錯誤的轉(zhuǎn)換。應(yīng)避免使用如圖的跳線把器件的地線或VDD管腳連接到印刷電路板，因為連線電感會在輸出端之間產(chǎn)生耦合。一個穩(wěn)妥的解決辦法是用多層印刷電路板，可以用單獨的一層作為VDD面或GND面，使電源可以直接接到集成電路的電源腳。在VDD層和GND層之間固有的電容將會降低高頻噪聲的振幅，這種電容耦合具有不存在電感效應(yīng)的明顯優(yōu)點，其作用像一個分立的去耦電容器。線路板設(shè)計（二）對于熱插拔設(shè)備，CMOS電路要求：連接時必須先接通電源后輸入信號；斷開時必須先斷開信號后斷開電源。以防止CMOS電路損壞。數(shù)據(jù)信號VDDGND插拔方向抗干擾與防靜電對于使用同樣電源電壓來說，CMOS的抗干擾容限電壓范圍比任何的IC都優(yōu)。但CMOS輸入阻抗高，這是易接受電磁干擾的主要原因。因此，可采取如下措施解決干擾故障，對任何IC應(yīng)用也適用。1、采取抗干擾措施（1）實際所需工作速度不高（如機電控制等應(yīng)用），可在輸入端、輸出端各加接地積分電容器50～200pF，降低開關(guān)速度，低速低頻工作還有利于減小耗電。（2）輸入端并接電阻1MΩ以下來降低輸入阻抗，該電阻值越小則抗電磁干擾性越高。（3）強化電源去耦，去耦電容器用鉭電容器或鈦電容器等。（4）消除機械開關(guān)、繼電器抖動產(chǎn)生的振蕩振鈴干擾，采取屏蔽隔離、遠距離安裝等措施。（5）輸入級加接施密特整形電路，可去除振幅不太大的干擾。有些CMOSIC輸入內(nèi)部沒有施密特整形電路，就不宜直接輸入變化過慢的波形，否則不僅輸入級功耗電流增大，而且在電平過渡區(qū)易受小幅度脈沖干擾。（6）電源進線安裝濾波器，卻除通過電源線串入的干擾。（7）遠離大電流機械開關(guān)接點，這類接點常會產(chǎn)生強大的干擾脈沖，常以無線輻射形式產(chǎn)生干擾。應(yīng)同時采用隔離屏蔽，采用絞合線或屏蔽線作為連接線。（8）避免輸入線與輸出線平行、靠近，連線盡量短。（9）注意地線布局，盡量采用多根地線將各部分分別獨立連接至一點電源低阻接地點（即一點接地法），尤其是大電流接地線更必須單獨引至電源濾波去耦接地點。（10）設(shè)計組合邏輯電路時，應(yīng)注意組合各路信號的各自開關(guān)延時。不同的開關(guān)延時會在組合結(jié)果中產(chǎn)生不希望有的雜波干擾，以致引起誤動作。（組合冒險）CMOS集成電路的接口

高速CMOS與LSTTL集成電路在速度、邏輯功能、管腳排列和扇出等許多方面的一致性，使高速CMOS集成電路成為LSTTL最佳的代用品。高速CMOS邏輯系列的問世也給電子系統(tǒng)設(shè)計人員提供了更大的選擇余地，可以根據(jù)系統(tǒng)設(shè)計的需要，從速度、復(fù)雜性和功能等方面選擇某一種合適的邏輯系列，或者從幾種邏輯系列中取出最好的器件，再把它們組裝在一起。在這種不同邏輯系列器件混合使用的系統(tǒng)中，就會出現(xiàn)不同邏輯系列的接口問題。因此，高速CMOS集成電路與其他邏輯系列接口或者與非標準電平接口，就成為應(yīng)用中一個重要的問題。邏輯器件接口時主要應(yīng)注意電平匹配和扇出能力兩個問題，但是這兩者都必須與器件的電源電壓結(jié)合起來考慮才有意義。因此通常根據(jù)器件工作的電源電壓把邏輯接口分為兩類：電源電壓相同的接口和電源電壓不同的接口。一、電源電壓相同的接口1、高速CMOS與TTL的接口高速CMOS集成電路的HC型，其工作電源電壓為2～6V，HCT型為5V，而TTL的電源電壓也是5V，因而兩種系列可以在相同的5V電源電壓下接口。連接時，又可分為以下兩種具體情況：(1)TTL輸出驅(qū)動高速CMOS在電源電壓為5V時，TTL輸出高電平也不會超過3.5V。如果在TTL的輸出端有負載，或者晶體管Q2的集電極有漏電，在電阻R1上將會產(chǎn)生壓降，使輸出高電平降低。在最壞情況下標準TTL輸出高電平的

最小值為2.4V，LSTTL輸出高電平的最小值為2.7V。因此標準TTL輸出高電平的范圍為2.4～3.5V，LSTTL為2.7～3.5V。TTL、CMOS電路的輸入、輸出特性參數(shù)A.在TTL輸出端與VCC之間加接上拉電阻，如圖2-29所示。這樣可以使TTL的輸出高電平升高到接近電源電壓，以實現(xiàn)與74HC電路兼容。電阻值要由下式求出：式中n是TTL驅(qū)動74HC的門數(shù)（扇動數(shù)）。

圖LSTTL與HC器件接口B.用HCT型器件接口.HCT作為ＴＴＬ和HC的接口器件開發(fā)74HCT型器件的目的之一是把它作為高速CMOS和TTL的接口器件使用。HCT型的輸入結(jié)構(gòu)和HC型有一些差別，兩者的輸入電平范圍也不同。當電源電壓為5V時，HCT器件輸入高電平的最小值為2V，輸入低電平最大值為0.8V，與TTL輸出電平完全兼容，因此TTL輸出可以直接和HCT器件的輸入連接而不需要外接上拉電阻，然后再由HCT器件的輸出驅(qū)動HC器件的輸入，如圖2-21所示。用HCT器件接口避免了上拉電阻的缺點，是TTL與HC器件接口的最佳選擇。(2)高速CMOS輸出驅(qū)動TTL輸入在5V電源電壓下，74HC/HCT的輸出電平和LSTTL的輸入電平如下：74HC/HCT（輸出）LSTTL（輸入）Volmax=0.1VVilmax=0.8VVohmin=4.9VVihmin=2V可見這些電平是兼容的，高速CMOS可以直接驅(qū)動TTL。這種接口的唯一限制是高速CMOS的扇出能力。如圖2-22所示，當LSTTL的輸入為低電平時，從VCC通過R1和D2向高速CMOS的輸出電流為Iil，從表2-1可知LSTTL的Iilmax=400μA，74HC標準電路的Iolmax=4mA，可求得扇出數(shù)n為：2、高速CMOS與4000系列CMOS電路接口由于這兩個系列都是CMOS電路，在使用同一電源時，輸入和輸出完全兼容，不需要任何接口電路，可以直接連接。又由于兩者的輸入電流都很小，都不存在扇出限制的問題。3、高速CMOS與NMOS器件接口高速CMOS集成電路的速度與LSTTL電路相仿，因而在以NMOS工藝制作的微處理器、存儲器以及其他大規(guī)模集成電路的系統(tǒng)中，高速CMOS可能取代雙極型外圍電路，就會出現(xiàn)高速CMOS與NMOS器件的接口問題。對于微處理器和存儲器等大規(guī)模集成電路，目前還沒有確定的輸入、輸出規(guī)范，大多數(shù)采用TTL的規(guī)范，因此高速CMOS和NMOS器件接口時可產(chǎn)參考高速CMOS與TTL接口原則。和CMOS器件一樣，NMOS器件的輸入電流也很小，當用高速CMOS輸出驅(qū)動NMOS時也沒有扇動能力的限制。二、電源電壓不同的接口在很多情況下，需要將工作在不同電源電壓下的幾種集成電路進行接口，這時必須有電平轉(zhuǎn)換電路實現(xiàn)電平由低到高或高到低的轉(zhuǎn)換。下面討論幾種常用的情況。TTL的工作電壓總是在5V.而CMOS的工作電壓范圍為：2－6V。1、高速CMOS與LSTTL接口74HC集成電路的電源電壓范圍為2～6V，當它在低于5V的電壓下工作時（例如4V），與工作于5V的LSTTL的電源電壓就不同。在這種情況下，當LSTTL輸出驅(qū)動74HC器件的輸入時，就要使用邏輯電平變換電路74HC4049和4050，它們在低電源電壓下將高電壓轉(zhuǎn)換成低電壓，接口電路如圖2-23所示。圖2-23LSTTL至低壓HCMOS2、高速CMOS與4000系列電路接口4000系列CMOS電路有很寬的電源電壓范圍，為3～18V。這時討論的是指4000系列CMOS電路在高于74HC電源電壓下工作時與高速CMOS接口的問題。（1）高速CMOS輸出驅(qū)動4000CMOS輸入如圖2-25（a）所示，使用HEF4104B低至高電平變換器接口。（2）4000系列CMOS輸出驅(qū)動高速CMOS輸入一種接口電路如圖2-25（b）所示，采用4049/4050或74HC4049/4050實現(xiàn)4000系列CMOS系列與高速CMOS器件接口。由于高速CMOS有高輸入阻抗，另一種接口方法是采用圖2-25（c）所示的電阻分壓器實現(xiàn)高至低電平轉(zhuǎn)換。當然，電阻分壓器要消耗一些功率。4104：低至高電平變換器4049/4050:高至低電平變換器圖2-25高速CMOS與4000系列接口方法

3、高速CMOS與ECL10K系列接口為了實現(xiàn)高速CMOS與ECL10K系列接口，要采用10124—ECL轉(zhuǎn)換器實現(xiàn)從ECL輸出到高速CMOS輸入的連接，用10125—TTL轉(zhuǎn)換器將CMOS輸出連接至ECL的輸入端，接口電路如圖2-26所示。要注意這兩種轉(zhuǎn)換器是以TTL電平工作的，當用10125對74HC型電路接口時，必須使用上拉電阻R1才能達到由TTL驅(qū)動HC器件的電平要求。另一種方法是使高速CMOS集成電路也在ECL的-5.2V電源下工作。如圖2-27所示。這時高速CMOS的輸出可以直接連接到ECL的輸入。CMOS與非標準電平接口

除了與各種邏輯系列的接口之外，在很多應(yīng)用中，高速CMOS集成電路需要與非標準輸入和輸出電平接口，例如工作電源為12～24V的工業(yè)和汽車系統(tǒng)。圖2-28（a）和(b)的電路表示了這些接口的基本方法，（a）為非標準邏輯電平與HC/HCT電路接口，圖中電阻分壓器R1和R2的阻值取決于驅(qū)動電路的輸出電壓，而C1取決于噪聲和速度。（b）為HC/HCT器件與非標準邏輯電平接口，圖中R1和R2的阻值由電源電壓及晶體管類型決定。（c）為HC/HCT器件與大于VCC的輸入電壓接口，表示高速CMOS器件與大于VCC的輸入電壓接口的輸入電路結(jié)構(gòu)。圖2-28高速CMOS與非標準電平接口高速CMOS集成電路較高的輸出驅(qū)動電流使之可能直接驅(qū)動某些外接負載。但是有一些器件，如