半導體基本知識課件_第1頁
半導體基本知識課件_第2頁
半導體基本知識課件_第3頁
半導體基本知識課件_第4頁
半導體基本知識課件_第5頁
已閱讀5頁,還剩32頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權說明:本文檔由用戶提供并上傳,收益歸屬內容提供方,若內容存在侵權,請進行舉報或認領

文檔簡介

半導體的基本知識1.本征半導體及其導電性2.雜質半導體3.雜質對導電性的影響

根據物體導電能力(電阻率)的不同,來劃分導體、絕緣體和半導體。

典型的半導體有硅SiGe以及砷化鎵GaAs等。1.本征半導體及其導電性

(1)本征半導體的共價鍵結構(2)電子空穴對

(3)空穴的移動

本征半導體——化學成分純凈的半導體。

(1)本征半導體的共價鍵結構基本概念:價電子共價鍵結構

圖1硅原子空間排列及共價鍵結構平面示意圖

(a)硅晶體的空間排列(b)共價鍵結構平面示意圖(c)

(3)空穴的移動

自由電子和空穴的定向運動形成了電流圖3空穴在晶格中的移動在本征半導體中:1、電子、空穴成對出現2、均參與導電

3、電子、空穴對的數目與溫度成指數關系2.雜質半導體(1)N型半導體(2)P型半導體雜質半導體:本征半導體中摻入某些微量元素作為雜質(2)P型半導體

P型半導體(空穴型半導體):

在本征半導體中摻入三價雜質元素,如硼、鎵、銦。圖5P型半導體的結構示意圖在雜質半導體中:N型:電子數(n)>空穴數(p)P型:空穴數(p)>電子數(n)3.雜質對半導體導電性的影響

摻入雜質對本征半導體的導電性有很大的影響,一些典型的數據如下:

T=300K室溫下,本征硅的電子和空穴濃度:

n=p=1.4×1010/cm31

本征硅的原子濃度:

4.96×1022/cm3

3以上三個濃度基本上依次相差106/cm3。

2摻雜后N型半導體中的自由電子濃度:

n=5×1016/cm31.

PN結的形成

本征半導體兩側通過擴散不同的雜質,分別形成N型半導體和P型半導體。在結合面上形成PN結。圖6PN結的形成過程

最后,多子的擴散和少子的漂移達到動態(tài)平衡。在空間電荷區(qū),由于缺少多子,所以也稱耗盡層。

因濃度差

多子的擴散運動由雜質離子形成空間電荷區(qū)

空間電荷區(qū)形成內電場

內電場促使少子漂移

內電場阻止多子擴散

PN結形成過程:2.PN結的單向導電性(1)什么是單向導電性(2)單向導電性的機理

(2)PN結加反向電壓時的導電情況

本征激發(fā)決定的少子濃度是一定的,故少子形成的漂移電流是恒定的,基本上與所加反向電壓的大小無關,這個電流也稱為反向飽和電流

圖8PN結加反向電壓時的導電情況PN結呈現高阻性擴散電流減小加強了內電場外加的反向電壓PN結內電場3.PN結的電容效應1.勢壘電容CB2.擴散電容CD

(1)勢壘電容CB圖9勢壘電容示意圖外加電壓變化空間電荷區(qū)的厚度改變

在PN結上加上引線和封裝,就成為一個二極管。二極管按結構分有點接觸型、面接觸型和平面型三大類。它們的結構示意圖如圖01.11(a)、(b)、(c)所示。(1)

點接觸型二極管——PN結面積小,結電容小,用于檢波和變頻等高頻電路。(2)

面接觸型二極管——PN結面積大,用于工頻大電流整流電路。(3)

平面型二極管—往往用于集成電路制造工藝中。PN結面積可大可小,用于高頻整流和開關電路中。雙極型半導體三極管1、雙極型半導體三極管的結構2、雙極型半導體三極管電流的分配與控制3、雙極型半導體三極管的電流關系1、發(fā)射極的箭頭代表發(fā)射極電流的實際方向。2、發(fā)射區(qū)的摻雜濃度大,集電區(qū)摻雜濃度低;集電結面積大;基區(qū)要制造得很薄。圖:三極管符號2.三極管的電流分配與控制圖三極管的電流傳輸關系放大工作狀態(tài):發(fā)射結加正向電壓,集電結加反向電壓。工作時一定要加上適當的直流偏置電壓。

IE=IEN+IEP且有IEN>>IEP

IEN=ICN+IBN且有IEN>>IBN,ICN>>IBN

IC=ICN+ICBO

IB=IEP+IBN-ICBOIE=IEP+IEN=IEP+ICN+IBN

=(ICN+ICBO)+(IBN+IEP-ICBO)

IE=IC+IB(2)三極管的電流放大系數稱為共基極直流電流放大系數。IC=ICN+ICBO=IE+ICBO=(IC+IB)+ICBO因≈1,所以>>1定義:=IC/IB=(ICN+ICBO)/IB稱為共發(fā)射極接法直流電流放大系數。于是2.金屬氧化物半導體三極管MOSFET

1.結型場效應三極管JFET

增強型N溝道、P溝道耗盡型N溝道、P溝道場效應半導體三極管

(1)N溝道增強型MOSFET結構

圖N溝道增強型MOSFET結構示意圖工作原理

1.柵源電壓VGS的控制作用(2)0<VGS<VT

VT稱為開啟電壓(3)VGS>VT(1)VGS=0反型層增強型MOS管2.漏源電壓VDS對漏極電流ID的控制作用VDS=VDG+VGS

=-VGD+VGS

VGD=VGS-VDS漏源電壓VDS對溝道的影響(1)VDS為0或較小時(VGS>VT)(2)VDS增加

VGD=VT

(3)VDS增加VGDVT

(1)VDS>0,VGS=0,ID不等于0。(2)VGS>0時,ID。(3)V

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網頁內容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網僅提供信息存儲空間,僅對用戶上傳內容的表現方式做保護處理,對用戶上傳分享的文檔內容本身不做任何修改或編輯,并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容,請與我們聯系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論