第六章輸入與輸出

*1第六章輸入與輸出

*2§1基本概念CPU的外設(shè)種類繁多，在電平，功率，速度，信息形式上與CPU有很大的差別。有許多矛盾需解決，而不能簡(jiǎn)單的連接。要解決的問(wèn)題：CPU如何對(duì)I/O尋址CPU如何與不同速度的外設(shè)配合工作CPU如何與大量外設(shè)協(xié)調(diào)工作CPU如何在電平，功率上與外設(shè)協(xié)調(diào)工作CPU如何與不同信息形式的外設(shè)配合工作*3執(zhí)行CPU的命令

CPU對(duì)被控對(duì)象外部設(shè)備的控制命令是以命令代碼的形式先發(fā)送到接口的命令寄存器，即命令端口。返回外設(shè)狀態(tài)

如，“忙”、“閑”、“準(zhǔn)備就緒”、“未準(zhǔn)備就緒”等狀態(tài)，接口中一般設(shè)置狀態(tài)寄存器，即狀態(tài)端口。數(shù)據(jù)緩沖為了解決高速主機(jī)和低速外設(shè)的矛盾，避免因速度不匹配而丟失數(shù)據(jù)，接口中一般都設(shè)置數(shù)據(jù)緩沖器。信號(hào)轉(zhuǎn)換

外設(shè)所需的控制信號(hào)和它所提供的狀態(tài)信號(hào)往往與系統(tǒng)的總線信號(hào)不兼容，信號(hào)轉(zhuǎn)換是接口的一個(gè)重要任務(wù)。設(shè)備選擇數(shù)據(jù)寬度與數(shù)據(jù)格式轉(zhuǎn)換

應(yīng)具有“并－串”或“串－并”轉(zhuǎn)換的功能接口的功能*4§2I/O尋址方式存儲(chǔ)器對(duì)應(yīng)的尋址方式將I/O當(dāng)成存儲(chǔ)器尋址，每個(gè)I/O占有存儲(chǔ)器的一個(gè)地址。與存儲(chǔ)器一起占有1MB的存儲(chǔ)空間特點(diǎn)：指令豐富，I/O數(shù)量不受限制，不便于閱讀專用I/O尋址方式將存儲(chǔ)器和I/O分別尋址用專用的IN和OUT指令用8條地址線或16條地址線尋址特點(diǎn)：I/O不占存儲(chǔ)器地址，譯碼電路較簡(jiǎn)單。易于閱讀*5

§3CPU與I/O數(shù)據(jù)傳送方式一，CPU與I/O間的接口信號(hào)一個(gè)控制過(guò)程工業(yè)現(xiàn)場(chǎng)的模擬量傳感器

放大A/DCPUD/A執(zhí)行機(jī)構(gòu)接口信號(hào)CPUI/O

狀態(tài)數(shù)據(jù)控制

數(shù)據(jù)數(shù)字量模擬量開關(guān)量狀態(tài)信息表征目前I/O所處狀態(tài)控制信息

CPU發(fā)出控制I/O工作的信息*6CPU

I/O

裝置

數(shù)據(jù)端口狀態(tài)端口控制端口

端口地址數(shù)據(jù)M/IOWRRD數(shù)據(jù)數(shù)據(jù)狀態(tài)控制

數(shù)據(jù)，狀態(tài)和控制是不同性質(zhì)的信息，必須分別傳送但CPU只有IN和OUT指令所以外設(shè)的狀態(tài)信息也必須作為數(shù)據(jù)輸入CPU發(fā)出的控制信息也必須作為數(shù)據(jù)輸出外設(shè)與主機(jī)的連接端口也包含：數(shù)據(jù)端口，狀態(tài)端口和控制端口每個(gè)端口一個(gè)地址，CPU是對(duì)端口尋址，而不是籠統(tǒng)對(duì)外設(shè)尋址接口是有若干個(gè)端口組成*7二，I/O控制方式無(wú)條件傳送方式（同步方式）用于CPU與低速的外設(shè)間傳送數(shù)據(jù)。數(shù)據(jù)的保持時(shí)間相對(duì)CPU的速度要慢得多。輸入端口直接用三態(tài)緩沖器，外界數(shù)據(jù)送到其輸入端，CPU執(zhí)行“IN”

指令對(duì)于輸出設(shè)備要求鎖存，輸出的數(shù)據(jù)應(yīng)在輸出接口的輸出端保持一段時(shí)間，鎖存的時(shí)間與外設(shè)的動(dòng)作速度相適應(yīng)。CPU執(zhí)行“OUT”

指令特點(diǎn)接口電路簡(jiǎn)單，程序設(shè)計(jì)簡(jiǎn)單。輸入時(shí)，應(yīng)保證輸入的數(shù)據(jù)已準(zhǔn)備好。輸出時(shí)，應(yīng)保證外設(shè)已將上次送出的數(shù)據(jù)取走，可接收新的數(shù)據(jù)。*8

鎖存器輸出數(shù)據(jù)CPU數(shù)據(jù)線WR地址M/IO＆無(wú)條件式傳送輸出接口OUT08H,AL無(wú)條件式傳送輸入接口INAL,08H

三態(tài)緩沖器

CS輸入數(shù)據(jù)CPU數(shù)據(jù)線RD地址M/IO＆CS*9例，不斷讀入按鈕的狀態(tài)，若按鈕按下，LED亮，未按下則滅.

注：三態(tài)門作為輸入接口，鎖存器作為輸出接口

Q7=1，亮；Q7=0，滅STA：INAL，40HANDAL，80HJNZOPEMOVAL，80HOUT30H，ALJMPSTAOPE：MOVAL，00HOUT30H，ALJMPSTAHLTQ7

鎖存器CS

D0-D7IOW·30HIOR·40HD7輸出接口輸入接口+5V*10查詢傳送方式CPU與外設(shè)的速度在多數(shù)情況下是不匹配的。CPU必須在外設(shè)準(zhǔn)備好的情況下才能與其傳送數(shù)據(jù)。接口電路中一般都有一個(gè)反映外設(shè)準(zhǔn)備就緒的標(biāo)志。只有當(dāng)其表征外設(shè)具備工作條件時(shí)，CPU才能控制數(shù)據(jù)的輸入/輸出操作。即用狀態(tài)端口提供外設(shè)的工作狀態(tài)。查詢方式的過(guò)程輸入I/O接口的狀態(tài)端口的內(nèi)容（0或1）。確認(rèn)是否準(zhǔn)備就緒。是，傳送數(shù)據(jù)；否，等待。*11查詢式輸入CPU用查詢方式從外設(shè)中輸入數(shù)據(jù)時(shí)，必須先由狀態(tài)端口查詢外設(shè)的數(shù)據(jù)是否已經(jīng)準(zhǔn)備好，確認(rèn)準(zhǔn)備好后，再由數(shù)據(jù)端口輸入數(shù)據(jù)。查詢式輸入方式接口電路有兩個(gè)端口，數(shù)據(jù)信息和狀態(tài)信息分別由數(shù)據(jù)端口和狀態(tài)端口輸入到數(shù)據(jù)總線。若數(shù)據(jù)為8位，則占有一個(gè)8位端口；狀態(tài)信息只有1位，一個(gè)8位的狀態(tài)端口可供8個(gè)外設(shè)用。假設(shè)狀態(tài)信號(hào)連到CPU的D7上，查詢式輸入方式的查詢程序段如下（1為準(zhǔn)備好）：LOO1：INAL，狀態(tài)端口地址

TESTAL，80HJZLOOP1INAL，數(shù)據(jù)端口地址D7D0D7

數(shù)據(jù)端口狀態(tài)端口*12讀入狀態(tài)端口信息數(shù)據(jù)準(zhǔn)備好？讀入數(shù)據(jù)端口信息NY查詢式輸入

輸入設(shè)備

鎖存器

RDQ+5V選通信號(hào)

緩沖器&RDM/IO地址譯碼器地址總線&RDM/IO地址譯碼器地址總線&RDM/IO地址譯碼器地址總線CPU數(shù)據(jù)總線狀態(tài)信號(hào)（READY）至D7*13查詢式輸出CPU用查詢方式向外設(shè)輸出數(shù)據(jù)時(shí)，必須先由狀態(tài)端口查詢外設(shè)是否空閑，若外設(shè)數(shù)據(jù)寄存器的數(shù)據(jù)已輸出，表示有空，可接收CPU的數(shù)據(jù)，否則CPU等待。查詢式輸出方式接口電路有兩個(gè)端口：數(shù)據(jù)輸出端口和狀態(tài)輸入端口。假設(shè)狀態(tài)信號(hào)連到CPU的D0上，查詢式輸出方式的查詢程序段如下（1為準(zhǔn)備好）：LOO1：INAL，狀態(tài)端口地址

TESTAL，01HJZLOOP1MOVAL，BLOUT數(shù)據(jù)端口地址，AL*14讀入狀態(tài)端口信息輸出設(shè)備忙？

數(shù)據(jù)端口輸出數(shù)據(jù)YN查詢式輸出

輸出設(shè)備

鎖存器QDR&RDM/IO地址譯碼器地址總線&WRM/IO地址譯碼器地址總線CPU數(shù)據(jù)總線狀態(tài)信號(hào)（BUSY）至數(shù)據(jù)線D0ACK+5V*15CPU

PA0~PA7PC0

PB0AD0-D7START

EOC8255A/D例，8位A/D轉(zhuǎn)換器，START端為0時(shí)啟動(dòng)A/D，轉(zhuǎn)換結(jié)束EOC為1。采用查詢方式，8255為接口電路，A口，B口為輸入，C口輸出。READ：MOVAL，92HOUT43H，ALMOVAL，01HOUT42H，ALMOVAL，00HOUT42H，ALPIN：INAL，41HRCRAL，01HJCPINMOVAL，01HOUT42，ALINAL，40H*16查詢方式的特點(diǎn)接口電路簡(jiǎn)單，程序簡(jiǎn)單。適用于CPU與外設(shè)的工作速度不相匹配的情況。CPU主動(dòng)，外設(shè)被動(dòng)被查詢。當(dāng)外設(shè)數(shù)量較多時(shí)，降低CPU

的效率。對(duì)外部的突發(fā)事件無(wú)法及時(shí)響應(yīng)。外設(shè)1就緒？為外設(shè)1服務(wù)NY外設(shè)2就緒？為外設(shè)2服務(wù)NY外設(shè)3就緒？為外設(shè)3服務(wù)NY外設(shè)N就緒？為外設(shè)N服務(wù)NY…*17中斷傳送方式在中斷控制方式中，外設(shè)也具有某種主動(dòng)權(quán)。即在具備工作條件時(shí)，主動(dòng)請(qǐng)求CPU為該其服務(wù)，CPU響應(yīng)其請(qǐng)求后，即中斷正在執(zhí)行的主程序，轉(zhuǎn)為執(zhí)行為該外設(shè)服務(wù)的中斷服務(wù)程序。服務(wù)完畢，返回?cái)帱c(diǎn)，繼續(xù)執(zhí)行主程序中斷的特點(diǎn)CPU能及時(shí)響應(yīng)外設(shè)的隨機(jī)服務(wù)請(qǐng)求。CPU能與多個(gè)外設(shè)同時(shí)工作。能及時(shí)處理異常情況。實(shí)質(zhì)上是程序執(zhí)行方式為正確返回?cái)帱c(diǎn)，須保護(hù)現(xiàn)場(chǎng)和恢復(fù)現(xiàn)場(chǎng)不適合于大數(shù)據(jù)量和高速的外設(shè)。*18中斷的路徑若主程序在執(zhí)行第N條指令時(shí)被外部或內(nèi)部請(qǐng)求所中斷則第N+1條指令的地址就是斷點(diǎn)為使CPU執(zhí)行完中斷服務(wù)程序后正確返回?cái)帱c(diǎn)，進(jìn)入中斷服務(wù)程序前需“保護(hù)現(xiàn)場(chǎng)”，返回主程序前需“恢復(fù)現(xiàn)場(chǎng)”。第N條指令返回第N+1條指令（斷點(diǎn)）主程序主程序中斷服務(wù)程序*19直接存儲(chǔ)器存取（DMA）傳送方式用DMAC專用硬件取代CPU，直接在外設(shè)與存儲(chǔ)器間傳送數(shù)據(jù)。數(shù)據(jù)傳送的速度僅取決于存儲(chǔ)器的存取速度（因存儲(chǔ)器的工作速度比外設(shè)的工作速度高得多），極大提高傳送速度。正常情況下，CPU管理著三總線。當(dāng)外部有DMA請(qǐng)求時(shí)，CPU讓出對(duì)三總線的控制權(quán)，轉(zhuǎn)由DMAC管理。DMAC控制高速外設(shè)與存儲(chǔ)器間的大量數(shù)據(jù)傳送。數(shù)據(jù)傳送結(jié)束，DMAC將對(duì)三總線的控制權(quán)交還CPU，結(jié)束DMA過(guò)程。DMA的特點(diǎn)適合管理高速外設(shè)與存儲(chǔ)器間大量數(shù)據(jù)的傳送。硬件電路復(fù)雜，價(jià)格高。*201，外設(shè)向DMAC提出DMA請(qǐng)求。DMAC向CPU發(fā)出總線保持信號(hào)HOLD，請(qǐng)求CPU讓出對(duì)總線的控制權(quán)。2，CPU向DMAC發(fā)出總線響應(yīng)信號(hào)HLDA，讓出對(duì)總線的控制權(quán)，三總線對(duì)CPU為三態(tài)。DMAC占有總線的控制權(quán)，并向外設(shè)發(fā)出DMA響應(yīng)信號(hào)，進(jìn)入DMA過(guò)程。3，CPU提供存儲(chǔ)器和I/O的初始地址，在DMA過(guò)程中，DMAC發(fā)出地址信號(hào)，產(chǎn)生存儲(chǔ)器和I/O端口地址，在數(shù)據(jù)傳送過(guò)程中，DMAC控制總線發(fā)讀/寫信號(hào)，并自動(dòng)修改地址指針4，DMAC中具有字節(jié)計(jì)數(shù)器，記錄傳送數(shù)據(jù)的長(zhǎng)度，并在數(shù)據(jù)傳送過(guò)程中進(jìn)行字節(jié)計(jì)數(shù)，以確定數(shù)據(jù)傳送是否完畢。5，DMA過(guò)程結(jié)束，DMAC放棄總線控制權(quán)，HOLD變?yōu)闊o(wú)效，向CPU發(fā)DMA結(jié)束信號(hào)。CPU檢測(cè)到HOLD無(wú)效后，將HLDA變?yōu)闊o(wú)效，恢復(fù)對(duì)總線的控制權(quán)。DMA過(guò)程*21DMA流程DMA請(qǐng)求DMA響應(yīng)送存儲(chǔ)器地址傳送數(shù)據(jù)傳送結(jié)束？修改地址指針DMA結(jié)束NY*22DMAC結(jié)構(gòu)

CPU

地址寄存器

計(jì)數(shù)器控制/狀態(tài)寄存器

存儲(chǔ)器I/O接口

I/O設(shè)備

數(shù)據(jù)總線HOLDHLDADMA請(qǐng)求DMA響應(yīng)DMAC*23

作業(yè)

1，CPU與I/O間的接口信號(hào)有哪些？

2，CPU對(duì)I/O控制方式有哪幾種？其特點(diǎn)如何？

3，試?yán)L出查詢輸入和查詢輸出方式的流程圖。

4，假設(shè)某