嵌入式系統(tǒng)第二講arm體系結(jié)構(gòu)與編程模型課件

第二講ARM體系結(jié)構(gòu)與編程模型Email:本講主要內(nèi)容ARM體系結(jié)構(gòu)體系結(jié)構(gòu)的版本ARM體系的變種ARM系列處理器介紹ARM處理器架構(gòu)流水線結(jié)構(gòu)MMU,I/O,DMA,AMBA,JTAG核與內(nèi)核ARM編程模型ARM體系結(jié)構(gòu)ARM版本性能結(jié)構(gòu)概覽ARM處理器命名規(guī)則ARM7TDMI核命名規(guī)則

7 －體系結(jié)構(gòu)T －Thumb代碼支持(16bit指令)D －Debug硬件調(diào)試模塊支持M －加強(qiáng)的乘法支持I －EmbeddedICELogicS－可綜合的軟核E－DSPJ－Jazeller，允許直接執(zhí)行Java字節(jié)碼ARM體系的變種（一）Thumb指令集（T變種）Thumb指令集是ARM指令集的子集，16位長(zhǎng)，與ARM指令集相比：完成同樣任務(wù)，Thumb代碼通常使用更多的指令Thumb指令集不包括異常處理所需的指令目前Thumb指令集有2個(gè)版本V1用于ARMV4V2用于ARMV5，與V1比切換ARM/Thumb更高效，增加SWI，更嚴(yán)格定義了乘法指令對(duì)條件標(biāo)志位的影響ARM體系的變種（三，略）增強(qiáng)型DSP指令（E變種）幾個(gè)新的16位乘法運(yùn)算和乘加指令；完成飽和帶符號(hào)加減運(yùn)算；可對(duì)雙字?jǐn)?shù)據(jù)操作的加載寄存器（LDRD）、存儲(chǔ)寄存器STRD和協(xié)處理器寄存器傳輸指令MCRR、MRRC；Cache預(yù)加載指令PLD；ARM體系的變種（四，略）另外，一些早期體系結(jié)構(gòu)的E變量未實(shí)現(xiàn)指令LDRD、STRD、MCRR、MRRC，為了表示這種結(jié)構(gòu)，通常用xP表示；在非T或非M變量的體系結(jié)構(gòu)中，E變量無效。例如：ARMv5TExP表示：ARM指令集版本v5,支持Thumb指令集，支持長(zhǎng)乘法，支持除LDRD、STRD、MCRR、MRRC外的所有增強(qiáng)型DSP指令。

ARM體系的變種（五，略）Java加速器Jazelle（J變種）提供Java加速功能，比普通虛擬機(jī)（VM）相比，Jazelle使Java代碼運(yùn)行速度提高8倍，功耗降低80％使得同時(shí)運(yùn)行Java應(yīng)用程序，操作系統(tǒng)，中間件可以在單獨(dú)的處理器上實(shí)現(xiàn)在ARMv4TEJ中首先使用ARM微處理器分類ARM7系列：如ARM7TDMI（TDMI=Thumb,Debugger,Multiplier,ICE）、ARM720T等ARM9系列:MX1采用ARM920T核ARM9E系列ARM10系列ARM11系列StrongARM系列XscaleARM7系列處理器特點(diǎn)（一）ARM7系列：如ARM7TDMI、ARM720T等采用ARMV4T結(jié)構(gòu)常見芯片主頻為20～133MHzARM720T以下沒有MMU適合對(duì)價(jià)位和功耗要求較高的產(chǎn)品。3級(jí)流水線和馮.諾依曼結(jié)構(gòu)支持WindowCE、LinuxPalmOS等ARM7系列處理器特點(diǎn)（二）指令和數(shù)據(jù)Cache(ARM710,720,740)平均功耗0.6mW/MHz每條指令平均需要1.9時(shí)鐘周期處理速度0.9MIPS/MHz小型、快速、低能耗、集成式RISC內(nèi)核廣泛應(yīng)用于手持式計(jì)算機(jī)、數(shù)據(jù)通信和消費(fèi)類多媒體ARM9系列處理器特點(diǎn)（二）指令數(shù)據(jù)分離的Cache（ARM920,940,9E）平均功耗0.7mW/MHz132MIPS（120MHz時(shí)鐘，3.3V供電）或220MIPS（200MHz時(shí)鐘）配寫緩沖低價(jià)、低能耗、高性能應(yīng)用于高級(jí)引擎管理、保安系統(tǒng)、機(jī)頂盒、便攜計(jì)算機(jī)和高檔打印機(jī)ARM9E處理器特點(diǎn)（略）ARM9E系列采用ARMV5TE結(jié)構(gòu)5級(jí)流水線和哈佛結(jié)構(gòu)緊耦合的存儲(chǔ)器接口支持32位的高速AMBA總線接口MMU支持DSP指令集，適合高速數(shù)字信號(hào)處理支持實(shí)時(shí)操作系統(tǒng)具有指令Cache和數(shù)據(jù)Cache支持VFP9浮點(diǎn)處理協(xié)處理器ARM10系列處理器特點(diǎn)（一）ARM10系列采用ARMV5TE結(jié)構(gòu)6級(jí)流水線和哈佛結(jié)構(gòu)支持64位的高速AHB總線接口MMU支持DSP指令集，適合高速數(shù)字信號(hào)處理支持實(shí)時(shí)操作系統(tǒng)具有指令Cache和數(shù)據(jù)Cache支持VFP9浮點(diǎn)處理協(xié)處理器ARM11系列處理器特點(diǎn)ARM11采用ARMV6結(jié)構(gòu)8級(jí)流水時(shí)鐘達(dá)到550MHz0.13um工藝支持IEM(IntelligentEnergyManager),節(jié)約高達(dá)75％的處理器功耗ARM1156T2-S，ARM1156T2F-S首批含有Thumb-2內(nèi)核技術(shù)其他系列ARM處理器（一）SecureCore系列專為安全需要而設(shè)計(jì)靈活的保護(hù)單元StrongARM融合了Intel技術(shù)的具有ARM體系結(jié)構(gòu)的32位處理器采用ARMV4T結(jié)構(gòu)5級(jí)流水Intel以SA110命名包括SA1100PDA系統(tǒng)芯片和SA1500多媒體處理器芯片其他系列ARM處理器（二）XscaleIntel新一代的性能全、性價(jià)比高、低功耗的微處理器

ARMV5TE7級(jí)超流水線32k數(shù)據(jù)緩存、32k指令緩存ARM處理器架構(gòu)（三級(jí)流水）ARM處理器包括：32位ALU31個(gè)32位通用寄存器及6個(gè)狀態(tài)寄存器32x8位乘法器32x32位桶形移位寄存器指令譯碼及控制邏輯數(shù)據(jù)/地址寄存器組成

ARM處理器流程示意ARM7的三級(jí)流水ARM7采用3級(jí)流水線，即分為取指、譯碼和執(zhí)行。ARM9的五級(jí)流水ARM95級(jí)流水線，即分為取指、譯碼、執(zhí)行、數(shù)據(jù)緩存和寫回。3級(jí)流水線阻塞主要發(fā)生在存儲(chǔ)器訪問和數(shù)據(jù)通路的占用上，ARM9則采用5級(jí)流水線，把存儲(chǔ)器存取和數(shù)據(jù)存取分開，且增加I-Cache和D-Cache，同時(shí)增加了數(shù)據(jù)寫回的專用通道I-Cache和D-Cache快存（Cache）結(jié)構(gòu)新型ARM處理器采用I-Cache和D-Cache獨(dú)立的結(jié)構(gòu)存儲(chǔ)器管理單元MMU存儲(chǔ)器管理單元MMU（MemoryManagementUnit）MMU可以通過CP15協(xié)處理器的R1的設(shè)置，選擇打開或關(guān)閉。

MMU的主要功能將虛擬地址轉(zhuǎn)換為物理地址；控制存儲(chǔ)器訪問權(quán)限。MMU支持基于段或頁(yè)的存儲(chǔ)器訪問，其中有段（1MB）、大頁(yè)面（64kB）、小頁(yè)面（4kB）、微小頁(yè)面（1kB）MMU的控制ARM存儲(chǔ)器管理單元的控制，通過協(xié)處理器CP15的寄存器R1、R2、R3、R4、R5、R6、R8、和R10來實(shí)現(xiàn)，其中R2為轉(zhuǎn)換表基址寄存器,詳細(xì)內(nèi)容參見《ARMArchitectureReferenceManual》。地址變換后備緩沖器TLB類似Cache，只存放最近使用過的頁(yè)表項(xiàng)，也稱為快表是虛擬地址和物理地址之間的高速緩存，包含了64項(xiàng)虛頁(yè)號(hào)和實(shí)頁(yè)號(hào)的對(duì)應(yīng)關(guān)系，同時(shí)還為訪問控制提供信息。若TLB包含虛擬地址的變換項(xiàng)，則存儲(chǔ)控制邏輯決定是否允許訪問；若允許訪問，則MMU輸出與虛擬地址對(duì)應(yīng)的物理地址；若不允許訪問，則MMU向CPU發(fā)出中止信號(hào)若請(qǐng)求的虛擬地址不在TLB中時(shí)，則引發(fā)地址變換過程直接存儲(chǔ)器訪問DMADMA－直接存儲(chǔ)器訪問I/O的數(shù)據(jù)塊直接傳送到存儲(chǔ)器的緩沖區(qū)而不需要處理器的介入在I/O的數(shù)據(jù)流量比較大，中斷處理頻繁的場(chǎng)合可以提高系統(tǒng)性能ARM的I/O結(jié)構(gòu)形式ARM采用存儲(chǔ)器映像I/O的方式，即把I/O端口當(dāng)作特殊的存儲(chǔ)器地址來訪問。一般有若干個(gè)寄存器:發(fā)送數(shù)據(jù)寄存器（只寫）接收數(shù)據(jù)寄存器（只讀）控制寄存器狀態(tài)寄存器（只讀）中斷控制寄存器中斷IRQ和快速中斷FIQ對(duì)于FIQ的請(qǐng)求響應(yīng)時(shí)長(zhǎng)最多28個(gè)周期ARMJTAG調(diào)試接口（一）JTAG測(cè)試標(biāo)準(zhǔn)是由聯(lián)合測(cè)試行動(dòng)小組（JointTestActionGroup）提出的一種國(guó)際標(biāo)準(zhǔn)，主要用于芯片內(nèi)部測(cè)試及對(duì)系統(tǒng)進(jìn)行仿真、調(diào)試ARMJTAG調(diào)試接口（二）TAP控制器（測(cè)試訪問端口）指令寄存器器件ID寄存器旁路寄存器邊界掃描寄存器

ARMJTAG調(diào)試接口（三）Embedded-ICE模塊JTAG調(diào)試接口基礎(chǔ)上的擴(kuò)展；包含2個(gè)觀察點(diǎn)寄存器以及控制與狀態(tài)寄存器；能夠中止ARM處理器的運(yùn)行，完成設(shè)置斷點(diǎn)、觀測(cè)點(diǎn)等功能；包含調(diào)試通信端口，使得目標(biāo)系統(tǒng)的軟件可以與主機(jī)通信；其寄存器需要通過JTAG測(cè)試端口來編程。ARM處理器內(nèi)核核與內(nèi)核的概念核=內(nèi)核＋I(xiàn)-Cache/D-Cache/MMU/AMBA/寫緩沖ARM架構(gòu)的處理器內(nèi)核有ARM7TDMIARM8ARM9TDMIARM10TDMIStrongARM(SA-1)ARM處理器核ARM架構(gòu)的處理器核有ARM720T/ARM740TARM920T/ARM940TARM946E-S/ARM966E-SARM1020EStrongARMSA-110ARM920T結(jié)構(gòu)圖ARM編程模型主要內(nèi)容ARM處理器編程模型寄存器組處理器工作模式異常處理ARM處理器支持的運(yùn)行模式ARM處理器共支持7種運(yùn)行模式，分別為：用戶（usr）：ARM處理器正常的程序執(zhí)行狀態(tài)；系統(tǒng)模式（sys）：運(yùn)行具有特權(quán)的操作系統(tǒng)任務(wù)；

快速中斷（fiq）：用于高速數(shù)據(jù)傳輸或通道處理；外部中斷（irq）：用于通用的中斷處理；管理模式（svc）：操作系統(tǒng)使用的保護(hù)模式；中止(abt)：當(dāng)數(shù)據(jù)或指令訪問中止時(shí)進(jìn)入該模式，可用于虛擬存儲(chǔ)及存儲(chǔ)保護(hù)；未定義(und)：當(dāng)未定義指令執(zhí)行時(shí)進(jìn)入該模式，可用于硬件協(xié)處理器的軟件仿真。ARM處理器運(yùn)行模式除用戶模式之外的其余6種稱為非用戶模式，或特權(quán)模式（PrivilegedModes）；而特權(quán)模式中，除系統(tǒng)模式之外的其余5種又稱為異常模式（ExceptionModes）。用戶程序運(yùn)行在用戶模式下，不能訪問一些受操作系統(tǒng)保護(hù)的系統(tǒng)資源。應(yīng)用程序也不能直接進(jìn)行處理器模式的切換。當(dāng)需要進(jìn)行處理器模式切換時(shí)，應(yīng)用程序可以產(chǎn)生異常處理，在異常處理過程中進(jìn)行處理器處理器模式的切換。這種體系結(jié)構(gòu)可以使系統(tǒng)控制整個(gè)系統(tǒng)的資源。

系統(tǒng)模式系統(tǒng)模式并不是通過異常過程進(jìn)入的，它和用戶模式具有完全一樣的寄存器。但是系統(tǒng)模式屬于特權(quán)模式，可以訪問所有的系統(tǒng)資源，也可以直接進(jìn)行處理器模式切換。它主要供操作系統(tǒng)任務(wù)使用。通常操作系統(tǒng)的任務(wù)需要訪問所有的系統(tǒng)資源，同時(shí)該任務(wù)仍然使用用戶模式的寄存組，而不是使用異常模式下相應(yīng)的寄存器組，這樣可以保證當(dāng)異常中斷發(fā)生時(shí)可以正常保存當(dāng)前工作狀態(tài)，進(jìn)行模式切換。ARM處理器運(yùn)行模式當(dāng)應(yīng)用程序發(fā)生異常中斷時(shí)，處理器進(jìn)入相應(yīng)的異常模式。在每一種異常模式中都有一組寄存器，供相應(yīng)的異常處理程序使用，這樣就可以保證在進(jìn)入異常模式時(shí)，用戶模式下的寄存器（保存了程序運(yùn)行狀態(tài)）不被破壞。ARM的寄存器組織ARM處理器共有37個(gè)32位寄存器，其中31個(gè)為通用寄存器，6個(gè)狀態(tài)寄存器。ARM狀態(tài)下的寄存器組織未分組寄存器R0~R7分組寄存器R8~R14程序計(jì)數(shù)器R15（PC）當(dāng)前程序狀態(tài)寄存器(CPSR)備份的程序狀態(tài)寄存器(SPSR)ARM狀態(tài)下寄存器組織Thumb狀態(tài)下的寄存器組織Thumb狀態(tài)下的寄存器組織通用寄存器R0~R7程序計(jì)數(shù)器PC堆棧指針SP(R13)連接寄存器LRCPSP和SPSRR13（SP－堆棧指針）每種異常模式都有備份寄存器R13_usr,R13_svc,R13_abt,R13_und,R13_irq,R13_fiq用作堆棧指針每種異常模式有自己專用的棧地址R13用于被中斷程序的現(xiàn)場(chǎng)保護(hù)，即保存需要保護(hù)的寄存器值R14（LR－連接寄存器）每種異常模式都有備份寄存器R14_usr,R14_svc,R14_abt,R14_und,R14_irq,R14_fiq作用存放當(dāng)前子程序的返回地址異常中斷發(fā)生時(shí)，該異常模式R14_xxx被設(shè)置為將要返回的地址R15（PC－程序計(jì)數(shù)器）指令地址PC=當(dāng)前執(zhí)行指令地址＋8地址值字對(duì)齊及半字對(duì)齊例MOVPC,PC ;跳轉(zhuǎn)到下面第二條指令狀態(tài)寄存器狀態(tài)寄存器:當(dāng)前程序狀態(tài)寄存器CPSR，可以在任何工作模式下被訪問；程序狀態(tài)備份寄存器SPSR，只有在異常模式下，才能被訪問；CPSR－當(dāng)前程序狀態(tài)寄存器（一）當(dāng)前程序狀態(tài)寄存器CPSR

N：補(bǔ)碼形式的有符號(hào)數(shù)運(yùn)算時(shí)，1為負(fù)，0為正；Z：1表示結(jié)果為零；C：加減法的進(jìn)位或借位，以及非加減法的最后移位；V：1表示補(bǔ)碼形式的有符號(hào)數(shù)加減運(yùn)算時(shí)符號(hào)位溢出；CPSR－當(dāng)前程序狀態(tài)寄存器（二）Q：v5以上版本才有，描述增強(qiáng)DSP運(yùn)算指令是否發(fā)生溢出；I、F：中斷禁止位，1表示中斷禁止；T：指示處理器處于ARM或Thumb工作狀態(tài)；CPSR－當(dāng)前程序狀態(tài)寄存器(三)M[4:0]：表示處理器的運(yùn)行模式0b10000——User0b10001——FIQ0b10010——IRQ0b10011——Supervisor0b10111——Abort0b11011——Undefined0b11111——SystemARM控制程序執(zhí)行的方式正常執(zhí)行，每執(zhí)行一條指令A(yù)RM指令PC+4Thumb指令PC+2跳轉(zhuǎn):B、BL、BX、BLX異常中斷執(zhí)行完當(dāng)前指令，跳轉(zhuǎn)到異常中斷處理程序執(zhí)行完返回到發(fā)生中斷指令的下一條處要保護(hù)和恢復(fù)被中斷程序的執(zhí)行現(xiàn)場(chǎng)ARM處理器的異常中斷（一）異常是指正常的程序執(zhí)行流程發(fā)生暫時(shí)的停止或改變，例如在復(fù)位、有中斷請(qǐng)求及指令預(yù)取中止時(shí)；

ARM處理器支持7種類型的異常。復(fù)位（RESET)：當(dāng)處理器的復(fù)位電平有效時(shí)，產(chǎn)生復(fù)位異常，程序跳轉(zhuǎn)到復(fù)位異常處理程序處執(zhí)行。未定義指令(UDEF)：當(dāng)ARM處理器或協(xié)處理器遇到不能處理的指令時(shí)，產(chǎn)生未定義指令異常?？墒褂迷摦惓C(jī)制進(jìn)行軟件仿真。軟件中斷(SWI)：該異常由執(zhí)行SWI指令產(chǎn)生，可用于用戶模式下的程序調(diào)用特權(quán)操作指令。使用該異常機(jī)制可以實(shí)現(xiàn)系統(tǒng)功能調(diào)用。ARM處理器的異常中斷（二）指令預(yù)取中止(PABT)：若處理器預(yù)取指令的地址不存在，或該地址不允許當(dāng)前指令訪問，存儲(chǔ)器會(huì)向處理器發(fā)出中止信號(hào)，但當(dāng)預(yù)取的指令被執(zhí)行時(shí)，才會(huì)產(chǎn)生指令預(yù)取中止異常。數(shù)據(jù)中止(DABT)：若處理器數(shù)據(jù)訪問指令的地址不存在，或該地址不允許當(dāng)前指令訪問時(shí)，產(chǎn)生數(shù)據(jù)中止異常。IRQ（外部中斷請(qǐng)求）：當(dāng)處理器的外部中斷請(qǐng)求引腳有效，且CPSR中的I位為0時(shí)，產(chǎn)生IRQ異常。系統(tǒng)的外設(shè)可通過該異常請(qǐng)求中斷服務(wù)。FIQ（快速中斷請(qǐng)求）：當(dāng)處理器的快速中斷請(qǐng)求引腳有效，且CPSR中的F位為0時(shí)，產(chǎn)生FIQ異常。ARM處理器的異常中斷（三）異常類型模式正常向量地址高向量地址復(fù)位管理0x000000000xFFFF0000未定義指令未定義0x000000040xFFFF0004軟件中斷管理0x000000080xFFFF0008指令預(yù)取中止中止0x0000000C0xFFFF000C數(shù)據(jù)中止中止0x000000100xFFFF0010IRQIRQ0x000000180xFFFF0018FIQFIQ0x0000001C0xFFFF001CARM處理器的異常中斷（四）異常優(yōu)先級(jí)異常類型1（最高）復(fù)位2數(shù)據(jù)中止3FIQ4IRQ5預(yù)取中止6未定義指令，SWIARM處理器對(duì)異常的處理（一）對(duì)異常的響應(yīng)：將下一條指令的地址存入相應(yīng)異常類型的連接寄存器LR_mode；將CPSR復(fù)制到相應(yīng)異常類型的SPSR_mode中；設(shè)置CPSR的M[4:0],強(qiáng)制改變到相應(yīng)的運(yùn)行模式；禁止正常中斷，如果異常類型為快速中斷或復(fù)位，同時(shí)禁止快中斷；強(qiáng)制PC從相關(guān)的異常向量地址取下一條指令執(zhí)行，從而跳轉(zhuǎn)到相應(yīng)的異常處理程序處。ARM處理器對(duì)異常的處理（二）異常返回從堆棧中恢復(fù)用戶寄存器將SPSR_mode復(fù)制回CPSR中復(fù)制LR_mode－>PC未定義異常的操作過程進(jìn)入異常：R14_und=產(chǎn)生異常的下一條指令地址SPSR_und=CPSRCPSR[4:0]=0b11011/*進(jìn)入未定義運(yùn)行模式*/CPSR[5]=0/*進(jìn)入ARM工作狀態(tài)*/CPSR[7]=1/*禁止正常中斷*/如果設(shè)置了高向量模式，則PC=0xFFFF0004 否則 PC=0x00000004退出異常：MOVSPCR14恢復(fù)PC（從R14_und）和CPSR（從SPSR_und），并返回到該未定義指令的下一條指令處ARM推薦的異常退出指令異常類型R14（ARM）R14（Thumb）返回指令BLPC+4PC+2MOVPC,R14SWIPC+4PC+2MOVSPC,R14UDEFPC+4PC+2MOVSPC,R14FIQPC+4PC+4SUBSPC,R14,#4IRQPC+4PC+4SUBSPC,R14,#4PABTPC+4PC+4SUBSPC,R14,#4DABTPC+8PC+8SUBSPC,R14,#8RESET---例：SWI中斷的R14例如： 0x8000

mov...... 0x8004

add...... 0x8008

SWI...... 0x800C

mov...... 0x8010

add......當(dāng)程序執(zhí)行SWI異常時(shí)，PC指向0x8010，在跳轉(zhuǎn)到異常向量的之前，ARM會(huì)把R14調(diào)整到0x800CARM數(shù)據(jù)類型字（Word）：在ARM體系結(jié)構(gòu)中，字的長(zhǎng)度為32位，而在8位/16位處理器體系結(jié)構(gòu)中，字的長(zhǎng)度一般為16位，請(qǐng)注意區(qū)分。半字（Half-Word）：