數(shù)字邏輯與數(shù)字集成電路

第2章組合邏輯電路CombinationalLogicCircuit2.1引言2.2門電路2.3常用的中規(guī)模組合邏輯電路2.4運(yùn)算器與ALU2.5組合邏輯電路中的競(jìng)爭(zhēng)與冒險(xiǎn)問(wèn)題2.1組合邏輯引言組合邏輯的概念組合邏輯函數(shù)的輸出狀態(tài)取決于所有輸入的狀態(tài)“邏輯組合”。如與非、與或邏輯等。組合邏輯電路的特點(diǎn)：1）電路的輸出只是和輸入的當(dāng)前狀態(tài)有關(guān)，和過(guò)去的狀態(tài)無(wú)關(guān)。2）區(qū)別于時(shí)序電路：和過(guò)去的狀態(tài)有關(guān)。組合邏輯：電路的輸出只是和當(dāng)前狀態(tài)有關(guān)，和過(guò)去的狀態(tài)無(wú)關(guān)。abcabc理想情況：門電路沒(méi)有延遲t0t1t2t3組合邏輯：電路的輸出只是和當(dāng)前狀態(tài)有關(guān)，和過(guò)去的狀態(tài)無(wú)關(guān)。abcabc實(shí)際情況：門電路存在延遲組合邏輯：電路的輸出只是和當(dāng)前狀態(tài)有關(guān)，和過(guò)去的狀態(tài)無(wú)關(guān)。abcabc實(shí)際情況：門電路存在延遲前沿延遲與后沿延遲不相等典型的組合邏輯電路（1）門電路（Gates）（2）譯碼電路（Decoders）

編碼電路（Encoders）（3）數(shù)據(jù)選擇電路（Multiplexer）（多路開(kāi)關(guān)）

或數(shù)據(jù)選擇器（DataSelector）（4）加法器（Adders）

算術(shù)邏輯單元(ArithmeticLogicUnits)（5）奇偶校驗(yàn)電路參考講義：第3章前三節(jié)，第4章

集成電路的分類按功能分：數(shù)字電路、線性電路（模擬電路）兩大類數(shù)字電路：從門電路到微處理器、存儲(chǔ)器等多種按半導(dǎo)體制造工藝：雙極型(TTL,LTTL,STTL,LSTTL,ECL…)

MOS(PMOS,NMOS,CMOS,BiCMOS…)

目前最常用的工藝:CMOS（互補(bǔ)金屬氧化物半導(dǎo)體）按封裝（外形）分：雙列直插、表面封裝、BGA(BallGridArray)速度功耗集成度

TTL(晶體管晶體管邏輯）快大低

MOS（金屬氧化物半導(dǎo)體）慢小高兩大類工藝技術(shù)的特點(diǎn)：集成電路發(fā)展歷史“集成電路”(IC)是相對(duì)“分立原件”而言的，是所有以半導(dǎo)體工藝將電路集成到一塊芯片的器件總稱。半導(dǎo)體制造工藝的發(fā)展帶動(dòng)了集成電路的更新?lián)Q代。VLSI時(shí)代存儲(chǔ)器件制造工藝帶動(dòng)了整個(gè)微處理器的更新?lián)Q代。摩爾定律：每18個(gè)月集成度翻一翻。集成電路內(nèi)部的連線寬度是主要的指標(biāo):0.8m,0.35m,0.25m,0.18m,0.13m…….

集成電路發(fā)展歷史（續(xù)）（1）SmallScaleIC（SSI）

小規(guī)模IC1965年規(guī)模：10個(gè)門/片電路以下主要產(chǎn)品：門電路觸發(fā)器（FlipFlop）集成電路發(fā)展歷史（續(xù)）（2）MediumScaleIC（MSI）

中規(guī)模IC1970年

規(guī)模：10－100個(gè)門/片主要產(chǎn)品：邏輯功能部件

4位ALU（8位寄存器）

集成電路發(fā)展歷史（續(xù)）（3）LargeScaleIC（LSI）

大規(guī)模IC1976年規(guī)模：100－1000個(gè)門/片主要產(chǎn)品：規(guī)模更大的功能部件存儲(chǔ)器，8位CPU集成電路發(fā)展歷史（續(xù)）（4）VerylargeScaleIC（VLSI）

超大規(guī)模IC80年代初規(guī)模：1000個(gè)門以上多個(gè)子系統(tǒng)集成集成電路發(fā)展歷史（續(xù)）（5）UltralargeScaleIC（ULSI）

甚大規(guī)模IC（微處理器等）

每隔18個(gè)月，集成度翻一翻價(jià)格1/2

品種多性能高2.2門(Gate)電路

構(gòu)成數(shù)字邏輯電路的基本元件

門電路的邏輯功能典型與非門電路結(jié)構(gòu)與非門電路的外特性與級(jí)連集電極開(kāi)路（OC）與非門三態(tài)門實(shí)際的與非門器件1714874LS002輸入4與非門1714874LS308輸入與非門與非門（NAND——NOT-AND）功能：實(shí)現(xiàn)用“0”封鎖電路，其中C為控制端PCFABFC與或非門（AND-OR-INVERT）

實(shí)現(xiàn)“與或非”邏輯+ABFCD與或非門應(yīng)用(一）實(shí)現(xiàn)封鎖+ABFCDEE=1F=0實(shí)現(xiàn)封鎖與或非門應(yīng)用（二）數(shù)據(jù)選擇當(dāng)S＝1時(shí)，A被選中F+ACS當(dāng)S＝0時(shí)，C被選中關(guān)于門電路的幾點(diǎn)說(shuō)明先”與”后”非”和先”非”后”或”等價(jià)

先”或”后”非”和先”非”后”與”等價(jià)

PCFPCF+PCFPCF+正邏輯與負(fù)邏輯在邏輯電路中，常把電平的高、低和邏輯0、1聯(lián)系起來(lái)，若H=1,L=0,稱正邏輯；若H=0,L=1,稱負(fù)邏輯。在本課程中，一律采用正邏輯。

S輸出信號(hào)輸入信號(hào)R10正邏輯01負(fù)邏輯正邏輯與負(fù)邏輯ABFLLHLLHHHHHHLABF001001111110ABF110110000001功能表正邏輯負(fù)邏輯2.2門電路門電路的邏輯結(jié)構(gòu)典型TTL與非門電路工作原理與非門電路的外特性與級(jí)連集電極開(kāi)路(OC)與非門三態(tài)門最簡(jiǎn)單的二值邏輯——開(kāi)關(guān)S輸出信號(hào)輸入信號(hào)R10正邏輯開(kāi)關(guān)打開(kāi)，V0＝“H”開(kāi)關(guān)閉合，V0＝“L”晶體管的工作狀態(tài)cbe+-+-截止?fàn)顟B(tài)Vb<0.7v,Ib=0,Ic=0,cbe飽和狀態(tài)Ic<Ib,Vb=0.7v,Vc=0.3v,cbe放大狀態(tài)Vb=0.7v,Ic=Ib雙極型三極管的輸入特性iB0Von=0.7Vbe輸入特性

+-+-雙極型三極管的輸出特性β＝00.351015

54321飽和區(qū)

Ic(mA)截止區(qū)

50uA40uA

30uA

20uA10uA

Ib=0

VcE(V)放大區(qū)IcIb+-+-晶體管的開(kāi)關(guān)狀態(tài)cbe截至狀態(tài)Vb<0.7v,Ib=0,Ic=0,cbe飽和狀態(tài)Ic<Ib,Vb=0.7v,Vc=0.3v,cbe放大狀態(tài)Vb=0.7v,Ic=Ib導(dǎo)通狀態(tài)可以是放大狀態(tài)，也可以是飽和狀態(tài)

典型的五管TTL“與非門”InputABVcc=5VOutputYGND典型的電路，優(yōu)美的作品！只分析原理，不講如何設(shè)計(jì)。與非門工作原理：(輸入為低)設(shè)：”L”=0.1V，”H”=3.6VVA=”L”，VB=”H”，IR1流向A,其電流為IA＝IIL

＝(Vcc-Vbe1-VA)/R1=1.4mA

Vb1=VA+Vbe1=0.8V，Ic1很小，T1深飽和，Vc1=VA+Vces1=0.1V+0.3V=0.4V

，導(dǎo)致T2，T5截止，Vc2≈Vcc，T3，T4導(dǎo)通輸出電壓:V0h=Vc2-Vbe3-Vbe4=3.6V輸出電流Ioh

:從T4向外流?！癏”“L”“H”ABVcc=5V與非門工作原理：(輸入為高)VA=VB=”H”=3.6V

IR1全部流向T2基極輸入漏電流IIH，從多發(fā)射極流入T2,

T5飽和,T2基極的電壓為1.4v,T2發(fā)射極(T5基極)的電壓為0.7V。由于T5飽和，所以：輸出電壓:VoL

=Vces5=0.1~0.3V=”L”輸出電流IoL：從外電路流向T5由于T2飽和,所以T2集電極的電壓為1V,T3,微導(dǎo)通，T4截止T3-T4稱“1”輸出級(jí)，T5稱“0”輸出級(jí)，組成推-拉式輸出結(jié)構(gòu)，又稱圖騰柱結(jié)構(gòu)（Totem）輸出圖騰柱“H”“H”“L”與非門結(jié)構(gòu)T2分相器T3,T4“1”驅(qū)動(dòng)極T5“0”驅(qū)動(dòng)極T1與ABY基極輸入，集電極輸出，反相基極輸入，發(fā)射極輸出，同相t1ABF邏輯門由高變低和由低變高的快慢對(duì)計(jì)算機(jī)運(yùn)行速度的影響假設(shè)tc1=30ns,tc2=5ns,t1=10ns,第一種情況的速度為:1109/(tc1+t1)=25106Hz。第二種情況的速度為1109/(tc2+t1)=66.7106HzABFABFt1t1t1開(kāi)關(guān)特性TTL線路有較快的開(kāi)關(guān)速度，原因：輸入由“1”跳至“0”時(shí)，因T1射極突跳至“0”，IR1流入T1射極，因T2，T5此時(shí)尚未脫離飽和，VC1仍為1.4V，T1處于放大狀態(tài)，于是有很大的電流從T2基極流向T1，使T2基區(qū)存儲(chǔ)電荷迅速消散，加快T2退出飽和，因而加快與非門輸出由“0”向“1”的轉(zhuǎn)換開(kāi)關(guān)特性在T2由飽和向截止轉(zhuǎn)換時(shí)，VC2升高，使T3、T4同時(shí)導(dǎo)通，“1”驅(qū)動(dòng)級(jí)給尚未脫離飽和的T5提供很大集流，從而使T5迅速脫離飽和。在T5脫離飽和時(shí)，VC2抬高，Ib5隨之減少，這時(shí)T5吸收不了由T3,T4流來(lái)的電流，它們大部分流向輸出負(fù)載電容，使它迅速充電，加快輸出電壓上升R3為T5基區(qū)電荷的逸散提供了通路，使T5截止過(guò)程加快開(kāi)關(guān)特性描述開(kāi)關(guān)特性的參數(shù)：

TPLH，TPHL

，TPD(PropagationDelay)

TPD=(TPLH＋TPHL)/

2（約3－5ns）延遲時(shí)間的測(cè)量CH1CH2CPOUT紅色波形為輸入白色波形是延遲后的轉(zhuǎn)移特性(VIN-VOUT關(guān)系曲線)在曲線上，VOUT急劇下降時(shí)的VIN稱：閾值電壓VT，或稱門檻電壓

VINVOUT直流參數(shù)“0”輸入電流IIL<=1.6mA

“1”輸出電流I0H<=0.4mA“1”輸出電壓Voh

>=3V

(10個(gè)負(fù)載)

“1”輸入電流IIH<=40uA“0”輸出電流I0L<=16mA”“0”輸出電壓VoL<=0.35V(10個(gè)負(fù)載)“0”“1”“0“1”門電路級(jí)聯(lián)：前一個(gè)器件的輸出就是后一個(gè)器件的輸入，后一個(gè)是前一個(gè)的負(fù)載，兩者要相互影響?！?”“0”“1”“0”負(fù)載能力的計(jì)算“1”IoH=N*IIHN=IoH/IIH=400uA/40uA=10門電路級(jí)聯(lián)“0”IoL=N*IILN=IoL/IIL=16mA/1.6mA=10負(fù)載大于與非門承受能力

的狀態(tài)分析（IOL）T1“0”T5T4T1正常工作時(shí)，T5處于深飽和狀態(tài)，T5的Vc=0.3v，Ic遠(yuǎn)小于Ib

。當(dāng)負(fù)載增大時(shí)，IOL

增大到Ic

Ib,T5將脫離飽和狀態(tài)進(jìn)入放大狀態(tài)，Vc不能保持0.3v，將會(huì)增大，所以T5的輸出就無(wú)法保持“低”的有效狀態(tài)。負(fù)載大于與非門承受能力

的狀態(tài)分析（IOH）“1”T1“1”T3T4T1T2VccR2正常工作時(shí)，T3,T4處于導(dǎo)通狀態(tài)，T3基極的電流非常小，R2上的壓降可以忽略，所以T3基極的電壓為5v。輸出的電壓為5v-0.7v-0.7v=3.6v。當(dāng)負(fù)載（IOH)非常大時(shí)，R2上的電流也增大，R2上的壓降也會(huì)增大，T3基極的電壓會(huì)下降，所以輸出的電壓會(huì)降低。不能保持在3.6v左右。結(jié)論負(fù)載大于與非門承受能力時(shí)，低電平變高，高電平變低。與非門處于非正常工作方式，將會(huì)導(dǎo)致整個(gè)邏輯電路不能工作。小結(jié)與非門的工作原理與非門的開(kāi)關(guān)特性與非門的轉(zhuǎn)移特性與非門的帶負(fù)載能力電路設(shè)計(jì)中“線與”在電路設(shè)計(jì)中經(jīng)常需要一些邏輯電路的輸出直接連接在一起，實(shí)現(xiàn)“線與”。例如簡(jiǎn)單的中斷邏輯示意。CPU外設(shè)1外設(shè)2外設(shè)3int“線與”“線與”的定義如果把驅(qū)動(dòng)電路A、B、C……的輸出直接掛向總線，要求當(dāng)某一驅(qū)動(dòng)器向總線發(fā)送數(shù)據(jù)D時(shí)，其余驅(qū)動(dòng)器OFF，輸出均為“1”。這樣，總線狀態(tài)為各驅(qū)動(dòng)器輸出狀態(tài)之“與”，即D·1·1·……=D，把這種與連接稱為“線與”（WiredAND）。

普通與非門輸出實(shí)現(xiàn)“線與”時(shí)

電流流向T4T5T5T41212普通與非門是否可以實(shí)現(xiàn)“線與”功能？為什么普通與非門輸出不能直接連在一起上面與非門的輸入為“0”，T3和T4導(dǎo)通，與非門的輸出為“1”。下面與非門的輸入為“1”，T2和T5導(dǎo)通，與非門的輸出為“0”。如果“線與”在一起，由于在Vcc和“地”之間形成了一個(gè)通路，流過(guò)這個(gè)通路的電流約為5v/100=50mA。這個(gè)電流數(shù)值以遠(yuǎn)遠(yuǎn)超過(guò)正常工作電流，將會(huì)損壞上面的T4或下面的T5?！?”“1”“0”“1”使用普通邏輯門實(shí)現(xiàn)“線與”時(shí)帶來(lái)的問(wèn)題圖騰輸出結(jié)構(gòu)的電路，是不能把它們的輸出線與在一起的。否則，當(dāng)一門電路的輸出為“H”，另一為“L”時(shí)，有大電流從“H”端流向“L”端，電流太大，會(huì)燒壞與非門。邏輯設(shè)計(jì)中遇到“線與”時(shí)怎么辦？集電極開(kāi)路輸出門電路把T3、T4網(wǎng)絡(luò)去掉，這種輸出結(jié)構(gòu)稱為OC輸出結(jié)構(gòu)。這種門電路稱為OC門。線與時(shí)，輸出回路間的電流通路不復(fù)存在。電流都是由Vdd和RL

聯(lián)合提供。一般RL

稱為上拉電阻，阻值為1.5K,所以當(dāng)線與的輸出為低電平時(shí)，T5上的最大電流為5V/1.5K=3.3mA。不會(huì)損壞器件。OUT集電極開(kāi)路輸出與非門電路由于OC門輸出不是Totem結(jié)構(gòu)，電路的上升延遲很大，這是因?yàn)椋篢5退飽和很慢

對(duì)輸出負(fù)載電容的充電電流只能通過(guò)外接的RL來(lái)提供。因此，輸出波形的上升沿時(shí)間很大。采用OC門只適合速度較慢的電路，對(duì)于速度要求較快（例如CPU的數(shù)據(jù)總線），就不能使用OC門問(wèn)題：OC門是否可以和普通與非門實(shí)現(xiàn)“線與”？設(shè)計(jì)速度較快“線與”邏輯需要采用三態(tài)門三態(tài)門電路（Tri-StateCircuit）的基本原理三態(tài)門電路即保留了Totem輸出結(jié)構(gòu)，又具有OC門輸出可以“線與”的特點(diǎn)基本原理

當(dāng)G=0，T3、T4、T5均截止，NAND輸出F=Z（高阻態(tài)）當(dāng)控制G=1時(shí)，電路是一個(gè)Totem結(jié)構(gòu)的NAND三態(tài)電路Tri-StateCircuitABG功能表ABGFXX0Z001110110111111