研嵌入式系統(tǒng)存儲系統(tǒng)設計

2023/2/1114.1存儲系統(tǒng)概述存儲器分類按工藝分類:TTL、MOS、CMOS按位數(shù)和容量分類:(單個芯片)

1位：1Kb、8Kb、64Kb、…、1Mb、…、4Gb4位：2K*4b、…8位：1KB、8KB、64KB、128KB、…

（B=byte;b=bit）1位、4位存儲器芯片常用于PC機內(nèi)存條；8位存儲器芯片則常用于嵌入式系統(tǒng)。第1頁/共43頁第一頁，共44頁。2023/2/112按存儲方式分類:只讀ROM：非易失，高速讀、低速寫只讀存儲器ROM：不可編程、出廠固化可編程只讀存儲器PROM：可一次性編程可擦除可編程只讀存儲器EPROM：可多次編程

紫外線擦除可編程只讀存儲器UVPROM：可多次編程，靠紫外線照射實現(xiàn)擦除電可擦除可編程只讀存儲器EEPROM：可多次編程，靠較高電壓電信號實現(xiàn)擦除快閃存儲器FlashMemory：高速編程的EEPROM（塊編程技術）第2頁/共43頁第二頁，共44頁。2023/2/113隨機：RAM掉電失數(shù)，高速讀寫靜態(tài)隨機存儲器SRAM：不需刷新，低容量

動態(tài)隨機存儲器DRAM：需要刷新，高容量同步動態(tài)隨機存儲器SDRAM：與CPU使用相同時鐘雙數(shù)據(jù)輸出同步動態(tài)存儲器DDR：時鐘的上升沿和下降沿都可以讀出數(shù)據(jù)集成隨機存儲器iRAM：自帶刷新邏輯電路的DRAM非易失性隨機存儲器NVRAM：斷電后數(shù)據(jù)仍能保留的RAM。（自帶電池、FRAM）由于FlashMemory性能的提高，目前也被歸入NVRAM。但其精確的描述應該是NVM（Non-VolatileMemory）第3頁/共43頁第三頁，共44頁。2023/2/114存儲系統(tǒng)的主要指標存儲容量包括ROM和RAM各自的容量讀寫速度ROM、RAM的速度與CPU的匹配負載要求地址、數(shù)據(jù)總線的驅(qū)動能力功耗要求所有存儲器對電源的需求（作為系統(tǒng)對電源驅(qū)動能力要求的一部分，整個嵌入式系統(tǒng)的功耗應該統(tǒng)一考慮）第4頁/共43頁第四頁，共44頁。2023/2/115存儲系統(tǒng)的設計步驟存儲空間的分配：ROM、RAM、IO存儲器芯片選擇：總線負載相關確定譯碼方式：全譯碼、局部譯碼、線選計算總線負載：必要時增加驅(qū)動電路檢查速度匹配：CPU與存儲器邏輯電路設計：EDA工具（PROTEL）版圖設計：EDA工具（PROTEL）電路加工、調(diào)試：委托加工、調(diào)試工具（邏輯筆、示波器、邏輯分析儀）第5頁/共43頁第五頁，共44頁。2023/2/1164.2地址譯碼存儲器芯片的信號線包括：數(shù)據(jù)線、地址線、控制線。例：8KBSRAM6264地址線：A0-A12

數(shù)據(jù)線：DQ0-DQ7

控制線：片選：/E1、E2

讀（輸出允許）：/G寫：/W

電源：VCC、VSS

（NC：無用管腳）第6頁/共43頁第六頁，共44頁。2023/2/117處理器的地址總線一般多于存儲器芯片的地址線，其多出的地址線稱為高位地址線，對應芯片的地址線稱為低位地址線。如：MCS-51單片機有16位地址線其對應6264芯片的A0-A12為低位地址其余A13-A15為高位地址存儲器芯片的地址線連接總線低位地址，總線高位地址通過譯碼，產(chǎn)生片選信號。存儲器譯碼片選低位地址高位地址第7頁/共43頁第七頁，共44頁。2023/2/118全地址譯碼對所有高位地址全譯碼：芯片訪問地址唯一通過對全部高位地址線譯碼，產(chǎn)生的某一個片選信號選中芯片，則該芯片在存儲空間中的定位是唯一的。例：8KBFFFFH0000H第8頁/共43頁第八頁，共44頁。2023/2/119局部地址譯碼對部分高位地址譯碼：芯片訪問地址不唯一通過對部分高位地址線譯碼，產(chǎn)生的某一個片選信號選中芯片，則該芯片在存儲空間中的定位并不是唯一的。在小型嵌入式應用中，只要存儲空間夠用，這種譯碼可以節(jié)省譯碼電路開銷。FFFFH0000H8KB8KB第9頁/共43頁第九頁，共44頁。2023/2/1110直接線選：芯片訪問地址不唯一完全省略譯碼電路，直接用某一高位地址線（或其反相信號）作為片選信號選中芯片，該芯片在存儲空間中的定位也不是唯一的

若能保證A13-A15在任意時刻至多僅有一位為零，則該系統(tǒng)最多可完成4個芯片的選擇FFFFH0000H8KB8KBFFFFH0000H8KB或8KB8KB禁止禁止禁止禁止第10頁/共43頁第十頁，共44頁。2023/2/1111譯碼電路譯碼方式：譯碼器芯片譯碼：如74138、74139組合邏輯門譯碼：如7404、7430、…

ROM譯碼：利用ROM存儲器實現(xiàn)譯碼第11頁/共43頁第十一頁，共44頁。2023/2/11124.3RAM與總線的連接的連接1）SRAM存取速度匹配計算若：存儲器芯片讀寫周期：Tcyc地址總線延時：Tad(包括驅(qū)動、長度等延時)數(shù)據(jù)總線延時：Tdd(包括驅(qū)動、長度等延時)CPU時鐘周期：TCPU用于總線數(shù)據(jù)讀寫的時鐘數(shù)：n則應有：實際應用中，在上式基礎上應再增加30%的余量。第12頁/共43頁第十二頁，共44頁。2023/2/1113速度匹配計算：舉例用單片機MCS-51連接SRAM6264MCS-51的標準晶振為12MHZ，其時鐘為晶振的二分頻即6MHZ，則時鐘T=167nsMCS-51的外部存儲器讀寫指令需要6個時鐘周期，其中2個用于鎖存地址，其余4個用于總線讀寫，則n=46264的讀寫周期Tcyc=150ns

一般嵌入式系統(tǒng)總線的典型延時：

Tad=Tdd=120ns則有：結論：速度可以匹配。第13頁/共43頁第十三頁，共44頁。2023/2/11142）SRAM負載計算與總線負載計算對應，算法相同。3）慢速SRAM的處理某些SRAM速度過慢，無法匹配CPU速度時：簡單的辦法可以降低CPU的頻率插入“等待”信號，讓CPU的讀寫時鐘數(shù)增加，但這需要支持“等待”信號的CPU為慢速SRAM設置單獨的數(shù)據(jù)通道，增加地址、數(shù)據(jù)及控制寄存器，依靠軟件來控制時序，總線僅直接與寄存器交換數(shù)據(jù)。放棄慢速SRAM，改變設計。第14頁/共43頁第十四頁，共44頁。2023/2/11154）SRAM存儲系統(tǒng)設計實例用AT89C51單片機連接2片6264靜態(tài)隨機存儲器第15頁/共43頁第十五頁，共44頁。2023/2/1116的連接DRAM比SRAM體積小、功耗低、容量高DRAM連接中也要考慮SRAM連接中涉及的問題速度、負載等DRAM的連接中還要考慮刷新問題需要為DRAM設計刷新電路許多CPU帶有刷新邏輯也可使用自帶刷新功能的iRAM因為刷新電路較為復雜，在小型嵌入式系統(tǒng)中使用DRAM的情況并不多。第16頁/共43頁第十六頁，共44頁。2023/2/1117多端口存儲器多端口存儲器是指在一個存儲體上有多個讀寫端口，可以支持多條總線同時訪問的存儲器。PC機中顯示卡上的存儲器就是典型的雙端口，由CPU通過一個端口傳入顯示數(shù)據(jù)，而顯示卡上的處理器（GPU）通過另一端口讀出數(shù)據(jù)進行顯示。嵌入式系統(tǒng)中，DSP經(jīng)常使用多端口存儲器進行數(shù)據(jù)傳送和處理，它使流式數(shù)據(jù)的傳送和處理更加方便。第17頁/共43頁第十七頁，共44頁。2023/2/1118使用單端口存儲器配合一些控制邏輯，是可以實現(xiàn)多端口功能的。但目前已經(jīng)出現(xiàn)了多端口的芯片產(chǎn)品，可以直接利用。例：雙端口存儲器芯片DS1609雙端口SRAM、A、B兩端口對稱256*8bit

AD0–AD7是地址、數(shù)據(jù)復用線

CE-片選、OE-輸出允許、WE-寫信號第18頁/共43頁第十八頁，共44頁。2023/2/1119DS1609的沖突裁決

當兩個端口異步工作時，沒有沖突產(chǎn)生，可以正常讀寫。當DS1609的A、B兩端口同時被訪問時，DS1609有如下裁決策略：允許同時讀出操作允許一個端口寫，另一個端口讀

若讀寫是指向同一個存儲單元，則讀出的數(shù)據(jù)或者是舊數(shù)據(jù)、或者是新數(shù)據(jù)，而不會是2個數(shù)據(jù)的混合。允許同時寫不同的存儲單元不允許同時寫相同的存儲單元，這時必需額外的控制邏輯或軟件參與管理。第19頁/共43頁第十九頁，共44頁。2023/2/11204.4ROM與總線的連接ROM與RAM存儲器的應用差別是沒有寫操作對ROM的寫入是編程操作，一般需要特殊的外部電壓條件和操作時序。以8KBUVPROM2764為例：地址線：A0-A12

數(shù)據(jù)線：D0-D7

控制線：片選：/CE

讀（輸出允許）：/OE編程：/PGM

編程電壓:VPP第20頁/共43頁第二十頁，共44頁。2023/2/11211）連接與RAM相同的時間、負載計算除VPP、/PGM信號外，與RAM的連接方法相同2）編程編程時要求VPP加載高電壓（12.5V–21V），具體數(shù)值依不同芯片型號的要求選定。編程信號（/PGM）可以用普通IO線連接在讀出數(shù)據(jù)時，編程信號保持高電平在編程寫入時，編程信號用軟件復位、置位的方法產(chǎn)生負脈沖，其寬度由軟件控制。若無需編程功能，VPP、/PGM可均接入VCC第21頁/共43頁第二十一頁，共44頁。2023/2/11221）典型芯片及連接8KBEEPROMAT28C64地址線：A0-A12

數(shù)據(jù)線：I/O0–I/O7

控制線：片選：/CE

讀（輸出允許）：/OE編程（寫）：/WE

狀態(tài)輸出：RDY

電源：VCC、GND除RDY信號外，與RAM的連接方法相同第22頁/共43頁第二十二頁，共44頁。2023/2/1123AT28C64的編程（寫入）AT28C64

編程邏輯在芯片內(nèi)部，芯片本身通過一個緩沖區(qū)連接外部數(shù)據(jù)線

AT28C64的讀出與EPROM、RAM相同

AT28C64的寫入數(shù)據(jù)按總線時序首先進入緩沖區(qū)，隨后啟動內(nèi)部編程并在1毫秒內(nèi)完成，編程期間RDY信號為低電平（BUSY）。芯片AT28C64X的編程時間為200微秒芯片AT28C64B還支持頁編程，其緩沖區(qū)為64字節(jié)的頁，可一次連續(xù)接收64字節(jié)寫入1字節(jié)后150us無新數(shù)寫入，則開始編程每寫入1字節(jié)后150us內(nèi)繼續(xù)寫入新字節(jié)，最多可寫入64字節(jié)數(shù)據(jù)，再開始頁編程并一次完成。唯一限制條件是頁地址是按64字節(jié)對齊的。第23頁/共43頁第二十三頁，共44頁。2023/2/11242）串行EEPROM采用串行方式輸入、輸出數(shù)據(jù)一般使用I2C或SPI總線進行數(shù)據(jù)傳送特點：接口引線少、體積??；速度慢、僅作外存舉例：X25043/45

芯片512X8Bit串行EEPROM上電復位、低壓復位、看門狗定時器功能

管腳：

/CS：片選

/WP：寫保護輸入

RESET：復位輸出

SI、SO、SCK：SPI總線第24頁/共43頁第二十四頁，共44頁。2023/2/1125X25043/45的內(nèi)部結構和控制指令第25頁/共43頁第二十五頁，共44頁。2023/2/1126X25043/45EEPROM的讀/寫時序第26頁/共43頁第二十六頁，共44頁。2023/2/1127閃存)本質(zhì)上是EEPROM，特點是編程速度極快Flash芯片按接口方式分有2類：并行接口：提供8或16位數(shù)據(jù)IO線串行接口：提供1-2位數(shù)據(jù)IO線，內(nèi)部按每地址8或16位組織。(大容量產(chǎn)品常采用)1）并行接口Flash芯片以ATMEL公司的AT29C040A為例第27頁/共43頁第二十七頁，共44頁。2023/2/1128AT29C040A的特點4Mb(512Kx8bit)FlashMemory

內(nèi)部鎖存器容量256Byte讀出時間90ns鎖存器寫入時間190ns全鎖存器編程時間10ms編程忙狀態(tài)輸出(/MSB)提供軟、硬件數(shù)據(jù)保護可定義引導程序塊編程次數(shù)>10000單一5V供電第28頁/共43頁第二十八頁，共44頁。2023/2/1129AT29C040A的內(nèi)部結構和連接AT29C040A的連接與一般SRAM相同AT29C040A的讀寫操作也基本與SRAM相同第29頁/共43頁第二十九頁，共44頁。2023/2/11302）串行接口Flash芯片以ATMEL公司的AT45DB081D

為例三星K9NCG08U5M64Gb(8Gx8bit)FlashMemory第30頁/共43頁第三十頁，共44頁。2023/2/1131AT45DB081D

的特點8Mb(1Mx8bit)FlashMemory66MHzRapidSSerialInterface(兼容SPI)可配置的頁容量256B、264B/PAGE可全片或按扇區(qū)、塊、頁擦除2頁SRAM數(shù)據(jù)緩沖區(qū)128B安全寄存器：其中64B用戶可編程空間

64B唯一的器件標識編程次數(shù)>100,000單一2.5V-3.6V供電第31頁/共43頁第三十一頁，共44頁。2023/2/1132AT45DB081D

的內(nèi)部結構和連接AT45DB081D的連接使用標準SPI接口第32頁/共43頁第三十二頁，共44頁。2023/2/1133AT45DB081D

的內(nèi)部存儲器結構1扇區(qū)=32塊；1塊=8頁；1頁=256（264）字節(jié)第33頁/共43頁第三十三頁，共44頁。2023/2/11343）存儲卡許多公司推出各種類型基于FlashMemory的存儲卡，方便了閃存的使用、更換、擴容。由于歷史和市場競爭的原因，存儲卡的種類很多，但目前已經(jīng)占領市場的幾種主流存儲卡產(chǎn)品規(guī)范，成為了實際的業(yè)界標準。第34頁/共43頁第三十四頁，共44頁。2023/2/1135幾種主流存儲卡產(chǎn)品U盤：USB接口移動硬盤CF卡：CompactFlash

SanDisk公司94年推出

SD卡：SecureDigital松下、

東芝、SanDisk聯(lián)合開發(fā)MiniSD卡：SD卡的縮小版MicroSD卡：更小的SD卡又稱T-Flash，TF卡是miniSD卡的一半大，體積的1/4第35頁/共43頁第三十五頁，共44頁。2023/2/1136另外幾種常見存儲卡產(chǎn)品MMC卡：MultiMediaCard由SanDisk與Siemens開發(fā)，MMC卡的兼容性方面不及SD卡，數(shù)據(jù)傳輸速度也受到硬件限制。MS記憶棒：MemoryStick

Sony開發(fā)，具有寫保護開關M2卡：MemorystickMicro

Sony與SanDisk主推的一種新標準存儲卡，體積比TF略小。是目前已知最小的存儲卡主要用在索愛的手機上第36頁/共43頁第三十六頁，共44頁。2023/2/1137i）CF卡規(guī)范CF卡組成：FlashMemory+ControllerIO接口有50線組成CF卡有3種工作模式：存儲器模式

IO模式IDE模式每一種模式的電路連接方式不同CF卡的默認模式是存儲器模式，使用存儲器模式不需要配置任何寄存器。在存儲器模式和IO模式下，可以采用8位或16位的訪問方式。第37頁/共43頁第三十七頁，共44頁。2023/2/1138ii）SD卡規(guī)范特點：兩個可選的通信協(xié)議：SD隨機模式存取

SPI串行模式存取可變時鐘頻率：0－25MHz工作、通信電壓范圍：2.0-3.6V無需額外編程電壓卡上錯誤校正卡片帶電插拔保護最大讀寫速率：10Mbyte/Sec數(shù)據(jù)壽命：10萬次編程/擦除第38頁/共43頁第三十八頁，共44頁。2023/2/1139SD卡組成：Flash+InterfaceController

SD卡所有單元由內(nèi)部時鐘發(fā)生器提供時鐘接口線9條，可配置為：

6線SD卡接口

CMD，CLK，DAT0-DAT3

4線SPI接口CS，SCLK，DI，DO第39頁/共43頁第三