芯片行業(yè)產(chǎn)業(yè)鏈梳理2022

芯片國產(chǎn)化率不高，現(xiàn)在人才缺口很多。人才流動現(xiàn)狀是，從外資公司往國內(nèi)公司流動。半導體行業(yè)門檻比較高，從業(yè)人員素質(zhì)整體偏高，大部分都是211/985相關(guān)專業(yè)畢業(yè)。典型公司有：Intel（英特爾）.AMD（超威半導體）,Qualcomm（高通）,ARM（英國arm公司）,nVidia（英偉達）,海思，Broadcom（博通）,Synopsys（新思科技）,NXP（恩智浦）,Micron（美國美光）,平頭哥，寒武紀，Zhaoxin(VIA-S3)（兆芯）,紫光展銳，聯(lián)芯，MTK（聯(lián)發(fā)科）,三星，ST（意法半導體）,Apple.TI….芯片，又稱微電路（microcircuit)、微芯片（microchip)、集成電路（英語：integratedcircuit,IC).是指內(nèi)含集成電路的硅片，體積很小，常常是計算機或其他電子設(shè)備的一部分。芯片，英文為Chip;芯片組為Chipset.芯片一般是指集成電路的載體，也是集成電路經(jīng)過設(shè)計、制造、封裝、測試后的結(jié)果，通常是一個可以立即使用的獨立的整體?！靶酒焙汀凹呻娐贰边@兩個詞經(jīng)?；熘褂?，比如在大家平常討論話題中，集成電路設(shè)計和芯片設(shè)計說的是一個意思，芯片行業(yè)、集成電路行業(yè)、IC行業(yè)往往也是一個意思。實際上，這兩個詞有聯(lián)系，也有區(qū)別。集成電路實體往往要以芯片的形式存在，因為狹義的集成電路，是強調(diào)電路本身，比如簡單到只有五個元件連接在一起形成的相移振蕩器，當它還在圖紙上呈現(xiàn)的時候，我們也可以叫它集成電路，當我們要拿這個小集成電路來應用的時候，那它必須以獨立的一塊實物，或者嵌入到更大的集成電路中，依托芯片來發(fā)揮他的作用；集成電路更著重電路的設(shè)計和布局布線，芯片更強調(diào)電路的集成、生產(chǎn)和封裝。而廣義的集成電路，當涉及到行業(yè)（區(qū)別于其他行業(yè)）時，也可以包含芯片相關(guān)的各種含義。很多計算機、電子設(shè)備都含有芯片，只不過復雜程度不同，價格差別很大而已。芯片是肉眼看不見的，所以相對來講大家覺得比較神秘，比較難理解，其實可以理解為一臺電腦的微小版本，各種功能都有，比如存儲功能，計算功能，圖像識別功能，指紋識別功能等。被放置在硅片上的集成電路，是有專門的產(chǎn)業(yè)鏈的。這條產(chǎn)業(yè)鏈包括設(shè)計、制造、封裝三個環(huán)節(jié)，技術(shù)含量逐步降低。設(shè)計就是：芯片設(shè)計就相當于是IC設(shè)計中的建筑師，主要是出設(shè)計圖，這個建筑師的角色相當重要。制造就是：芯片制造的過程就如同用樂高蓋房子一樣，先有晶圓作為地基，再層層往上疊的芯片制造流程后，就可產(chǎn)出必要的IC芯片。封裝就是：經(jīng)過漫長的流程，從設(shè)計到制造，終于獲得一顆IC芯片了。然而一顆芯片相當小且薄，如果不在外施加保護，會被輕易的刮傷損壞。此外，因為芯片的尺寸微小，如果不用一個較大尺寸的外殼，將不易以人工安置在電路板上。這就需要對芯片進行封裝。其中設(shè)計環(huán)節(jié)處于整個產(chǎn)業(yè)鏈條的上游，技術(shù)含量最高。但是目前，國內(nèi)的集成電路產(chǎn)業(yè)仍以封裝為主在制造和設(shè)計上，僅有少數(shù)的幾家公司在做，比如：（這里主要講的是中國大陸哈，中國臺灣的芯片實力還是很強的）芯片制造方向公司有：SMIC中芯國際、華力微電子、華虹宏力、無錫海力士芯片設(shè)計方向公司有：華為海思、紫光展銳、豪威、匯頂?shù)取Ｐ酒鉁y方向公司有：江蘇長電科技、力成科技、南茂科技、頎邦科技、天水華天科技、通富電子等等，一共有幾十家，不在這里一一講了。其中芯片制造和封裝測試環(huán)節(jié)屬于制造業(yè)，會涉及到材料和設(shè)備，所以集成電路產(chǎn)業(yè)鏈又包括原材料、設(shè)備、設(shè)計、制造和封測這5大部分，每一部分又包括很多細分領(lǐng)域。因此，在芯片行業(yè)中，就會包括這么幾類公司：芯片設(shè)計公司，半導體相關(guān)設(shè)備制造公司，半導體制造公司，半導體封裝測試公司，光罩制作公司等。因此，當我們的獵頭小伙伴做芯片行業(yè)開發(fā)客戶時，你要清楚，你做的是哪一個類別的客戶。那么，芯片設(shè)計的主要細分類型有哪些呢？有下面4種分類方法哈。第一種按電路規(guī)模分：啥叫電路規(guī)模呢？主要是指集成度規(guī)模，比如小規(guī)模集成電路（100個元器件以下）、中規(guī)模集成電路（不超過1000個元器件）和大規(guī)模集成電路（1000個元器件以上）。現(xiàn)已出現(xiàn)了超大規(guī)模集成電路，其集成度更高，可包含十萬個元器件以上。具體縮寫有：－SSI、MSI、LSI、VLSI、ULSI--具體名稱什么意思就不講了，大家自己去百度哈第二種按電路用途分：啥叫電路用途呢？主要是指芯片應用的領(lǐng)域。具體分為：－通用IC和專用IC(ASIC,ApplicationsSpecificIntegratedCircuit)通用IC:是指那些用戶多、使用領(lǐng)域廣泛、標準型的電路，如存儲器（DRAM)、微處理器（MPU)及微控制器（MCU)等，反映了數(shù)字IC的現(xiàn)狀和水平。專用IC(ASIC):是指為特定的用戶、某種專門或特別用途而設(shè)計的電路，如專用的電源芯片、數(shù)模轉(zhuǎn)換芯片、LCDdriver、圖形芯片等。第三種按電路性能分：啥叫電路性能呢？電路分為進行數(shù)字信號處理的數(shù)字電路和進行模擬信號處理的模擬電路，這兩個性能是不同的，數(shù)字信號以二進制0與1兩個狀態(tài)表示，模擬信號是用電壓、電流或者頻率的大小來表示的。所以按照電路性能分為：－數(shù)字ASIC和模擬ASIC·第四種按制造方法分：－全定制集成電路－半定制集成電路－可編程集成電路－全定制集成電路按規(guī)定的功能、性能要求，對電路的結(jié)構(gòu)布局、布線均進行專門的最優(yōu)化設(shè)計，以達到芯片的最佳利用。這樣制作的集成電路稱為全定制電路。－半定制集成電路由廠家提供一定規(guī)格的功能塊，如門陣列、標準單元、可編程邏輯器件等，按用戶要求利用專門設(shè)計權(quán)的軟件進行必要的連接，從而設(shè)計出所需要的專用集成電路，稱為半定制電路。－可編程的集成電路是此集成電路內(nèi)部有可供用戶自行編程的ROM區(qū)。它可以是EEPROM(紫外線可擦除的可編程，或者其它形式的可編程存貯器。用戶可以在這個區(qū)域內(nèi)編寫簡短的程序（用機器語言），它多用在單片機，F(xiàn)PGA....給應用帶來很大的方便。這里，我用第二種電路用途分類，來舉個例子，像高通、博通、英偉達和英特爾等企業(yè)生產(chǎn)的芯片主要用于：電腦、手機的CPU和存儲器的，屬于通用類芯片。像TI、NXP、ADI、紫光展銳、豪威等企業(yè)生產(chǎn)的芯片主要用于：電器、汽車、工業(yè)領(lǐng)域的，屬于專用類芯片。當然，通用類芯片的技術(shù)含量最高，也是目前我們國產(chǎn)化最難，進度最慢的細分市場。既然說到了人工智能芯片，下面我們重點講講這個類別，也是當下很火的細分。人工智能芯片也叫AI芯片。AI芯片其實也是做數(shù)字IC,只不過會更多的需要側(cè)重AI的算法。AI芯片所應用的領(lǐng)域更多的會和算法有很大的關(guān)聯(lián)。比如說各種識別，語音識別、視頻識別、語義識別等。有了專業(yè)的AI芯片作為識別的處理中心，精度和速度會提升非常多！在5G的架構(gòu)下，AI已是下個世代科技革命和產(chǎn)業(yè)變革的重要驅(qū)動力量。AI將能催生出新的技術(shù)、產(chǎn)品、產(chǎn)業(yè)，及企業(yè)營運模式，進而引發(fā)經(jīng)濟結(jié)構(gòu)大轉(zhuǎn)變，甚至提升整體經(jīng)濟生產(chǎn)力。AI產(chǎn)業(yè)的發(fā)展有三個基本要素，即演算法，數(shù)據(jù)和運算力，其中，運算力的關(guān)鍵在芯片。中國當下最受矚目的AI半導體廠華為海思、寒武紀、地平線、比特大陸、燧原等各自有專精的領(lǐng)域。另外互聯(lián)網(wǎng)公司阿里巴巴（平頭哥）、騰訊、百度、頭條等都在涉及AI芯片這個領(lǐng)域。海外的Google、Facebook、Amazon、微軟等公司早就進入芯片這個領(lǐng)域。那么互聯(lián)網(wǎng)公司為什么要造芯片呢？？芯片的設(shè)計過程一般分為兩個部分，分別為：前端設(shè)計（也稱邏輯設(shè)計）和后端設(shè)計（也稱物理設(shè)計），這兩個部分并沒有統(tǒng)一嚴格的界限，凡涉及到與工藝有關(guān)的設(shè)計都可稱為后端設(shè)計。前端設(shè)計出來的網(wǎng)表只是一個模擬的結(jié)果，只是邏輯上的電路結(jié)構(gòu)，所以又叫邏輯設(shè)計。（網(wǎng)表是個文本文件，接下來我們會有專門的解釋。）后端設(shè)計將前端設(shè)計產(chǎn)生的門級網(wǎng)表通過EDA設(shè)計工具進行布局布線，進行物理驗證并最終產(chǎn)生供制造用的GDSII數(shù)據(jù)（GDSII格式是一種二進制的數(shù)據(jù)結(jié)構(gòu)，是現(xiàn)在業(yè)界公認的半導體物理版圖存儲格式，它是以數(shù)據(jù)流形式存儲數(shù)據(jù)的）。在做布局布線的時候，按照工藝的不同，做出實際的GDS網(wǎng)表，和實際工藝廠做出的芯片就是一樣的了。所以稱為物理設(shè)計。好，下面我們開始講前端設(shè)計的流程。前端設(shè)計主要有7個流程，分別是規(guī)格制定詳細設(shè)計HDL編碼仿真驗證邏輯綜合靜態(tài)時序分析STA和形式驗證。1、規(guī)格制定就是制定芯片規(guī)格，類似于像功能列表一樣，是客戶向芯片設(shè)計公司提出的設(shè)計要求，包括芯片需要達到的具體功能和性能方面的要求。在芯片設(shè)計中，最重要的步驟就是規(guī)格制定。這個步驟就像是在設(shè)計房子前，先決定要有幾間房間、幾間浴室等，有什么建筑法規(guī)需要遵守，在確定好所有的功能之后再進行設(shè)計，這樣后面才不用再花額外的時間進行后續(xù)修改。IC設(shè)計也需要經(jīng)過類似的步驟，才能確保設(shè)計出來的芯片不會有任何差錯。2、詳細設(shè)計就是，芯片設(shè)計公司根據(jù)客戶提出的規(guī)格要求，拿出設(shè)計解決方案和具體實現(xiàn)架構(gòu)，劃分模塊功能。這就是設(shè)計芯片的細節(jié)。這個步驟就像初步記下房子的規(guī)劃，將整體輪廓描繪出來，方便后續(xù)做出詳細的制圖，比如每個房間分別怎么設(shè)計。3、HDL編碼就是，使用硬件描述語言VerilogHDL語言將模塊功能用代碼來描述實現(xiàn)，也就是將實際的硬件電路功能通過HDL語言描述出來，形成RTL(寄存器傳輸級）代碼。HDL編碼就相當于用電腦軟件在電腦上模擬設(shè)計出整個建筑的造型，各個房間內(nèi)部的結(jié)構(gòu)布局等。4、仿真驗證仿真驗證就是檢驗編碼設(shè)計的正確性，檢驗的標準就是第一步制定的規(guī)格?？丛O(shè)計是否精確地滿足了規(guī)格中的所有要求。規(guī)格是設(shè)計正確與否的黃金標準，一切不符合規(guī)格要求的，就需要重新修改設(shè)計和編碼。仿真驗證和前面步驟的設(shè)計是反復迭代的過程，直到驗證結(jié)果顯示完全符合規(guī)格標準。該部分稱為前仿真，主要是用仿真驗證工具來對RTL級的代碼進行設(shè)計驗證。接下來邏輯綜合之后再一次進行的仿真稱為后仿真，大家要注意區(qū)別哈。5、邏輯綜合－英文叫DesignCompiler是仿真驗證通過后所進行的邏輯綜合。邏輯綜合的結(jié)果就是把設(shè)計實現(xiàn)的HDL代碼翻譯成門級網(wǎng)表netlist.綜合需要設(shè)定一些約束條件，比如，綜合出來的電路在面積，時序等目標參數(shù)上需要達到的一定的標準。一般來說，綜合完成后需要再次做仿真驗證（這個就是剛才前面提到過的后仿真，之前的稱為前仿真）。6、靜態(tài)時序分析STA靜態(tài)時序分析STA也屬于驗證范疇，它主要是在時序上對電路進行驗證，檢查電路是否存在建立時間（setuptime)和保持時間（holdtime)上面是否符合標準。7、形式驗證形式驗證也屬于驗證范疇，前面提到的靜態(tài)時序分析STA是指在時序上對綜合后的網(wǎng)表進行驗證，這里提到的形式驗證是指從功能上對綜合后的網(wǎng)表進行驗證。仿真驗證邏輯綜合靜態(tài)時序分析STA和形式驗證，還是以造房子作為例子的話，就是指按照設(shè)計要求不停地在電腦上修改調(diào)整，直到滿足期望，最終出來可供實際建造的房子的電腦設(shè)計圖紙。好，前端設(shè)計的流程暫時說到這里。從芯片設(shè)計程度上來講，前端設(shè)計的結(jié)果就是得到了芯片的門級網(wǎng)表電路。什么叫門級網(wǎng)表電路？英文名是Gate-Levelnetlist在電路設(shè)計中，網(wǎng)表（netlist)是用于描述電路元件相互之間連接關(guān)系的，一般來說是一個遵循某種比較簡單的標記語法的文本文件。門級（gate-level)指的是網(wǎng)表描述的電路綜合級別。顧名思義，門級網(wǎng)表中，描述的電路元件基本是門（gate)或與此同級別的元件。下面我們來講一下后端設(shè)計流程，英文叫Backenddesignflow,后端設(shè)計流程一共有6個流程，分別是DFT布局規(guī)劃（FloorPlan)CTS布線（Place&Route)寄生參數(shù)提取和版圖物理驗證：1、DFTDesignForTest,可測性設(shè)計。是指在芯片設(shè)計的時候就把測試的功能加進去，方便將來的測試。所以，芯片內(nèi)部往往都自帶測試電路。DFT的常見方法就是，在設(shè)計中插入掃描鏈，將非掃描單元（如寄存器）變?yōu)閽呙鑶卧＿€是以造房子作為例子的話，DFT就是當房子最終電腦設(shè)計圖紙出來后，再用工具仔細檢查測試一下，是否還有不符合要求的地方。2、布局規(guī)劃（FloorPlan)布局規(guī)劃就是確定芯片如何布局，是芯片設(shè)計過程中最復雜、最耗時的階段之一。它涉及到將網(wǎng)表放置在芯片的畫布（2D網(wǎng)格）上，要盡可能使得功率、性能和面積（PPA)降至最低，同時還要注意密度和布線擁塞方面的限制。并直接影響芯片最終的面積。大家都知道我們希望滿足同樣功能的情況下，芯片面積越小越好。比如手機芯片，只有芯片小了，手機尺寸才能變小。不然都是我們上個年代用的大哥大手機，那么大還只有打電話發(fā)短信的功能。3、CTS時鐘樹綜合ClockTreeSynthesis,時鐘樹綜合，簡單點說就是時鐘的布線。由于時鐘信號在數(shù)字芯片中具有全局指揮作用，它的分布需要對稱式的連到各個寄存器單元，從而使時鐘從同一個時鐘源到達各個寄存器，時鐘延遲差異達到最小。這就是為什么時鐘信號需要單獨布線的原因。4、布線（Place&Route)就是大家俗稱的PR,這里的布線就是普通信號布線，包括各種標準單元（基本邏輯門電路）之間的走線。比如我們平常聽到12納米，7納米工藝，實際上就是這里金屬布線可以達到的最小寬度，從微觀上看就是MOS管的溝道長度。5、寄生參數(shù)提取由于導線本身存在的電阻，相鄰導線之間的互感，耦合電容在芯片內(nèi)部會產(chǎn)生信號噪聲，串擾和反射。這些效應會產(chǎn)生信號完整性問題，導致信號電壓波動和變化，如果嚴重就會導致信號失真錯誤。提取寄生參數(shù)進行再次的分析驗證，分析信號完整性問題是非常重要的。并且隨著工藝進步對寄生參數(shù)提取精度和速度都提出了更高要求。6、版圖物理驗證是指對完成布線的物理版圖進行功能和時序上的驗證，驗證項目很多，主要有LVS,DRC,ERC三種方法。LVS(LayoutVsSchematic)驗證，簡單說，就是版圖與邏輯綜合后的門級電路圖的對比驗證：DRC(DesignRuleChecking)驗證：簡單說，就是設(shè)計規(guī)則檢查，檢查連線間距，連線寬度等是否滿足工藝要求，ERC(ElectricalRuleChecking)驗證：簡單說，就是電氣規(guī)則檢查，檢查短路和開路等電氣規(guī)則違例等等。實際的后端流程還包括電路功耗分析，以及隨著制造工藝不斷進步產(chǎn)生的DFM(可制造性設(shè)計）問題，在此就不詳細說了。版圖物理驗證是芯片流片（芯片生產(chǎn)）之前的最后一道驗證工序，在所有的檢查和驗證都準確無誤的情況下，芯片設(shè)計階段就告完成，下面將進入晶圓廠進行制造。物理版圖以GDSII的文件格式交給芯片代工廠（稱為Foundry)在晶圓硅片上做出實際的電路，再進行封裝和測試，就得到了我們實際看見的芯片。什么是EDA工具呢？EDA工具是電子設(shè)計自動化（ElectronicDesignAutomation)的簡稱，是從計算機輔助設(shè)計（CAD)、計算機輔助制造（CAM)、計算機輔助測試（CAT)和計算機輔助工程（CAE)的概念發(fā)展而來的。利用EDA工具，工程師將芯片的電路設(shè)計、性能分析等設(shè)計出IC版圖的整個過程交由計算機自動處理完成。在沒有EDA工具之前，搞電路要靠人的手工，對于大規(guī)模集成電路有上億晶體管的設(shè)計用手工簡直是不可為的?？梢哉f因為有了EDA工具，才有了超大規(guī)模集成電路設(shè)計的可能。更進一步說廠商要研發(fā)設(shè)計出高端的芯片，離開了EDA工具顯然是無法完成的。簡單的來講，EDA軟件工具就是設(shè)計電子芯片，電路板必需的軟件，涵蓋了芯片設(shè)計、電路板設(shè)計布線、驗證和仿真，測試等所有方面，并且沒有其它軟件工具可以替代?？梢奅DA軟件工具在芯片行業(yè)的重要性。所以在行業(yè)內(nèi)，EDA軟件稱為－－電子工業(yè)之母，EDA軟件是芯片設(shè)計，電路板設(shè)計最上游、最高端的產(chǎn)業(yè)。如果說芯