計(jì)算機(jī)組成原理白中英本科生試題庫整理附答案

---一、選擇題從器件度，算經(jīng)了代化但系結(jié)構(gòu)，今大數(shù)算仍于B計(jì)機(jī)A并行B·諾依曼C智串行某機(jī)字32位，中1表符位若定整表，最負(fù)數(shù)（）A-(2-1)B-(2-1)C-(2+1)-(2+1)以下有運(yùn)器描，C）正的。A只做加法運(yùn)算B只算術(shù)運(yùn)算C算運(yùn)算與邏輯運(yùn)算D只做邏輯運(yùn)算EEPROM是（）A讀寫存儲(chǔ)器B只存儲(chǔ)器C閃存儲(chǔ)器D電除可編程只讀存儲(chǔ)器常用的擬儲(chǔ)統(tǒng)（B）級(jí)儲(chǔ)器成其輔是容的表存器Acache-主存B主-輔存Ccache-輔存通寄存器cacheRISC訪內(nèi)令，作的理置般安在）A棧頂和次棧頂B兩主存單元C一主存單元和一個(gè)用D兩個(gè)通用寄存器寄存器當(dāng)前的CPU由（B）成A控制器B控制器、運(yùn)算器、cacheC運(yùn)算器、主存D控制器ALU、主存水CPU由系叫“”處部組。和備m個(gè)行部的CPU相比，個(gè)m段水CPU的吞能是（A）。A具備同等水平B不備同等水平C小前者D大前者在集中總仲中（A）方響時(shí)最。A獨(dú)立請(qǐng)求B計(jì)數(shù)器定時(shí)查詢C菊鏈D分式仲裁CPU中跟指后地的存是C）A地址寄存器B指計(jì)數(shù)器C程計(jì)數(shù)器D指寄存器從息的輸度看（A）系工作率低A單總線B雙總線C三線D多線單中斷統(tǒng)，一旦應(yīng)斷立關(guān)（）標(biāo)，防本中服結(jié)前同的他斷產(chǎn)另次中進(jìn)干。A中斷允許B中斷請(qǐng)求C中屏蔽DDMA請(qǐng)求下操中該特指完成是B）。A設(shè)置定時(shí)器的初值B從用戶模式切換到管理員C開定時(shí)器中斷D關(guān)斷模式馮諾曼工的本式的點(diǎn)（B）A多指令流單數(shù)據(jù)流B按地址訪問并順序執(zhí)行指令C堆操作D存器按內(nèi)容選地址在器（）中零表形是一。A原碼B補(bǔ)碼C移碼反在點(diǎn)進(jìn)運(yùn)器，法運(yùn)一通（D）來現(xiàn)A原碼運(yùn)算的二進(jìn)制減法B補(bǔ)運(yùn)算的二進(jìn)制減器C原運(yùn)算的十進(jìn)制加法器D補(bǔ)碼運(yùn)算的二進(jìn)制加法器器某算字32位，存容為256MB若單編，的址圍（D。A0—B0—32MBC0—D0—64M主貯和CPU之間加cache的目是A）A解決CPU和存之間的B擴(kuò)大主存貯器容量C擴(kuò)CPU中用寄存器的D既大主存貯器容量速度匹配問題

數(shù)量

大CPU中用寄存器的數(shù)量單址令為完兩數(shù)的術(shù)算除址指的個(gè)作外另個(gè)需采（C）A堆棧尋址方式B立尋址方式C隱尋址方式間尋址方式同控是C）A只適用于CPU控的方B只適用于外圍設(shè)備控制的C由一時(shí)序信號(hào)控制的方D所有指令執(zhí)行時(shí)間都相同式

方式

式

的方式描PCI總中本念正的子（）---專業(yè)資料

---APCI總線是一個(gè)與處理BPCI總線的基本傳輸機(jī)制CPCI設(shè)一定是主設(shè)備D系中允許有一條PCI器無關(guān)的高速外圍設(shè)備是發(fā)式傳送

總線CRT的分率像素，素顏數(shù)256，則新儲(chǔ)的量（B）A512KBBC256KBD為便實(shí)多中，存現(xiàn)信最效辦是用B）A通用寄存器B堆存器D外存特指是（執(zhí)行的器令A(yù)中斷程序B用戶程序C操作系統(tǒng)核心程序DI/O程序虛存技主解存器的B）題A速度B擴(kuò)大存儲(chǔ)容量C成前者兼顧引多程的的于A）。A充分利用CPU減少等B提實(shí)時(shí)響應(yīng)速度C有于代碼共享，減少主D充分利存儲(chǔ)器待CPU間

輔存信息交換量下數(shù)最的是（C）A（101001）B（52）C（101001）（233）某DRAM芯，存容為512×8位該片地址和據(jù)的目（A8，512B512C18，8D19在面述匯語基概念，正的述（A對(duì)程序員的訓(xùn)練要求來B匯編語言對(duì)機(jī)器的依賴性C用編語言編寫程序的難D匯編語言編寫的程序執(zhí)行說，需要硬件知識(shí)高

度比高級(jí)語言小速度比高級(jí)語言慢交存器質(zhì)是種模塊儲(chǔ)，用）方執(zhí)多獨(dú)的寫操。A流水B資源重復(fù)C順資源共享寄器接址式，作數(shù)（B。A通用寄存器B主單元C程序計(jì)數(shù)器D堆機(jī)指與指之的系是A。A用若干條微指令實(shí)現(xiàn)一B用干條機(jī)器指令實(shí)一C用條微指令實(shí)現(xiàn)一條機(jī)D用一條機(jī)器指令實(shí)現(xiàn)一條條機(jī)器指令條指令

器指令

微指令描多體CPU基本念，正的（CD。A多媒體CPU是帶有BMMX是種多媒體擴(kuò)展CMMX指令集是一種多指D多體CPU是超標(biāo)量結(jié)MMX技的理器結(jié)構(gòu)

令流多數(shù)據(jù)流的并行處理構(gòu)基礎(chǔ)的CISC機(jī)指令在中總仲中（A）方對(duì)路障敏。A菊花鏈B獨(dú)立請(qǐng)求C計(jì)器定時(shí)查詢流線造控相的因是行A）令引。A條件轉(zhuǎn)移B訪內(nèi)C算無條件轉(zhuǎn)移PCI總線一高寬與理無關(guān)標(biāo)總。面述不確是B。A采用同步定時(shí)協(xié)B采用分布式仲裁策略C具有自動(dòng)配置能力D適合于低成本的小系統(tǒng)議下陳中不于圍備三基組部的（A存儲(chǔ)介質(zhì)B驅(qū)動(dòng)裝置C控電路D計(jì)器中處過中）是硬完。A關(guān)中斷B開中斷C保CPU現(xiàn)場(chǎng)D恢復(fù)CPU現(xiàn)場(chǎng)是一高串行I/O準(zhǔn)口以選中）不于IEEE1394協(xié)集A業(yè)務(wù)層B鏈路層C物層D串總線管理運(yùn)器核功部是（B。A數(shù)據(jù)總線BALUC狀態(tài)條件寄存器D通用寄存器某片字32位，存容為若字址它的址圍（A。A1MBC4M某SRAM芯，其量1M×8位，電和地外控端E和R/W#該片管引線目（D。A20B28C30D32---專業(yè)資料

---雙口儲(chǔ)所能行速讀寫作是為采（DA高速芯片B新型器件C流技術(shù)D兩相互獨(dú)立的讀寫電路單址令為完兩數(shù)的術(shù)算除址指的個(gè)作以，一數(shù)常采（C。A堆棧尋址方式B立尋址方式C隱尋址方式間尋址方式為定一微令地，通采斷方，基思是C。A用程序計(jì)數(shù)器PC來B用程序計(jì)數(shù)器μ來C通微指令順序控制字段D通過指令中指定一個(gè)專門生后繼微指令地址生繼微指令地址由設(shè)計(jì)者指定或由設(shè)計(jì)者字來控制產(chǎn)生后繼微指指定的判別字段控制產(chǎn)生令址后繼微指令地址二、填題1

字符信息是符號(hào)數(shù)據(jù)，屬于處理（

非數(shù)值）領(lǐng)域的問題，國際上采用的字符系統(tǒng)是七單位的（ASCII）碼。P232

按IEEE754標(biāo)準(zhǔn)，一個(gè)32位浮點(diǎn)數(shù)由符號(hào)位S（1位）、階碼E（8位）、尾數(shù)M23位）三個(gè)域組成。其中階碼E的值等于指數(shù)的真值（

e）加上一個(gè)固定的偏移值（

127）。P173后者采用（

雙端口存儲(chǔ)器和多模塊交叉存儲(chǔ)器屬于并行存儲(chǔ)器結(jié)構(gòu)，其中前者采用（時(shí)間）并行技術(shù)。P86

空間）并行技術(shù)，4衡量總線性能的重要指標(biāo)是（

總線帶寬），它定義為總線本身所能達(dá)到的最高傳輸速率，單位是兆字節(jié)每秒（

MB/s）。P18656-P217

在計(jì)算機(jī)術(shù)語中，將ALU控制器和（cache）存儲(chǔ)器合在一起稱為（CPU）。P139數(shù)的真值變成機(jī)器碼可采用原碼表示法，反碼表示法，（補(bǔ)碼）表示法，（移碼）表示法。P19廣泛使用的（SRAM）和（DRAM）都是半導(dǎo)體隨機(jī)讀寫存儲(chǔ)器。前者的速度比后者快，但集成度不如后者高。P668

反映主存速度指標(biāo)的三個(gè)術(shù)語是存取時(shí)間、（儲(chǔ)周期）和（存儲(chǔ)器帶寬）。P669

形成指令地址的方法稱為指令尋址，通常是（順序）尋址，遇到轉(zhuǎn)移指令時(shí)（跳躍）尋址。P12310CPU（主存中）取出一條指令并執(zhí)行這條指令的時(shí)間和稱為（指令周期。11定點(diǎn)32位字長(zhǎng)的字，采用2的補(bǔ)碼形式表示時(shí)，一個(gè)字所能表示的整數(shù)范圍是（

-2的31次到2的31次方減1

）。P2012IEEE754標(biāo)準(zhǔn)規(guī)定的64位浮點(diǎn)數(shù)格式中，符號(hào)位為1位，階碼為11位，尾數(shù)為52位，則它能表示的最大規(guī)格化正數(shù)為（

+［1+（1-

）］

）。P18？？？---專業(yè)資料

---13浮點(diǎn)加、減法運(yùn)算的步驟是（操作處理

）、（比較階碼大小并完成對(duì)階）、（

尾數(shù)進(jìn)行加或減運(yùn)算）、（結(jié)果規(guī)格化并進(jìn)行舍入處理

）、（溢出處理

）。P5214某計(jì)算機(jī)字長(zhǎng)32位，其存儲(chǔ)容量為64MB，若按字編址，它的存儲(chǔ)系統(tǒng)的地址線至少需要（14）條。32

KB=2048KB(尋址范圍=2048化為字的形式1415一個(gè)組相聯(lián)映射的Cache128塊組4塊共有16384塊塊64個(gè)字主存地址

）位，其中主存字塊標(biāo)記應(yīng)為（8）位，組地址應(yīng)為（6）位Cache地址共（7）位。

18

=16384字2

=

16384128

26

=27

=12816CPU存取出一條指令并執(zhí)行該指令時(shí)間叫（而后者又包含若干個(gè)（時(shí)鐘周期）。P131

指令周期），它通常包含若干個(gè)（周期

），17計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)從下至上可分為五級(jí)，即微程序設(shè)計(jì)級(jí)（邏輯電路級(jí)）、一般機(jī)器級(jí)、操作系統(tǒng)級(jí)、（匯編語言）級(jí)、（高級(jí)語言級(jí)。P1318十進(jìn)制數(shù)在計(jì)算機(jī)內(nèi)有兩種表示形式：（符串）形式和（壓縮的十進(jìn)制數(shù)串形式。前者主要用在非數(shù)值計(jì)算的應(yīng)用領(lǐng)域，后者用于直接完成十進(jìn)制數(shù)的算術(shù)運(yùn)算。P1919一個(gè)定點(diǎn)數(shù)由符號(hào)位和數(shù)值域兩部分組成。按小數(shù)點(diǎn)位置不同，定點(diǎn)數(shù)有（純小數(shù)）和（純整數(shù)）兩種表示方法。P1620對(duì)存儲(chǔ)器的要求是容量大、速度快、成本低，為了解決這三方面的矛盾，計(jì)算機(jī)采用多級(jí)存儲(chǔ)體系結(jié)構(gòu)，即（

高速緩沖存儲(chǔ)器）、（

主存儲(chǔ)器）、（外存儲(chǔ)器

）。P6621高級(jí)的DRAM芯片增強(qiáng)了基本DRAM的功能，存取周期縮短至20ns以下。舉出三種高級(jí)DRAM芯片，它們是（

FPM-DRAM）（

CDRAM）、（）。P7522一個(gè)較完善的指令系統(tǒng)，應(yīng)當(dāng)有數(shù)據(jù)處理）、（數(shù)據(jù)存儲(chǔ)）、（數(shù)據(jù)傳送）、（程序控制）四大類指令。P11923機(jī)器指令對(duì)四種類型的數(shù)據(jù)進(jìn)行操作。這四種數(shù)據(jù)類型包括（

地址）型數(shù)據(jù)、（

數(shù)值）型數(shù)據(jù)、（

字符）型數(shù)據(jù)、（

邏輯）型數(shù)據(jù)。P11024CPU保存當(dāng)前正在執(zhí)行的指令的寄存器是（指令寄存器，指示下一條指令地址的寄存器（

程序寄存器），保存算術(shù)邏輯運(yùn)算結(jié)果的寄存器是（

數(shù)據(jù)緩沖寄沖器）和（

狀態(tài)字寄存器）。P129---專業(yè)資料

---25數(shù)的真值變成機(jī)器碼時(shí)有四種表示方法，即（原碼）表示法，（補(bǔ)碼）表示法，（移碼）表示法，（反碼）表示法。P19-P2126主存儲(chǔ)器的技術(shù)指標(biāo)有（

存儲(chǔ)容量），（

存取時(shí)間），（

存儲(chǔ)周期），（

存儲(chǔ)器帶寬）。P6727cache和主存構(gòu)成了（

內(nèi)存儲(chǔ)器全由（

CPU）來實(shí)現(xiàn)。31接使用西文鍵盤輸入漢字行處理并顯示打印漢字要解決漢字（和（字模碼）三種不同用途的編碼。P24

輸入編碼字內(nèi)碼

）三、簡(jiǎn)答題1假主存容量16M×32Cache容量64K×32位主存與Cache之以每塊4×32位小傳送數(shù)據(jù)，請(qǐng)確定直接映射方式的有關(guān)參數(shù)，并畫出內(nèi)存地址格式。解：64條令需占用操作碼字段）6位源寄存器和標(biāo)寄存器各，尋址模式）2位，形式地址D）16位其指令格式如下：31262522181716150OP

目標(biāo)

源24

尋址模式定義如下：X=00寄器尋址操數(shù)由源寄存器號(hào)和目標(biāo)寄存器號(hào)指定X=01直尋址有效地址E=(D)X=10變尋址有效地址E=(R)X=11相尋址有效地址E=）＋D其中R為變址寄存器10位為序計(jì)數(shù)器20位移D可正可負(fù)。該指格式可以實(shí)現(xiàn)RR型RS型尋址功能。指令和數(shù)據(jù)都用二進(jìn)制代碼存放在內(nèi)存中，從時(shí)空觀角度回CPU如區(qū)分讀出的代碼是指令還是數(shù)據(jù)。解：計(jì)算機(jī)可以從時(shí)間和空間兩方面來區(qū)分指令和數(shù)據(jù)，在時(shí)間上，取指周期從內(nèi)存中取出的指令，而執(zhí)行周期從內(nèi)存取出或往內(nèi)存中寫入的是數(shù)據(jù)空間上內(nèi)存中取出指令送控制器而執(zhí)行周期從內(nèi)存取的數(shù)據(jù)送運(yùn)算器、往內(nèi)存寫入的數(shù)據(jù)也是來自于運(yùn)算器。用定量分析方法證明多模塊交叉存儲(chǔ)器帶寬大于順序存儲(chǔ)器帶寬。證明：假設(shè)（1）存儲(chǔ)器模塊長(zhǎng)等于數(shù)據(jù)總線寬度（2）模塊存取一個(gè)字的存儲(chǔ)周等于T.（3）總線傳送周期為τ（4）交叉存儲(chǔ)器的交叉模塊數(shù)m.交叉存儲(chǔ)器為了實(shí)現(xiàn)流水線方式存儲(chǔ)，即每通過τ時(shí)間延遲后啟動(dòng)下一?？?，應(yīng)滿足T=m(1)交叉存儲(chǔ)器要求其?？鞌?shù)>=m,保證啟動(dòng)某模快后經(jīng)m時(shí)間后再次啟動(dòng)該?？鞎r(shí)上存取操作已經(jīng)完成。這樣連續(xù)讀取m個(gè)所要時(shí)間為t=T+(m–1)τ=m+m–τ=(2m–1)τ(2)故交叉存儲(chǔ)器帶寬為W1=τ(3)而順序方式存儲(chǔ)器連續(xù)讀取m個(gè)所需時(shí)間為t=mT=m×τ(4)存儲(chǔ)器帶寬為=1/t=×τ(5)比較(和式知，交叉存儲(chǔ)器帶>順存儲(chǔ)器帶寬。10

列表比較CISC處機(jī)和RISC處機(jī)的特點(diǎn)。---專業(yè)資料

-

-

-比較內(nèi)容指令系統(tǒng)指令數(shù)目指令格式尋址方式指令字長(zhǎng)可訪存指令各種指令使用頻率各種指令執(zhí)行時(shí)間優(yōu)化編譯實(shí)現(xiàn)程序源代碼長(zhǎng)度控制器實(shí)現(xiàn)方式軟件系統(tǒng)開發(fā)時(shí)間

CISC復(fù)雜、龐大一般大于200一般大于4一般大于4不固定不加限定相差很大相差很大很難較短絕大多數(shù)為微程序控制較短

RISC簡(jiǎn)單、精簡(jiǎn)一般小于100一般小于4一般小于4等長(zhǎng)只有LOAD/STORE指令相差不大絕大多數(shù)在一個(gè)周期內(nèi)完成較容易較長(zhǎng)絕大部分為硬布線控制較長(zhǎng)11設(shè)儲(chǔ)器容量為128M字字長(zhǎng)64位模塊數(shù)，分別用順序方式和交叉方式進(jìn)行組織。存儲(chǔ)周T=200ns，據(jù)總線寬度為64位總線傳送周期τ=50ns。問順序存儲(chǔ)器和交叉存儲(chǔ)器的帶寬各是多少？15PCI總線中三種橋的名稱是什么？簡(jiǎn)述其功能解PCI總有三種橋，即HOST/PCI（簡(jiǎn)稱HOST橋/PCIPCI/LAGACY。在總線體系結(jié)構(gòu)中，橋起著重要作用：（1）它接兩條總線，使總線相互通信。（2）橋一個(gè)總線轉(zhuǎn)換部件，以把一條總線的地址空間映射到另一條總線的地址空間上，從而使系統(tǒng)中任意一個(gè)總線主設(shè)備都能看到同樣的一份地址表。（3）利橋可以實(shí)現(xiàn)總線間的猝發(fā)式傳送。17

畫圖說明現(xiàn)代計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)P13-145級(jí)4級(jí)3級(jí)2級(jí)1級(jí)

18

高級(jí)語言級(jí)編譯程序匯編語言級(jí)匯編程序操作系統(tǒng)級(jí)操作系統(tǒng)一般機(jī)器級(jí)微程序微程序設(shè)計(jì)級(jí)直接由硬件執(zhí)行CPU中哪幾類主要寄存器？用一句話回答其功能。解，數(shù)據(jù)緩沖寄存器）；B，指寄存器IR），程序計(jì)算器PC；D，數(shù)據(jù)地址寄存(AR)；通用寄存器（）；F狀態(tài)字寄存器）24簡(jiǎn)總結(jié)一下，采用哪幾種技術(shù)手段可以加快存儲(chǔ)系統(tǒng)的訪問速度？---專業(yè)資料

---①內(nèi)存采用更高速的技術(shù)手段，②采用雙端口存儲(chǔ)器，③采用多模交叉存儲(chǔ)器25求：[-y]補(bǔ)補(bǔ)(mod)證明：因?yàn)檠a(bǔ)[x]補(bǔ)[y]補(bǔ)[x]補(bǔ)[-y]又因?yàn)閤+y]補(bǔ)[x]補(bǔ)+[y]補(bǔ)（mod2）所以y]補(bǔ)[x+y]補(bǔ)[x]補(bǔ)又補(bǔ)[x+(-y)]補(bǔ)[x]補(bǔ)[-y]補(bǔ)所[-y]補(bǔ)[x-y]補(bǔ)[x]補(bǔ)[y]補(bǔ)+[-y]補(bǔ)[x+y]+[x-y]-補(bǔ)[x]=0故-y]補(bǔ)-[y]補(bǔ)(mod)29設(shè)S，E，M三域組成的一個(gè)32位進(jìn)制字所表示的非零規(guī)格化數(shù)x真值表示為x＝(-1)s×(1.M)×2E-127問：它所能表示的規(guī)格化最大正數(shù)、最小正數(shù)、最大負(fù)數(shù)、最小負(fù)數(shù)是多少？解）最大正數(shù)（２）最小正數(shù)01111111111111111111111111111111X=]×2（３）最小負(fù)數(shù)１11111111111111111111111111111X==-[1+(1-2)]2

00000000000000000000000000000000×（４）最大負(fù)數(shù)１0000000000000000000000000000000×30

畫出單級(jí)中斷處理過程流程圖（含指令周期35

寫出下表尋址方式中操作數(shù)有效地址E的法。---專業(yè)資料

-

-

-序號(hào)12345678910

尋址方式名稱立即寄存器直接寄存器間接基址基址＋偏移量比例變址＋偏移量基址＋變址＋偏移量基址＋比例變址＋偏移量相對(duì)

有效地址EARiD(Ri)(B)(B)+DD(B)++D(B)+(I)*S+D）+D

說明操作數(shù)在指令中操作數(shù)在某通用寄存器RiD為移(R為主存地址指示器iB為址寄存器I為址寄存器，S比因子PC為序計(jì)數(shù)器40為么在計(jì)算機(jī)系統(tǒng)中引DMA方來交換數(shù)據(jù)？若使用總線周期挪用方式控器占用總線進(jìn)行數(shù)據(jù)交換期間，CPU于何種狀態(tài)P253、254為了減輕cpu對(duì)I/O操作的控，使得的率有了提高?？赡苡龅絻煞N情況：一種是此時(shí)CPU不要訪內(nèi)，如CPU正在執(zhí)行乘法命令；另一種情況是I/O設(shè)訪內(nèi)優(yōu)先，因?yàn)镮/O訪有時(shí)間要求，前一個(gè)I/O據(jù)必須在下一個(gè)訪內(nèi)請(qǐng)求到來之前存取完畢。41

何謂指令周期？CPU期？時(shí)鐘周期？它們之間是什么關(guān)？指令周期是執(zhí)行一條指令所需要的時(shí)間，一般由若干個(gè)機(jī)器周期組成，是從取指令、分析指令執(zhí)行完所需的全部時(shí)間。CPU周又稱機(jī)器周，CPU問一次內(nèi)存所花的時(shí)間較長(zhǎng)，因此用從內(nèi)存讀取條指令字的最短時(shí)間來定義。一個(gè)指令周期常由若干CPU期構(gòu)成時(shí)鐘周期是由CPU時(shí)定義的定長(zhǎng)時(shí)間間隔，是工作的最小時(shí)間單位，也稱節(jié)拍脈沖或T周47

比較cache與存的相同點(diǎn)和不同點(diǎn)。相同點(diǎn)）出發(fā)點(diǎn)相同；都是了提高存儲(chǔ)系統(tǒng)的性能價(jià)格比而構(gòu)造的分層存儲(chǔ)體系原相同；都是利用了程序運(yùn)行時(shí)的局部性原理把最近常用的信息塊從相對(duì)慢速而大容量的存儲(chǔ)器調(diào)入相對(duì)高速而小容的存儲(chǔ)不同點(diǎn)：）側(cè)重點(diǎn)不同cache主解決主存和CPU的度差異問題；虛存主要是解決存儲(chǔ)容量問題。）數(shù)據(jù)通路不同；CPUcache主存間有直接通路；而虛存需依賴輔存，它與CPU間無直接通路。）透明性不同；cache對(duì)系統(tǒng)程序員和應(yīng)用程序員都透明；而虛存只對(duì)應(yīng)用程序員透明。）命名時(shí)的損失不同；主存未命中時(shí)系統(tǒng)的性能損失要遠(yuǎn)大于cache未中時(shí)的損失。48

設(shè)N]=a…aa，中a是號(hào)位。證明：當(dāng)N≥0，a=0,真N=[N]=a…aa=②當(dāng)N＜0，a=1，[N]=1…aa依補(bǔ)碼的定義,真值N=[N]－2^(n+1)=aa…a—2^(n+1)=---專業(yè)資料

---綜合以上結(jié)果有

設(shè)x=-18，y=+26數(shù)據(jù)用補(bǔ)碼表示，用帶求補(bǔ)器的陣列乘法器求出乘積，用十進(jìn)數(shù)乘法進(jìn)行驗(yàn)證。解符號(hào)位單獨(dú)考慮X為符號(hào)用二進(jìn)制表示為0為值符號(hào)用1表?！綳】=101110】=011010兩者做乘法10010x11010-----------0000010010000001001010010----------------111010100結(jié)果化為10進(jìn)就是468符號(hào)位進(jìn)行異或操作0異1得1所以二進(jìn)制結(jié)果為1111010100化為十進(jìn)制就是-468十進(jìn)制檢驗(yàn)：-18x26=-468圖1所示的系統(tǒng)中A、D個(gè)設(shè)備構(gòu)成單級(jí)中斷結(jié)構(gòu)，它要求CPU在執(zhí)行完當(dāng)前指令時(shí)轉(zhuǎn)向?qū)χ姓?qǐng)求進(jìn)行服務(wù)?，F(xiàn)假設(shè)：①T為詢鏈中每個(gè)設(shè)備的延遲時(shí)間；②T、T、T、T分為設(shè)備A、D的務(wù)序所需的執(zhí)行時(shí)間；③T分為保存現(xiàn)場(chǎng)和恢現(xiàn)場(chǎng)所需的時(shí)間；④主存工作周期為T；⑤中斷批準(zhǔn)機(jī)構(gòu)在確認(rèn)一個(gè)中斷之前要即將被中斷的程序的條指令執(zhí)行完畢。試問在確保請(qǐng)求服務(wù)的四個(gè)設(shè)都不會(huì)丟失信息的條件下斷和的最時(shí)間是多少？中斷極限頻率是多少？解假設(shè)主存工作周期為T，行條指令的時(shí)間也設(shè)為T。則中斷處理過程和各時(shí)間段如圖B17.3所。當(dāng)三個(gè)設(shè)備同時(shí)發(fā)出中斷請(qǐng)求時(shí)，依次處理設(shè)備A、C的間如下：t+3T+T+T+T（下標(biāo)分別為A,M,DC,S,A,Rt+2T+T+T+T(下標(biāo)分別為B,M,DC,S,B,R）t+T+T+T+T（標(biāo)分別為C,M,DC,S,C,R達(dá)到中斷飽和的時(shí)間為：T=+t+t---專業(yè)資料

12---12中斷極限頻率為f1/T某計(jì)算機(jī)有圖2所的功能部件，其中為存，指和數(shù)據(jù)均存放在其中MDR為存數(shù)據(jù)寄存器為存地址寄存器R0～R3為用寄存器IR為令寄存器PC為序計(jì)數(shù)（有自動(dòng)加1功為暫存寄存器ALU為算術(shù)邏輯單元，移位器可左移、右移、直通傳送。(1)將所有功能部件連接起，組成完整的數(shù)據(jù)通路，并用單向或雙向箭頭表示信息傳送方向。(2)畫出“，）指令周期流程圖。該令的含義是將R中的數(shù)與R）示主存單元中的數(shù)相加，相加的結(jié)果直通傳送至R中(3)若另外增加一個(gè)指令存器，修改數(shù)據(jù)通路，畫出⑵的指令周期流程圖。解（1）各功能部件聯(lián)結(jié)成如圖示數(shù)據(jù)通路：移位位ALU

-

aIRPCC

RRR

012

MDRMD

R

3MAR（2）此指令為RS型令，一個(gè)操作數(shù)在R中，另一個(gè)操作數(shù)在為址的內(nèi)存單元中相加結(jié)果放在中（PC）→M→MDR→IR）譯碼

送當(dāng)前指令地址到MAR取當(dāng)前指令到，，取下條指令做好準(zhǔn)備（）

取R操作→（）

R

中的內(nèi)容是內(nèi)存M→

從內(nèi)存取出數(shù)→暫（）（）

暫存器C和D中數(shù)相加后---專業(yè)資料

---

參見圖1，這是一個(gè)二維中斷系，請(qǐng)問：①在斷情況下，CPU和備優(yōu)先級(jí)如何考慮？請(qǐng)按降序排列各設(shè)備的中斷優(yōu)先級(jí)。②若CPU執(zhí)行設(shè)備C的斷服務(wù)程序，IM1，IM0狀態(tài)是什么？如果CPU執(zhí)行設(shè)備H的斷服務(wù)程序，的態(tài)又是什么？③每一級(jí)的IM能對(duì)某個(gè)優(yōu)先級(jí)的個(gè)別設(shè)備單獨(dú)進(jìn)行屏蔽？如果不能取么方法可達(dá)到目的？④若設(shè)備C一提出中斷請(qǐng)求，CPU立進(jìn)行響應(yīng)，如何調(diào)整才能滿足此要求？解(1)中斷情況下CPU的先級(jí)最低。各設(shè)備優(yōu)先級(jí)次序是A-B-C-D-E-F-G-H-I-CPU(2)行設(shè)備B的斷服務(wù)程序時(shí)IMIMIM=111；行設(shè)備的斷服務(wù)程序IMIM=011。(3)一級(jí)的IM標(biāo)不能對(duì)某優(yōu)先級(jí)個(gè)別設(shè)備進(jìn)行單獨(dú)屏蔽?？蓪⒔涌谥械腂I（中斷允許）標(biāo)志清0禁止設(shè)備發(fā)出中斷請(qǐng)求。(4)使C的斷請(qǐng)求及時(shí)得到響應(yīng)，可將C從第二級(jí)取出，單獨(dú)放在第三級(jí)上，使第級(jí)的優(yōu)先級(jí)最高，即IM=0即可。

已知x=-001111，y=+011001,求：①[x][-x]補(bǔ)，補(bǔ)，[-y]補(bǔ)；②x+y,x-y,判斷加減運(yùn)算是否溢出解[x]原100111[x]=1110001[-x]=0001111[y]原0011001[y]=0011001補(bǔ)=1100111X+y=0001010x-y=1011000機(jī)器字長(zhǎng)32位，常規(guī)設(shè)計(jì)的物理存儲(chǔ)空間32M，若將物理存儲(chǔ)空間擴(kuò)展到256M，提出一種設(shè)計(jì)方案。解用多體交叉存取案即將主存分成8相互獨(dú)立容量相同的模塊M，M，M…，個(gè)模塊32M×32位。它們各自具備一套地址寄存器、數(shù)據(jù)緩沖器，各自以等同的方式與CPU傳遞信息，其組成如圖有兩個(gè)浮點(diǎn)=2×S,N=2×S，中階碼用4位碼、尾數(shù)用8位碼示（含1位號(hào)位）。設(shè)j=(11),S=(+0.0110011),j=(-10)=(+0.1101101)，N+N，寫出運(yùn)步驟及結(jié)果。解(1)浮乘法規(guī)則：N×N=（2×S）××S）=2+（S×S）---專業(yè)資料

---(2)求和：j+j=0(3)數(shù)相乘：被乘數(shù)S，乘數(shù)S=0.1011尾數(shù)絕對(duì)值相乘得積的絕對(duì)值，積的符號(hào)位=0=0。按無符號(hào)陣乘法器運(yùn)得×N=2×0.01100011（4）尾數(shù)規(guī)格化、舍入（尾數(shù)位）N×N（+）=（+0.1100）×2圖2所示為雙總線結(jié)構(gòu)機(jī)器的數(shù)據(jù)通路為指令寄存器PC為序計(jì)數(shù)具自增功能M為存（受R/W#號(hào)控制）地址寄存器，DR為據(jù)緩沖寄存器ALU由、減控制信號(hào)決定完成何種操作，控制信號(hào)G控的是一個(gè)門路。另外，線上標(biāo)注有小圈表示有控制信號(hào)，例中y表i示y寄存器的輸入控制信號(hào)為存器的輸出控制信號(hào)，未標(biāo)字符的線為直通線，不受控制。①“ADDR2,R0指令完()+(R→R的功能操作，畫出其指令周期流程圖，假設(shè)該指令的地址已放入PC中并在流程圖每一個(gè)CPU周右邊列出相應(yīng)的微操作控制信號(hào)序列。

②若（取指周期）縮短為個(gè)CPU周，請(qǐng)先畫出修改數(shù)據(jù)通路，然后畫出指令周期流程圖。解（1）R2，R0”指令是一條加法指令，參與運(yùn)算的兩個(gè)數(shù)放在寄存器R2和R0中，指令周期流程圖包括取指令階段和執(zhí)行指令階段兩部分（為簡(jiǎn)單起見，省去了“→”號(hào)左邊各寄存器代碼上應(yīng)加的括）。根據(jù)給定的數(shù)據(jù)通路圖，“ADDR2，R0”令的詳細(xì)指令周期流程圖下如圖a所，圖的右邊部分標(biāo)注了每一個(gè)機(jī)器周期中用到的微操作控制信號(hào)序列。（2）SUB減指周期流程圖見下圖b所示。---專業(yè)資料

X---X

某機(jī)的指令格式如下所示X為尋址特征位：X=00：直接尋址；X=01：用變址存器尋址；X=10用變址寄存器R尋；X=11：對(duì)尋址設(shè)PC)=1234H,(RX1)=0037H,(RX2)=1122H（H代表六進(jìn)制數(shù)），請(qǐng)確定下列指令中的有效地址：①4420H②2244H③1322H④3521H解）X=00,D=20H有效地址2),D=44H有效地址E=1122H+44H=1166H3)X=11,有地址E=1234H+22H=1256H4)X=01,有效地址E=0037H+21H=0058H5）X=11,D=23H有地址E=1234H+23H=1257H圖1為機(jī)算器框圖～BUS為3條總線，期于信號(hào)如、h、LDR～LDR、S等為電位或脈沖控制信號(hào)。①分析圖中哪些是相容微操信號(hào)？哪些是相斥微操作信號(hào)？②采用微程序控制方式，請(qǐng)計(jì)微指令格式，并列出各控制字段的編碼表。解1）容微操作信號(hào)LRSN相微作信號(hào)a,b,c,d2）當(dāng)24個(gè)制信號(hào)全部用微指令產(chǎn)生時(shí)，可采用字段譯碼法進(jìn)行編碼控制，采用的微指令格式如下（其中目地操作數(shù)字段與打入信號(hào)段可結(jié)合并用，后者加上節(jié)拍脈沖控制即可3位3位5位4位3位2位×××

×××××××××××××××××目的操作數(shù)源作數(shù)編碼表如下：

運(yùn)算操作

移動(dòng)操作直控制判別下字段目的操作數(shù)字段

源操作數(shù)字段

運(yùn)算操作字段

移位門字段

直接控制字段LDR

001010

a,b,

001e010f011g

MSSSS

L,R,S,N

j,+1LDRLDR

011100

c,d,

100hLDRCPU執(zhí)一段程序時(shí)cache完存取的次數(shù)為2420次主存完成的次數(shù)為80次已知cache存儲(chǔ)周期為40ns主存存儲(chǔ)周期為200ns，求cache/主存系統(tǒng)的效和平均訪問時(shí)間P94例6---專業(yè)資料

---某機(jī)器單字指令為32位共有40條令，通用寄存器有128個(gè)主存最大尋址空間為64M。尋址式有立即尋址、直接尋址、寄存器尋址、寄存器間接尋址、基值尋址、相對(duì)尋址六種。請(qǐng)?jiān)O(shè)計(jì)指令格式，做必要說明。一條機(jī)器指的指令周期包括取指）、譯碼（ID）、執(zhí)行（）寫回（）四個(gè)過程段，每個(gè)過程段1個(gè)時(shí)鐘周期T完。先段定機(jī)器指令采用以下三種方式執(zhí)行：①非流水線（順序）方式，②標(biāo)量流水線方式，③超量流水線方式。請(qǐng)畫出三種方式的時(shí)空?qǐng)D，證明流水計(jì)算機(jī)比非流水計(jì)算機(jī)具有更高的吞吐率P163---專業(yè)資料

---CPU的數(shù)據(jù)通路如圖1所運(yùn)器中R～R為用寄存器為數(shù)據(jù)緩沖寄存器，PSW為狀態(tài)字寄存器。D-cache為據(jù)存儲(chǔ)為指令存儲(chǔ)器，PC為序計(jì)數(shù)器（具有加1功），IR為令寄存器。單線箭頭信號(hào)均為微操作控制信號(hào)（電位或脈沖），如表讀出R寄器，表示寫入R寄器。機(jī)器指令“STOR1,(R2)”現(xiàn)的功能是：將寄存器R1中數(shù)據(jù)寫入到R2為地址的數(shù)存單元中。請(qǐng)畫出該存數(shù)指令周期流程圖在CPU周期框外寫出所需的微操作控制信號(hào)個(gè)CPU周含T～T四時(shí)鐘信號(hào)，寄存器打入信號(hào)必須注明時(shí)鐘序號(hào)）---專業(yè)資料

oo2o0---oo2o0某計(jì)算機(jī)的儲(chǔ)系統(tǒng)由cache和磁盤構(gòu)成的問時(shí)間為15ns被訪問的單元在主存但不在cache中，需要用60ns的間將其裝入cache然后再進(jìn)行訪問；如果被訪問的單元不在主存中，則需要的間將其從磁盤中讀入主存，然后再裝入cache中開始訪問。若cache的中率為，存的命中率為60%求該系統(tǒng)中訪問一個(gè)字的平均時(shí)間。解t+10%*60%(t+t)+10%*40%+t+t表未命中時(shí)的主存訪問時(shí)間c示命中時(shí)的cache訪時(shí)間k表示訪問外存時(shí)圖1所為總線結(jié)構(gòu)機(jī)器的數(shù)據(jù)通路IR為指令寄存器為序計(jì)數(shù)具有自增功能為據(jù)存儲(chǔ)器（受/W號(hào)控制為址寄存器為數(shù)據(jù)緩沖寄存器，ALU由加、減控制信號(hào)決定完成何種操作，控制信號(hào)G控制的是一個(gè)門電路。另外，線上標(biāo)注有小圈表示有控制信號(hào)，例中y示iy寄存器的輸入控制信號(hào)為寄存器的輸出控制信號(hào)，未標(biāo)字符的線為直通線，不受控制。旁路器可視為三態(tài)門傳送通路。①“SUB，R”指令完成RRR的能操作畫出其指令周期流程圖并出相應(yīng)的微操作控制信號(hào)序列設(shè)該指令的地址已放入0PC中②若“指周期縮短為一CPU周期請(qǐng)?jiān)趫D上先畫出改進(jìn)的數(shù)據(jù)通路，然后在畫出指令周期流程圖。此時(shí)指令的指令周期是幾個(gè)CPU周期?與第①種情相比，

取

PC→AR

PC,G減法指令速度提高幾倍？解指是加法指令與運(yùn)算的二數(shù)放在R2，相加結(jié)果放在R0中周期流程圖圖A3.3包取指令階段和執(zhí)

指

M→DRDR→IR

R/W=1DR,G行指令階段兩部分。每一方框表示一個(gè)CPU周。其中內(nèi)表示數(shù)據(jù)傳送路徑，框外列出微操作控制信號(hào)圖見左行

執(zhí)

R2→YR→X

R,GR,G--

-

+

達(dá)式：

---某加法器進(jìn)位鏈小組信號(hào)為C4C3C2C1，低位來的進(jìn)位信為C0，請(qǐng)分別按下兩種方式寫出的邏輯表①

串行進(jìn)位方式②

并行進(jìn)位方式解：）串行進(jìn)位方式：C=G+PC其：=AB=A⊕BCG+PCG=AB，P=A⊕BCG+PCG=AB,P=A⊕BCG+PCG=AB,=A⊕B(2)并進(jìn)位方式C1=G1+P1C0C2=G2+P2G1+P2P1C3=G3+P3G2+P3P2G1+P3P2P1C0C4=G4+P4G3+P4P3G2+P4P3P2G1+P4P3P2P1C0其中G—G，P—P表達(dá)式與串行進(jìn)位方式相同。設(shè)兩個(gè)浮點(diǎn)=2×S,N=2×S，中階碼3位移），尾數(shù)4位數(shù)符1位。設(shè)：j=(-10),S=(+0.1001)j=(+10),S=(+0.1011)求N，出運(yùn)算步驟及結(jié)果，積的尾數(shù)占4，按原碼陣列乘法器計(jì)算步驟求尾數(shù)之積。解因?yàn)閄+Y=2×（Sx+Sy（Ex=Ey以X+Y要過對(duì)階、尾數(shù)求和及規(guī)格化等步驟。（1）對(duì)：（-10（+10）所Ex<E