第 5 章 －第 4 講 AGP 接口

高速圖形接口AGP是AccelerateGraphicPort的縮寫，它是在當前計算機針對所面臨的急需實時處理視頻及其它高速信息流而提出的一種高速數(shù)據(jù)傳輸通道。第四次課高速圖形接口AGP高速圖形接口是專為三維圖形顯示應用領域開發(fā)的一種高性能、元件級的內(nèi)部互連總線，它是在PCI總線的基礎上進行了性能擴充與增強的一種獨立局部總線，它將需要進行高速傳輸?shù)娜S圖形數(shù)據(jù)、動態(tài)視頻數(shù)據(jù)信息從PCI總線中分離出來，使信息從圖形控制器和系統(tǒng)芯片組之間專用的點對點通道上傳輸。采用AGP后，圖形控制器就將擁有完全屬于自己的32位通道。嚴格來說AGP不是一種總線，因為它除了圖形控制器外不被其它任何部分共享，為了分析方便仍然將它當作局部總線來處理。AGP局部總線發(fā)展簡介

新的3.3V交流電氣規(guī)范允許一個在66MHz的總線時鐘內(nèi)傳輸一次或兩次數(shù)據(jù)，雙重驅動(doublepumping)。通過一種新的低電壓電氣規(guī)范，允許在單個66MHz的總線時鐘內(nèi)傳輸4次數(shù)據(jù)，可使數(shù)據(jù)傳輸率實時達到1GB/s。采用邊帶信號傳輸(SidebandSignaling)技術，在總線上調(diào)制地址與數(shù)據(jù)的多路復用。采用內(nèi)存請求流水線(memorypipelining)技術，采用深度流水線讀、寫操作，隱含了對存儲器訪問造成的延遲。采用TLB(轉換旁視緩沖區(qū))存放那些被頻繁訪問的內(nèi)存地址。采用圖形地址轉換表(GATT，也稱之為圖形地址定位表GART)的資源。與TLB不同，GART在系統(tǒng)主內(nèi)存而不在芯片組中。AGP也能延長PCI總線壽命，通過把圖形接口繞行到專用適合傳輸高速圖形、圖像數(shù)據(jù)的AGP通道上，解決了PCI帶寬中最大的問題。AGP對于MPEG2視頻的再生具有積極作用。

AGP局部總線特點

AGP局部總線系統(tǒng)結構

PCIPCI處理器系統(tǒng)存儲器多處理器總線邏輯橋I/O設備處理器邏輯橋系統(tǒng)存儲器I/O設備A.G.P.設備I/O設備AGPI/O設備處理器核心邏輯芯片系統(tǒng)存儲器I/O設備A.G.P.設備I/O設備AGPAGP局部總線系統(tǒng)結構

AGP讀數(shù)返回隊列AGP讀數(shù)返回隊列AGP讀/寫請求隊列AGP讀寫請求隊列AGP寫數(shù)據(jù)隊列AGP寫數(shù)據(jù)隊列PCI-MEM橋PCI-MEM讀PCI-MEM寫PCI接口PCI從(主可選)DRAM控制數(shù)據(jù)源/連接AGP功能AGP接口AGP-MEM橋PCI系統(tǒng)存儲器CPU核心邏輯存儲器控制器AGP類型設備

AGP接口規(guī)范中采用存儲器訪問的流水線形式是增強PCI協(xié)議的主要措施之一。

AGP流水線總線操作基本上都是采用原PCI中的信號來實現(xiàn)的，并與PCI總線上的操作交錯進行，只有針對主存儲器的讀、寫操作才能采用流水線方式，所有其它操作，包括針對設備上的存儲器(即幀緩沖器)訪問操作只能按PCI規(guī)范中定義的操作進行。

AGP局部總線操作簡介

通過一些新定義的邊帶控制信號與PCI信號集共同組成AGP接口，AGP定義的協(xié)議(如流水線傳輸)也加重了PCI總線的負責能力，在某種程度上，某非AGP類型PCI設備會將總線視作過渡空閑周期，對流水線訪問請求(包括讀、寫請求)和組合的數(shù)據(jù)傳輸都按這種方式進行處理。

AGP流水操作的最大深度不受結構上的約束，但在結構規(guī)范中定為256，由于受AGP主控器與從控器能力的影響，其最大流水操作的深度可能大打折扣。

AGP流水線操作

請求（地址）與數(shù)據(jù)對應關系不同：AGP操作中的數(shù)據(jù)傳輸并不與相關的訪問請求在時序關系上一一對應，訪問請求與相關的數(shù)據(jù)可能被其它的AGP操作所分隔；而PCI數(shù)據(jù)則與相關地址在時序關系上一一對應，其中不允許插入其它操作。

這種AGP流水操作允許總線上出現(xiàn)多（n）組請求與數(shù)據(jù)傳輸組（即流水深度為n），而且允許核心邏輯確保在一次數(shù)據(jù)傳輸中，所有相關信息成批進入等待的緩沖空間之前有一個足夠大的緩沖器來接收寫入的數(shù)據(jù)。AGP接口上的所有訪問次序以訪問請求的次序為準，而不是以實際到達的數(shù)據(jù)傳輸次序為準。AGP與PCI數(shù)據(jù)傳輸主要區(qū)別總線命令不同：AGP總線命令只能用于訪問主系統(tǒng)存儲器；而PCI總線命令則是針對多種尋址空間的(如存儲器空間、I/O空間、配置空間)。

訪問數(shù)據(jù)長度不同：AGP操作訪問的長度為8B的整數(shù)倍；而PCI操作中所訪問的長度則為1B的整數(shù)倍，通過C/BE＃和FRAME＃確定。

保持Cache數(shù)據(jù)一致性不同：AGP操作并不保證存儲器內(nèi)容的一致性，即AGP訪問中不要求窺探處理器的高速緩存Cache；而通過PCI總線對存儲器的訪問必須確保存儲器內(nèi)容一致性。AGP與PCI數(shù)據(jù)傳輸主要區(qū)別AGP流水線操作

流水線式AGP請求PCI數(shù)據(jù)傳輸D2A1AA3D1A2D3D插入周期流水式數(shù)據(jù)傳輸總線空閑狀態(tài)AGP流水線操作

AGP請求PCI繼續(xù)流水式操作PCI干預標準PCI操作啟動流水線流水式數(shù)據(jù)傳輸空閑狀態(tài)AGP局部總線命令與數(shù)據(jù)傳輸模式

31320地址(29位)LLL30CCCCCCCCAGP操作CCCCAGP操作0000讀1000長讀0001讀(高優(yōu)先級)1001長讀(高優(yōu)先級)0010保留

1010清除0011保留

1011保留

0100寫1100分隔0101寫(高優(yōu)先級)1101雙地址周期DAC0110保留

1110保留

0111保留

1111保留

AGP接口上有兩種類型的操作，即：排隊請求與傳輸數(shù)據(jù)。每一種都是獨立不同的總線操作

。AGP局部總線數(shù)據(jù)傳輸

若某信號以虛線表示，說明沒有設備被驅動；如果是處于高電平的虛線則表示包含一個穩(wěn)定值；位于兩次有效變化(即AD或C/BE＃信號線)之間的三態(tài)虛線表示一個不確定值；當由實線變?yōu)辄c線時，說明某信號已經(jīng)被有效驅動，但現(xiàn)在仍然是三態(tài)；當實線由低變?yōu)楦呷缓笞優(yōu)辄c線時，說明信號被有效驅動到高電平進行預充電，然后又變?yōu)槿龖B(tài)?？赡鼙欢鄠€設備所驅動的信號都要求有一個空轉周期，以避免在一個設備停止驅動一個信號而另一個設備又開始驅動該信號時發(fā)生沖突，與PCI時序一樣，用首尾相指的繞向箭頭表示。AGP局部總線周期時序說明

對AGP接口上的請求排隊有兩種形式：通過SBA端口或通過AD總線。通過AGP中狀態(tài)寄存器的位9可以知道使用的是何種機制。理論上，如果將地址信息從AD信號復用線與數(shù)據(jù)信息分離出來，就可以獲得對存儲器隨機訪問總線的最高的效率和傳輸率，對AGP總線設計就是基于此考慮的，在AGP接口信號中，提供了一組可選擇的邊帶信號SBA[7:0]來達到此目的，為了不至于使成本增加太多，只使用8位寬的這種接口。SBA端口僅用來傳輸AGP的訪問請求(而所有PCI操作請求都是通過AD引腳)，因此驅動只能是從主控器到核心邏輯一種方向。從原理上看，通過AD引腳或SBA引腳發(fā)出的AGP請求是相同的，只是存在操作的一些區(qū)別。

AGP局部總線數(shù)據(jù)傳輸－排隊請求為了通過8線的SBA端口傳送完整的AGP訪問請求，該請求被分成三部分(可選擇為四部分)，即：低地址位與長度、中地址位與命令、高地址位。這三部分分別稱為類型1、類型2、類型3，除類型1外，所有類型的命令都是最近有效裝載的(也稱為“跟隨的”)，也就是說這部分只有在自前一次請求以后發(fā)生變化時才傳送它們，這樣可以將通過8個SBA信號進行訪問請求時傳送地址的沖突減至最小。

AGP局部總線數(shù)據(jù)傳輸－地址分隔

AGP局部總線數(shù)據(jù)傳輸－AGP請求

321AAAAAAAAAAAAAAAAAAAAAAAAAAAAALLLCCCCAGP局部總線數(shù)據(jù)傳輸－AGP請求

編

碼說

明S7..…S0顯示物理邊帶信號線上信息的對齊情況1111

11111111

1111總線空閑：1X模式下，為8位；2X或4X模式下，為16位。0AAAAAAAAAAAALLL與長度域(LLL)與低地址位域(A[14:03])相對應，也可用作類型1邊帶命令。對于類型2和類型3，AGP訪問請求的其它信息由上次SBA端口命令給出，AD[2:0]假設為0。10CCCCRAAAAAAAAA命令與中地址位：通過SBA端口傳送AGP總線命令(CCCC)和中地址位(A[23:15])，無存儲器訪問啟動。該編碼也可指類型2邊帶命令，跟隨于為訪問存儲器(16MB的頁內(nèi)任何位置)所提供的先前命令(類型1)之后。R為保留位，主控器驅動為0，被目標設備忽略。110RAAAAAAAAAAAA高地址位：通過SBA端口傳送高地址位(A[35:24])，無存儲器訪問啟動，該編碼也可指類型3邊帶命令，跟隨于為訪問存儲器(36位物理地址空間)所提供的先前命令(類型2和類型1)之后，其中A[35:32]由主控器根據(jù)AGP命令寄存器的位5來(為0時驅動這些位為0；為1時根據(jù)需要驅動)決定。R為保留位，由主控器驅動為0，被目標設備忽略。1110AAAAAAAAAAAA擴展地址位：通過SBA端口傳送擴展地址位(A[47:36])，無存儲器訪問啟動，該編碼也可指類型4邊帶命令，跟隨于為訪問存儲器(48位物理地址空間)所提供的先前命令(類型3、2、1)之后，當使用該命令時，主控器必須根據(jù)需要驅動所有各位。此時AGP命令寄存器的位5必須置1。1111

0***********保留：AGP主控器不能發(fā)出這種用于將來定義的命令編碼。采用SBA端口操作進行排隊請求時，可以也只允許AD總線進行數(shù)據(jù)傳輸。表5－24列出了通過SBA端口進行排隊請求時所需要的信號。SBA端口操作以AD總線相同的傳輸速率進行操作。在1X傳輸速率下，通過SBA端口排隊請求所需要的信號最少，為8根；在4X傳輸速率下，通過SBA端口排隊請求所需要的信號最多，為10根。

AGP數(shù)據(jù)傳輸－SBA端口操作AGP數(shù)據(jù)傳輸－SBA端口操作數(shù)據(jù)傳輸速率要求的支持信號1XSBA[7:0]2XSBA[7:0]、SB_STB4XSBA[7:0]、SB_STB和SB_STB＃123456789CLKSBA[7:0]OPR1HR1LR2HR2LR3HR3LR4HR4LRAGP數(shù)據(jù)傳輸－1X,2X,4X尋址123456789OPR1HR1LR2HR2LNOPNOP

NOPR3HRCLKSBA[7:0]123456789R1HR1LR2HR2LR3HR3LNOPNOPNOPNOPNOPNOPR4HR4LNOPNOPR5HR5LCLKSBA[7:0]SB_STBR5L123456789R1HR1LR2HR2LR3HR3LNOPNOPNOPNOPNOPNOPR4HR4LNOPNOPR5HCLKSBA[7:0]SB_STBSB_STB#AGP數(shù)據(jù)傳輸－8X尋址AGP數(shù)據(jù)傳輸－1X數(shù)據(jù)傳輸

1234567D1+1+2+3XXXXX00XXXXXXXXXXXXXXXCLKADRBF#TRDY#REQ#GNT#ST[2:0]AGP數(shù)據(jù)傳輸－2X數(shù)據(jù)傳輸

1234567R1+1+2+3+4+5+6+7XX00XXXXXXXXXXXXXXXXXXCLKADAD_STBxRBF#TRDY#REQ#GNT#ST[2:0]AGP數(shù)據(jù)傳輸－4X數(shù)據(jù)傳輸

1234R1+1+2+3+4+5+6+7XXX00XXXXXXXCLKADAD_STBxAD_STBx#RBF#TRDY#REQ#GNT#ST[2:0]AGP數(shù)據(jù)傳輸－8X數(shù)據(jù)傳輸

Figure2-2illustratethe8XdatatransfertimingdiagramontheADinterface.TheAD_STBFandAD_STBSareusedtolatchthedataatthereceiver.AsinAGP,CLKbasedPCIsignalsGNT,TRDYandIRDYcontroltheflowofdata.ThetimingrelationshipbetweenIRDY/TRDYandthestrobesisdesignedspecificallytotransferdatafromthestrobelatchestotheCLKbasedlatchesinthereceiver.ThemajorchangefromAGP2.0isthatthenumberofsourcesynchronousADtransfersthathappenwithinacommonclockperiodhasdoubled.Thetimingparameters,t1,t2,andt3,havevaluesdifferentfromAGP2.0toaccountforAGP3.0signalingtechnology.TherelationshipbetweenTRDYandthe8XdatatransferremainsthesameastherelationshipbetweenTRDYandthe4XdatatransferthatisinAGP2.0.TRDYseenbythereceiverafteritislatchedincycle2meansdatawillbeavailableincycle3.AGP數(shù)據(jù)傳輸－8X數(shù)據(jù)傳輸本章首先簡單介紹幾種通用微型計算機的系統(tǒng)組成結構，再以現(xiàn)代微型計算機的組成結構為例，詳細介紹其系統(tǒng)組成和系統(tǒng)控制邏輯（即所謂的“北橋”邏輯）的典型功能。第六章微型計算機系統(tǒng)結構

在早期的微型計算機中，總線結構的概念并不明確，只是在后來的發(fā)展中，隨著微型計算機體系結構的日益復雜，才突出總線結構的重要性?，F(xiàn)代微型計算機在系統(tǒng)結構上采用了分級總線結構，以適應各種不同部件的要求。在CPU不斷發(fā)展的過程中，總線結構也在不斷地完善與擴展，從PC/XT總線結構開始，相繼出現(xiàn)了ISA總線、EISA總線、微通道MCA總線、VESA局部總線、PCI局部總線以及高速的AGP接口。

微型計算機結構發(fā)展介紹

微型計算機結構發(fā)展介紹

PC/XTISAEISAMCAVESAPCI2.0PCI2.1/2.2AGP寬度（bit）8163218/323232/6432/6464傳輸率（MB/s）183220～40MHz150132～264264～528500～1000PC/XT總線的微型計算機系統(tǒng)結構

DRAM控制器DRAM64－256KBROMBIOS8253定時/計數(shù)器8237DMA控制器主板8259中斷控制器鍵盤與并行控制電路DMA頁面寄存器數(shù)值協(xié)處理器8087（選擇）8088（4.77MHz）8個8位62Pin擴展插槽擴展總線緩沖揚聲器8250串行通信控制器PCAT/ISA總線的微型計算機系統(tǒng)結構

CPU（80486-xx）DRAM與L2Cache控制器

L2Cache通常為512KB主存DRAM4～768MBPCAT/ISA核心邏輯芯片組-7個DMA通道-15級中斷-時間/計數(shù)器-總線緩沖器-擴展總線控制64-128KBROMBIOS實時時鐘/日歷CMOSRAM8042MPUKBD/Mouse控制器8個8位XT插槽6個16位AT（ISA）擴展插槽SIMMS主板CPU局部總線后備電池8位X總線ISA總線PCAT或ISA擴展總線插槽EISA總線的微型計算機系統(tǒng)結構

CPU（486/Pentium）DRAM與L2Cache控制器L2Cache通常為512KB主存DRAM4～768MBEISA核心邏輯芯片組-DMA通道-中斷-時間/計數(shù)器-EISA總線擴展與控制器控制64-128KBROMBIOS實時時鐘/日歷CMOSRAM8042MPU鍵盤/鼠標控制器8至10個EISA插槽SIMMS主板后備電池8位X總線ISA總線插槽也支持XT/ISAI/O插件CPU局部總線IBMMCA總線的微型計算機系統(tǒng)結構

微通道I/FDRAM控制器顯示適配器芯片母板上的DRAMRAMDACROMBIOS時鐘鍵盤/鼠標ISA與MCA功能核心邏輯4XMCA插槽-2至4插槽-16位/32位/視頻總線-系統(tǒng)模式獨立-只有一個插槽時通常用于硬盤適配器8042主板FDD適配器RTC顯示RAMDRAM擴展板VGACPU（386/486）典型PCI/ISA總線微型計算機系統(tǒng)結構

CPU（486/Pentium）DRAM與L2Cache控制L2Cache512KB局部總線到PCI橋電路主存DRAM4～768MBLANSCSIIDE64-128KBROMBIOS實時時鐘產(chǎn)生器8042MPU鍵盤/鼠標控制器PCI-ISA橋電路2～3