數(shù)字電子技術(shù)基礎(chǔ)期末復(fù)習(xí)試題

填空題110（16=（）。2、對于TTL與門的閑置輸入端可接TTL或非門不使用的閑置輸入端應(yīng)接。3、格雷碼的特點(diǎn)是任意兩組相鄰代碼之間有位不同。4下列JK觸器觸器觸器和T觸發(fā)器四種觸發(fā)器中時(shí)有保持、置和轉(zhuǎn)能的觸發(fā)器是。5OC門可以實(shí)現(xiàn)功能CMOS門路中的門也可以實(shí)現(xiàn)該功能。6、一只四輸入端與非門，使其輸出為0的輸入變量取值組合有種。7、常見的組合邏輯電路有編碼器、和。8、邏輯函數(shù)的反函數(shù)為，對偶函數(shù)為。9、一個(gè)同步時(shí)序邏輯電路可以用、三組函數(shù)表達(dá)式描述。10、法器的進(jìn)位方式有和種。11、選的據(jù)選擇器有個(gè)地址輸入端。12、儲器的種類包括和。13、時(shí)鐘脈沖CP作下，具有和功能的觸發(fā)器稱為T觸器，其特性方程為。14、態(tài)門輸出的三種狀態(tài)別為。15、4個(gè)發(fā)可以存儲位二進(jìn)制數(shù)。16、輯電路中，高電平用1表，低電平用0表，則成為邏輯。17、JK觸器改成T觸器的方法是。18、合邏輯電路是指電路輸出僅由當(dāng)前的決定。19、個(gè)地址輸入端譯碼器，其譯碼輸出信號最多應(yīng)個(gè)。20、入信號的同時(shí)跳變引輸出端產(chǎn)生尖峰脈沖的現(xiàn)象叫做。21、個(gè)有根址線8根據(jù)輸出線ROM共個(gè)存儲單元。22、個(gè)觸發(fā)器組的計(jì)數(shù)器最多可以組成進(jìn)制的計(jì)數(shù)器。23、本RS觸發(fā)器的約束條件是。24、輯代數(shù)中種基本運(yùn)算是、和。25、輯代數(shù)中三個(gè)基本運(yùn)規(guī)則、和。26、果對鍵盤上108個(gè)符號進(jìn)行二進(jìn)制編碼，則至少要位二進(jìn)制數(shù)碼。27一包有個(gè)本存儲單元的存儲電路設(shè)計(jì)16位一字節(jié)的ROMROM有根地址線，有根數(shù)據(jù)輸出線。28、是線8線碼器，譯碼輸出低電平有效，若輸入為A2A1A0=110時(shí)，輸出Y1=。29、片中規(guī)模集成電路進(jìn)制計(jì)數(shù)器串聯(lián)后，最大計(jì)數(shù)容量為位。30、Y=AB+CD的值表中Y=1的狀態(tài)有個(gè)。31、地為A0-A7，出為D0-D3，ROM的量為。32、Y=A(A⊕的果是。33、個(gè)異或運(yùn)算后的結(jié)果是。34、選的據(jù)選擇器，它的選擇控制端有個(gè)。35、片64K×存容量的只讀存儲器ROM，條址線，條數(shù)據(jù)線。36）16=（）（）碼。37、兩個(gè)邏輯函數(shù)相等，它們的必然相同。38一個(gè)8選的多路選擇數(shù)據(jù)選擇器個(gè)擇輸入地輸入端個(gè)

數(shù)據(jù)輸入端。39、步D觸器（D鎖器）在CP=1時(shí)觸發(fā)器Q應(yīng)跟隨狀態(tài)，而在CP=0時(shí)，觸發(fā)器狀態(tài)。40、進(jìn)制譯碼器的輸出為入變量的全部。41、是四位二進(jìn)制同步計(jì)數(shù)，其置零方式為（填同步或異步）置數(shù)方式是。42、字電路按邏輯功能可為和兩大類。43、觸器特性方程為。44、位進(jìn)制計(jì)數(shù)器的計(jì)長度為。45、門路帶同類門的個(gè)數(shù)稱為。46、態(tài)門除了有高低電平出外，還有第三個(gè)狀態(tài)即。47、在CP為高電平1期，如同步觸發(fā)器的輸入信號發(fā)生多次變化時(shí)，其輸出狀態(tài)也會相應(yīng)發(fā)生多次變化，這種現(xiàn)象稱為觸發(fā)器的。48、施密特觸發(fā)器的整形路中，通過改變可以調(diào)制矩形波的寬度。選擇題1n個(gè)輯變量可以構(gòu)成（）個(gè)最小項(xiàng)；An2nC2、十進(jìn)制的計(jì)數(shù)器需要（）個(gè)觸發(fā)器。ABC4D53、選1數(shù)選擇器應(yīng)有（）個(gè)地址輸入端。AB3684、下列數(shù)字電路中，不屬于時(shí)序邏輯電路的是A全加器B寄器C計(jì)器移位寄存器5、與三變量函數(shù)在等價(jià)的邏輯函數(shù)是（A．F=∑m(0,7)B．∑C．∑m(1,7)D．∑6、邊沿觸發(fā)器的最大特點(diǎn)是：？（）A.功耗低B.速快C.無翻噪容限大7、下列幾種電中，輸出端可以實(shí)現(xiàn)線與功能的電路是（）A．或非門．與非門．異或門D．門8、對于TTL數(shù)集成電路來說，下列說法個(gè)是錯(cuò)誤的A．電源電壓極性不得接反，其額定值為5V．使用的輸入端接；C．入端可串接電阻，但電阻值不應(yīng)太大；DOC門輸出端可以并接；9、一個(gè)含有32768個(gè)儲單元的ROM，有個(gè)據(jù)出端，其地址輸入端有（）個(gè)。A．10B．．．10、或門余輸入端的處理是A．懸空B．高電平C．低電平．接”11、一個(gè)左移移位寄存器當(dāng)預(yù)先置入1011后其串行輸入固定，在個(gè)移位脈沖CP作下，四位數(shù)的移位過程是（A．B．C．．12、數(shù)F=AB+BC,使F=1的輸入組為（A．ABC=000B．C．ABC=101D．13、個(gè)觸發(fā)器組成的環(huán)形數(shù)器最多有（）個(gè)有效狀態(tài)。

A．B6C．D．14、步計(jì)數(shù)器指（）的計(jì)器。A．由同類型的觸發(fā)器構(gòu)成B．觸發(fā)器時(shí)鐘端連唉一起，統(tǒng)一由系統(tǒng)時(shí)鐘控制C．用前級輸出做后級觸發(fā)器的時(shí)鐘．可用后級輸出做前級觸發(fā)器的時(shí)鐘15、在約束條件的觸發(fā)器（A．基本SR鎖器．觸發(fā)器．觸器D．觸器16、8個(gè)發(fā)可以記憶（）種不同的狀態(tài)。A．16B．8D25617、成256進(jìn)的計(jì)數(shù)器，需要（）個(gè)觸發(fā)器。A．B8C．D．18、四位同步二進(jìn)制加法數(shù)器當(dāng)前的狀態(tài)時(shí)，一個(gè)輸入時(shí)鐘脈沖后，其狀態(tài)變?yōu)椋ˋ．0111B．0110．D001119、四位二進(jìn)制加法加法數(shù)器正常工作時(shí)，由0000狀開始計(jì)數(shù)，則經(jīng)過43個(gè)入計(jì)數(shù)脈沖后，計(jì)數(shù)器的狀態(tài)是（A．0011B．1011．D101020、下列功能表示方法中不適合用于時(shí)序邏輯電路功能表示方法的是（A．狀態(tài)轉(zhuǎn)換圖．性方程．卡諾圖D真值表21、將一個(gè)TTL異或門（輸入端A、）做反相器使用，則A、B端（A．A或有一個(gè)接．或B有個(gè)接0C．和B接一起．能實(shí)現(xiàn)22、輯函數(shù)F(A,B,C)=AB+BC+AC的小標(biāo)準(zhǔn)式為（）A∑m(0,2,4)B∑Cm(0,2,3,4)D∑m(2,4,6,7)23、分型的單穩(wěn)電路要求入脈寬（）出定時(shí)脈寬。A小于、等于、大于、關(guān)于24、某函數(shù)的表達(dá)式F=A+B，若用4選1多選擇器（數(shù)據(jù)選擇器）來設(shè)計(jì)，則數(shù)據(jù)端的態(tài)是（為值位）A、0001B、、、101025、兩個(gè)TTL與門構(gòu)成的基本RS觸器，設(shè)原觸發(fā)器狀態(tài)為Qn=1，果要使能記憶，則必須（）ARD=0，B、RD=1SD=0、，SD=1D、RD=0，SD=126、合邏輯電路輸出與輸?shù)年P(guān)系可用（）描述。(A).序圖(B)狀態(tài)表(C)狀圖(D)邏輯表達(dá)式27、卡諾圖分析比較：與關(guān)系的正確結(jié)果是（A.邏相同B.邏輯相反邏輯無關(guān)D.無法直接確定三、判斷題1、A+AB=A+B2、單穩(wěn)態(tài)觸發(fā)器有一個(gè)穩(wěn)態(tài)和一個(gè)暫態(tài)。3、當(dāng)輸入9個(gè)號時(shí)，需要3位的二進(jìn)制代碼輸出。4、施密特觸發(fā)器有兩個(gè)穩(wěn)態(tài)。5、多諧振蕩器有兩個(gè)穩(wěn)態(tài)。6、所有的觸發(fā)器都存在空翻現(xiàn)象。7、邏輯變量的取值，1比0大8、因?yàn)檫壿嫳磉_(dá)式A+B+AB+A+B成立，所以

9、約束項(xiàng)就是邏輯函數(shù)中不允許出現(xiàn)的變量取值組合，用卡諾圖化簡時(shí)，可將約束項(xiàng)當(dāng)作1，也可當(dāng)作0.10、序邏輯電路不含有記功能的器件。11、數(shù)器除了能對輸入脈進(jìn)行計(jì)數(shù)，還能作為分頻器用。12、先編碼器只對同時(shí)輸信號中優(yōu)先級別最高的一個(gè)信號編碼。13、與門CMOS與非門的邏功能不一樣。14、位二進(jìn)制數(shù)可表示256種同狀態(tài)。15多三態(tài)門的輸出端相連于一條總線上用須只讓一個(gè)三態(tài)門傳送信號其它門處于高阻狀態(tài)。16、進(jìn)制數(shù)和進(jìn)制代碼1001都示的是十進(jìn)制數(shù)中的。17、發(fā)器的輸出狀態(tài)完全輸入信號決定。19、知。20、態(tài)門輸出為高阻時(shí)，輸出線上電壓為高電平。21、前進(jìn)位加法器比串行位加法器運(yùn)算速度慢。22、成一個(gè)進(jìn)的計(jì)數(shù)器需要個(gè)發(fā)器。23、數(shù)連取100次偶F不。化簡題1、用邏輯代數(shù)的基本公式和常用公式將下列邏輯函數(shù)化為最簡與或表達(dá)式。題2.15,2.192、寫出右圖所示邏輯圖的邏輯函數(shù)式，并化為最簡與或式題2.72.20）3、用卡諾圖化簡法將函數(shù)化為最簡與或式P64題2.23分析設(shè)計(jì)題設(shè)計(jì)邏輯電路，要求寫出步驟p165例4.2.2題4.5,4.6,4.7，4.21p258題5.28組合邏輯電路應(yīng)用或擴(kuò)展p210題4.8，4.11，4.13,4.15,4.19,4.25,4.28時(shí)序邏輯電路擴(kuò)