數(shù)字電路邏輯設(shè)計第3章

隨著微電子技術(shù)的發(fā)展，人們把實現(xiàn)各種邏輯功能的元器件及其連線都集中制造在同一塊半導體材料小片上，并封裝在一個殼體中，通過引線與外界聯(lián)系，即構(gòu)成所謂的集成電路塊，通常又稱為集成電路芯片。集成門電路和觸發(fā)器等邏輯器件是實現(xiàn)數(shù)字系統(tǒng)功能的物質(zhì)基礎(chǔ)。采用集成電路進行數(shù)字系統(tǒng)設(shè)計的優(yōu)點：

可靠性高、可維性好、功耗低、成本低等優(yōu)點，可以大大簡化設(shè)計和調(diào)試過程。當前1頁，總共69頁。本章知識要點

●集成電路的分類

●半導體器件的開關(guān)特性

●邏輯門電路

●邏輯函數(shù)的實現(xiàn)當前2頁，總共69頁。

3.1數(shù)字集成電路的分類數(shù)字集成電路通常按照所用半導體器件的不同或者根據(jù)集成規(guī)模的大小進行分類。一.根據(jù)所采用的半導體器件進行分類

根據(jù)所采用的半導體器件，分為兩大類。

雙極型集成電路：采用雙極型半導體器件作為元件。主要特點是速度快、負載能力強，但功耗較大、集成度較低。

單極型集成電路(MOS集成電路):采用金屬-氧化物半導體場效應(yīng)管(MetelOxideSemiconductorFieldEffectTra-nsister)作為元件。主要特點是結(jié)構(gòu)簡單、制造方便、集成度高、功耗低，但速度相對雙極型較慢。當前3頁，總共69頁。

雙極型集成電路分為：

晶體管-晶體管邏輯電路TTL(TransistorTransistorLogic)發(fā)射極耦合邏輯電路(EmitterCoupledLogic)集成注入邏輯電路I2L(IntegratedInjectionLogic)

┊

TTL電路的“性能價格比”較佳，應(yīng)用最廣泛。MOS集成電路分為：

PMOS(P-channelMetelOxideSemiconductor)

NMOS(N-channelMetelOxideSemiconductor)

CMOS(ComplementMetalOxideSemiconductor)┊

CMOS電路應(yīng)用較普遍，因為它不但適用于通用邏電路的設(shè)計，而且綜合性能好。當前4頁，總共69頁。二．根據(jù)集成電路規(guī)模的大小進行分類

根據(jù)一片集成電路芯片上包含的邏輯門個數(shù)或元件個數(shù)，分為SSI、MSI、LSI、VLSI。

1.SSI(SmallScaleIntegration:邏輯門數(shù)小于10門(或元件數(shù)小于100個)；

2.MSI(MediumScaleIntegration):邏輯門數(shù)為10門～99門(或元件數(shù)100個～999個)；

3.LSI(LargeScaleIntegration):邏輯門數(shù)為100門～9999門(或元件數(shù)1000個～99999個)；

4.VLSI(VeryLargeScaleIntegration):邏輯門數(shù)大于10000門(或元件數(shù)大于100000個)。

當前5頁，總共69頁。三．根據(jù)設(shè)計方法和功能定義分類根據(jù)設(shè)計方法和功能定義通?？煞譃槿缦?類：

1.非定制電路（又稱為標準集成電路）

2.全定制電路（又稱為專用集成電路）

3.半定制電路

當前6頁，總共69頁。3.2半導體器件的開關(guān)特性

數(shù)字電路中的晶體二極管、三極管和MOS管等器件一般是以開關(guān)方式運用的，工作狀態(tài)相當于相當于開關(guān)的“接通”與“斷開”。數(shù)字系統(tǒng)中的半導體器件運用在開關(guān)頻率十分高的電路中，研究其開關(guān)特性時，不僅要研究它們在導通與截止兩種狀態(tài)下的靜止特性，而且還要分析它們在導通和截止狀態(tài)之間的轉(zhuǎn)變過程，即動態(tài)特性。當前7頁，總共69頁。3.2.1晶體二極管的開關(guān)特性一．靜態(tài)特性

靜態(tài)特性是指二極管在導通和截止兩種穩(wěn)定狀態(tài)下的特性。典型二極管的靜態(tài)特性曲線為：常見外形圖當前8頁，總共69頁。1.正向特性：

門檻電壓(VTH)：使二極管開始導通的正向電壓，一般鍺管約0.1V，硅管約0.5V。正向電壓VF≤VTH：管子截止，電阻很大、正向電流IF

接近于0，二極管類似于開關(guān)的斷開狀態(tài)；正向電壓VF=VTH：管子開始導通，正向電流IF開始上升；正向電壓VF＞VTH：管子充分導通(導通電壓一般鍺管約0.3V，硅管約0.7V，通常稱為導通電壓)，電阻很小，正向電流IF

急劇增加，二極管類似于開關(guān)的接通狀態(tài)。當前9頁，總共69頁。

2．反向特性

二極管在反向電壓VR

作用下，處于截止狀態(tài)，反向電阻很大，反向電流IR

很?。▽⑵浞Q為反向飽和電流，用IS

表示，通?？珊雎圆挥嫞?，二極管的狀態(tài)類似于開關(guān)斷開。而且反向電壓在一定范圍內(nèi)變化基本不引起反向電流的變化。

●正向?qū)〞r可能因電流過大而導致二極管燒壞。組成實際電路時通常要串接一只電阻R，以限制二極管的正向電流；

●反向電壓超過某個極限值時，將使反向電流IR突然猛增，致使二極管被擊穿（通常將該反向電壓極限值稱為反向擊穿電壓VBR），一般不允許反向電壓超過此值。使用注意事項!當前10頁，總共69頁。注意：圖中忽略了二極管的正向壓降。

由于二極管的單向?qū)щ娦?，所以在?shù)字電路中經(jīng)常把它當作開關(guān)使用。二極管開關(guān)電路及等效電路當前11頁，總共69頁。二.動態(tài)特性

二極管的動態(tài)特性是指二極管在導通與截止兩種狀態(tài)轉(zhuǎn)換過程中的特性，它表現(xiàn)在完成兩種狀態(tài)之間的轉(zhuǎn)換需要一定的時間。為此，引入了反向恢復時間和開通時間的概念。1.反向恢復時間

反向恢復時間：二極管從正向?qū)ǖ椒聪蚪刂顾枰?/p>

時間稱為反向恢復時間。

當作用在二極管兩端的電壓由正向?qū)妷篤F

轉(zhuǎn)為反向截止電壓

VR

時，在理想情況下二極管應(yīng)該立即由導通轉(zhuǎn)為截止，電路中只存在極小的反向電流。實際情況如何呢？當前12頁，總共69頁。

實際過程如圖所示：

圖中：

0～t1時刻：輸入正向?qū)妷篤F，二極管導通，電阻很小，電路中的正向電流IF≈VF/R。

t1

時刻：輸入電壓由正向電壓VF

轉(zhuǎn)為反向電壓VR，首先正向電流IF

變到一個很大的反向電流IR≈VR/R，該電流維持一段時間ts后開始逐漸下降，經(jīng)過一段時間tt后下降到一個很小的數(shù)值0.1IR(接近反向飽和電流IS)，二極管進入反向截止狀態(tài)。ts

—稱為存儲時間；

tt

—稱為渡越時間；

tre=ts+tt

—稱為反向恢復時間。當前13頁，總共69頁。

具體如下：★二極管外加正向電壓VF時，PN結(jié)兩邊的多數(shù)載流子不斷向?qū)Ψ絽^(qū)域擴散，一方面使空間電荷區(qū)變窄，另一方面使相當數(shù)量的載流子存儲在PN結(jié)的兩側(cè)。

★當輸入電壓突然由正向電壓VF

變?yōu)榉聪螂妷篤R時，PN結(jié)兩邊存儲的載流子在反向電壓作用下朝各自原來的方向運動，即P區(qū)中的電子被拉回N區(qū)，N區(qū)中的空穴被拉回P區(qū)，形成反向漂移電流IR

。

開始時空間電荷區(qū)依然很窄，二極管電阻很小，反向電流

IR≈VR/R。

經(jīng)過時間ts

后，PN結(jié)兩側(cè)存儲的載流子顯著減少，空間電荷區(qū)逐漸變寬，反向電流慢慢減??；直至經(jīng)過時間tt

后，IR

減小至反向飽和電流IS，二極管截止。該過程如下圖所示。產(chǎn)生反向恢復時間tre

的原因？當前14頁，總共69頁。

2.開通時間

開通時間：二極管從反向截止到正向?qū)ǖ臅r間稱為開通時間。

由于PN結(jié)在正向電壓作用下空間電荷區(qū)迅速變窄，正向電阻很小，因而它在導通過程中及導通以后，正向壓降都很小，故電路中的正向電流IF≈VF/R。而且加入輸入電壓VF后，回路電流幾乎是立即達到IF的最大值。即：二極管的開通時間很短，對開關(guān)速度影響很小，相對反向恢復時間而言幾乎可以忽略不計。當前15頁，總共69頁。

3.2.2晶體三極管的開關(guān)特性各種不同三極管的實物圖當前16頁，總共69頁。

晶體三極管由集電結(jié)和發(fā)射結(jié)兩個PN結(jié)構(gòu)成。三極管有截止、放大、飽和3種工作狀態(tài)。一個用NPN型共發(fā)射極晶體三極管組成的簡單電路及其輸出特性曲線如下圖所示。一．靜態(tài)特性當前17頁，總共69頁。3.飽和狀態(tài)vB

＞VTH，并達到一定值，兩個PN結(jié)均為正偏，iB≥IBS(基極臨界飽和電流)≈VCC/βRc

,此時iC=ICS(集電極飽和電流)≈VCC/Rc。三極管呈現(xiàn)低阻抗，類似于開關(guān)接通。1.截止狀態(tài)

vI≤0，兩個PN結(jié)均為反偏，iB≈0,iC≈0,vCE≈VCC。三極管呈現(xiàn)高阻抗，類似于開關(guān)斷開。2.放大狀態(tài)vI＞VTH

，發(fā)射結(jié)正偏，集電結(jié)反偏，iC=βiB。電路工作特點：當前18頁，總共69頁。

晶體三極管在截止與飽和這兩種穩(wěn)態(tài)下的特性稱為三極管的靜態(tài)開關(guān)特性。

在數(shù)字邏輯電路中，三極管相當于一個由基極信號控制的無觸點開關(guān)，其作用對應(yīng)于觸點開關(guān)的“閉合”與“斷開”。

上述共發(fā)射極晶體三極管電路在三極管截止與飽和狀態(tài)下的等效電路如下圖所示。當前19頁，總共69頁。

晶體三極管在飽和與截止兩種狀態(tài)轉(zhuǎn)換過程中具有的特性稱為三極管的動態(tài)特性。三極管的內(nèi)部也存在著電荷的建立與消失過程。兩種狀態(tài)的轉(zhuǎn)換也需要一定的時間才能完成。二．動態(tài)特性如圖所示電路的動態(tài)特性為：當前20頁，總共69頁。

當輸入電壓vi由-V1

跳變到+V2時，三極管從截止到開始導通所需要的時間稱為延遲時間td。經(jīng)過延遲時間td后，iC不斷增大。iC上升到最大值的90%所需要的時間稱為上升時間tr

。當輸入電壓vi由+V2跳變到-V1時，集電極電流從ICS到下降至0.9ICS所需要的時間稱為存儲時間ts。集電極電流由0.9ICS降至0.1ICS所需的時間稱為下降時間tf。當前21頁，總共69頁。1．開通時間（ton

）開通時間：三極管從截止狀態(tài)到飽和狀態(tài)所需要的時間。開通時間ton=延遲時間td+上升時間tr2.關(guān)閉時間（

toff

）

關(guān)閉時間：三極管從飽和狀態(tài)到截止狀態(tài)所需要的時間。

關(guān)閉時間toff=存儲時間ts+下降時間tf

開通時間ton和關(guān)閉時間toff是影響電路工作速度的主要因素。當前22頁，總共69頁。

3.3邏輯門電路

實現(xiàn)基本邏輯運算和常用復合邏輯運算的邏輯器件統(tǒng)稱為邏輯門電路，它們是組成數(shù)字系統(tǒng)的基本單元電路。

以TTL集成邏輯門和CMOS集成邏輯為例進行介紹。要求：重點掌握集成邏輯門電路的功能和外部特性，以及器件的使用方法。對其內(nèi)部結(jié)構(gòu)和工作原理只要求作一般了解。當前23頁，總共69頁。一.非門

非門又稱“反相器”。晶體三極管反相器的電路圖和邏輯符號如圖(a)和圖(b)所示。3.3.1簡單邏輯門電路A/VF/V0+5+50AF0110當前24頁，總共69頁。二.與門一個由二極管構(gòu)成的2輸入與門電路如下圖所示。A/V

B/

VF/V000+5+50+5+5000+5ABF000110110001當前25頁，總共69頁。三.或門一個由二極管構(gòu)成的2輸入或門電路如下圖所示。A/V

B/

VF/V000+5+50+5+50+5+5+5ABF000110110111當前26頁，總共69頁。3.3.2TTL集成邏輯門電路

TTL(TransistorTransistorLogic)電路是晶體管-晶體管邏輯電路的簡稱。60年代問世，經(jīng)過對電路結(jié)構(gòu)和工藝的不斷改進，性能得到不斷改善，至今仍被廣泛應(yīng)用于各種邏輯電路和數(shù)字系統(tǒng)中。

TTL電路的功耗大、線路較復雜，使其集成度受到一定的限制，故廣泛應(yīng)用于中小規(guī)模邏輯電路中。

下面，對幾種常見TTL門電路進行介紹，重點討論TTL與非門。當前27頁，總共69頁。一.典型TTL與非門該電路可按圖中虛線劃分為三部分：

輸入級——由多發(fā)射極晶體管T1和電阻R1組成；

中間級——由晶體管T2和電阻R2、R3組成；

輸出級——由晶體管T3、T4、D4和電阻R4、R5組成。1.電路結(jié)構(gòu)及工作原理

(1)電路結(jié)構(gòu)典型TTL與非門電路圖及相應(yīng)邏輯符號如右圖所示。當前28頁，總共69頁。(2)工作原理

邏輯功能分析如下：

※輸入端全部接高電平(3.6V)：電源Vcc通過R1和T1的集電結(jié)向T2提供足夠的基極電流，使T2飽和導通。T2的發(fā)射極電流在R3上產(chǎn)生的壓降又使T4

飽和導通，輸出為低電平(≈0.3V)。此時，T1的基極電壓 vb1=vbc1+vbe2+vbe4≈2.1V；T2的集電極電壓vc2=vces2+vbe4≈0.3V+0.7V≈1V,該值不足以使T3和D4導通,故D4截止。實現(xiàn)了“輸入全高，輸出為低”的邏輯關(guān)系。當前29頁，總共69頁。※當有輸入端接低電平(0.3V)時：輸入端為低的發(fā)射結(jié)導通，使T1的基極電位vb1=0.3V+0.7V=1V。該電壓作用于T1的集電結(jié)和T2、T4的發(fā)射結(jié)上，不可能使T2和T4導通，即T2、T4均截止。

由于T2截止，電源VCC通過R2驅(qū)動T3和D4管，使之工作在導通狀態(tài)，電路輸出為高電平(≈3.6V)。通常將電路的這種工作狀態(tài)稱為截止狀態(tài)，它實現(xiàn)了“輸入有低，輸出為高”的邏輯功能。當前30頁，總共69頁。上述兩種情況的等效電路分別如下：

當前31頁，總共69頁。

綜合上述：當輸入A、B、C均為高電平時，輸出為低電平(≈0V)；當A、B、C中至少有一個為低電平時，輸出為高電平(≈3.6V)。

輸出與輸入之間構(gòu)成“與非”邏輯，即輸入ABC輸出FLLLLLHLHLLHHHLLHLHHHLHHHHHHHHHHL輸入ABC輸出F00000101001110010111011111111110當前32頁，總共69頁。2.主要外部特性參數(shù)

TTL與非門的主要外部特性參數(shù)有輸出邏輯電平、開門電平、關(guān)門電平、扇入系數(shù)、扇出系數(shù)、平均傳輸時延和空載功耗等。(2)輸出低電平VOL：輸出低電平VoL是指輸入全為高電平時的輸出電平。VOL的典型值是0.3V，產(chǎn)品規(guī)范值為VOL≤0.4V。

(1)輸出高電平VOH：輸出高電平VOH是指至少有一個輸入端接低電平時的輸出電平。VOH的典型值是3.6V。產(chǎn)品規(guī)范值為VOH≥2.4V。當前33頁，總共69頁。(3)開門電平VON：開門電平VON是指保證與非門輸出為低電平時所允許的最小輸入高電平，它表示使與非門開通的輸入高電平最小值。

VON的典型值是1.5V，產(chǎn)品規(guī)范值為VON≤1.8V。開門電平的大小反映了高電平抗干擾能力，VON

愈小，在輸入高電平時的抗干擾能力愈強。(4)關(guān)門電平VOFF：關(guān)門電平VOFF是指保證與非門輸出為高電平時所允許的最大輸入低電平，它表示使與非門關(guān)斷的輸入低電平最大值。

VOFF

的典型值是1.3V，產(chǎn)品規(guī)范值VOFF≥0.8V。關(guān)門電平的大小反映了低電平抗干擾能力，VOFF越大，在輸入低電平時的抗干擾能力越強。為什么？為什么？當前34頁，總共69頁。

(5)扇入系數(shù)Ni：指與非門提供的輸入端數(shù)目。

Ni是由制造廠家安排的，一般Ni為2～5，最多不超過8。當應(yīng)用中要求輸入端數(shù)目超過Ni時，可通過分級實現(xiàn)的方法減少對扇入系數(shù)的要求。(6)扇出系數(shù)No：指允許與非門輸出端連接同類門的最多個數(shù)。

它反映了與非門的帶負載能力.典型TTL與非門的扇出系數(shù)No≥8。當前35頁，總共69頁。(7)平均傳輸延遲時間tpd:指一個矩形波信號從與非門輸入端傳到與非門輸出端(反相輸出)所延遲的時間。

通常將從輸入波上沿中點到輸出波下沿中點的時間延遲稱為導通延遲時間tpHL；從輸入波下沿中點到輸出波上沿中點的時間延遲稱為截止延遲時間tpLH。

平均延遲時間定義為

tpd=(tpHL+tpLH)/2

平均延遲時間是反映與非門開關(guān)速度的一個重要參數(shù)。tpd

的典型值約10ns，一般小于40ns。當前36頁，總共69頁。

(8)空載功耗P：平均功耗指在空載條件下工作時所消耗的平均電功率。通常將輸出為低電平時的功耗稱為空載導通功耗PON，輸出為高電平時的功耗稱為空載截止功耗POFF

，一般PON大于POFF。

平均功耗P=(PON+POFF)/2

TTL與非門的平均功耗一般為20mW左右。有關(guān)各種邏輯門的具體參數(shù)可在使用時查閱有關(guān)集成電路手冊和產(chǎn)品說明書。當前37頁，總共69頁。二.常用TTL集成邏輯門

常用的TTL集成邏輯門有與門、或門、非門、與非門、或非門、與或非門、異或門等不同功能的產(chǎn)品。各種集成邏輯門屬于小規(guī)模集成電路，下圖所示為幾種常用邏輯門的芯片實物圖。當前38頁，總共69頁。

基本邏輯門是指實現(xiàn)3種基本邏輯運算的與門、或門和非門。常用的TTL與門集成電路芯片有四2輸入與門7408，三3輸入與門7411等。例如：1.基本邏輯門當前39頁，總共69頁。2、

復合邏輯門

復合邏輯門是指實現(xiàn)復合邏輯運算的與非門、或非門、與或非門、異或門等。與非門

常用的TTL與非門集成電路芯片有四2輸入與非門7400，三3輸入與非門7410，二4輸入與非門7420等。

當前40頁，總共69頁。2、

復合邏輯門(2)或非門

常用的TTL或非門集成電路芯片有四2輸入或非門7402，三3輸入或非門7427等。例如：7402當前41頁，總共69頁。2、

復合邏輯門(3)與或非門

常用的TTL與或非門集成電路芯片有雙2-2與或非門7451、3-2-2-3與或非門7454等。例如：7451當前42頁，總共69頁。2、

復合邏輯門(4)異或門

異或門只有兩個輸入端，常用的TTL異或門集成電路芯片有7486等。下圖所示為異或門的邏輯符號和7486的引腳排列圖。

注意：一般TTL邏輯門的輸出是不能并聯(lián)使用的，即兩個邏輯門的輸出不能直接對接！當前43頁，總共69頁。3、

兩種特殊邏輯門集電極開路門（OC門）一種輸出端可以相互連接的特殊邏輯門，稱為集電極開路門（OpenCollector

Gate，OC門）。常用的TTL集電極開路門芯片有六反相器7405，四2輸入與門7409，四2輸入與非門7403，三3輸入與非門7412，雙4輸入與非門7422，三3輸入與門7415等。例如7403當前44頁，總共69頁。

使用集電極開路與非門可以很方便地實現(xiàn)“線與”邏輯、電平轉(zhuǎn)換以及直接驅(qū)動發(fā)光二極管等。

例如所示電路中，只要有一個門輸出為低電平，輸出F便為低電平；僅當兩個門的輸出均為高電平時，輸出F才為高電平。即

該電路實現(xiàn)了兩個與非門輸出相“與”的邏輯功能。由于該“與”邏輯功能是由輸出端引線連接實現(xiàn)的，故稱為"線與"邏輯。請問該電路功能與哪種邏輯門等效？當前45頁，總共69頁。(2)三態(tài)輸出門(TS門)

三態(tài)輸出門有三種輸出狀態(tài)：輸出高電平、輸出低電平和高阻狀態(tài)，前兩種狀態(tài)為工作狀態(tài)（輸出為0或1），后一種狀態(tài)為禁止狀態(tài)（呈高阻狀態(tài)，相當于斷開）。簡稱三態(tài)門(ThreestateGate)、TS門等。

注意!三態(tài)門不是指具有三種邏輯值。

如何使電路處在工作狀態(tài)和禁止狀態(tài)？通過外加控制信號！控制信號可分為高電平有效（EN）或低電平有效（）當前46頁，總共69頁。

常用的TTL三態(tài)門芯片有四總線緩沖門74125（使能控制端為低電平有效）、74126（使能控制端為高電平有效），12輸入與非門74134（使能控制端為低電平有效）等。例如，74134的邏輯符號和引腳排列圖如下：

利用三態(tài)門不僅可以實現(xiàn)線與，而且被廣泛應(yīng)用于總線傳送，它既可用于單向數(shù)據(jù)傳送，也可用于雙向數(shù)據(jù)傳送。當前47頁，總共69頁。

右圖所示為用三態(tài)門構(gòu)成的單向數(shù)據(jù)總線。

當某個三態(tài)門的控制端為1時，該邏輯門的輸入數(shù)據(jù)經(jīng)反相后送至總線。

為了保證數(shù)據(jù)傳送的正確性，任意時刻，n個三態(tài)門的控制端只能有一個為1，其余均為0，即只允許一個數(shù)據(jù)端與總線接通，其余均斷開，以便實現(xiàn)n個數(shù)據(jù)的分時傳送。

三態(tài)與非門應(yīng)用于總線傳送時，它既可用于單向數(shù)據(jù)傳送，也可用于雙向數(shù)據(jù)傳送。當前48頁，總共69頁。

用兩種不同控制輸入的三態(tài)門可構(gòu)成的雙向總線。

EN=1：G1工作，G2處于高阻狀態(tài)，數(shù)據(jù)D1被取反后送至總線；

EN=0：G2工作，G1處于高阻狀態(tài)，總線上的數(shù)據(jù)被取反后送到數(shù)據(jù)端D2。

實現(xiàn)了數(shù)據(jù)的分時雙向傳送。當前49頁，總共69頁。

4．TTL邏輯門的使用注意事項

①TTL邏輯門的電源電壓應(yīng)滿足5V±5%的要求，電源不能反接。②一般邏輯門的輸出不能并聯(lián)使用（OC門和三態(tài)門除外），也不允許直接與電源或“地”相連接。③對邏輯門的多余輸入端，應(yīng)根據(jù)不同邏輯門的邏輯要求接電源、地，或者與其他使用的輸入引腳并接。例如，將與門和與非門的多余輸入端接電源，或門和或非門的多余輸入端接地?？傊?，既要避免多余輸入端懸空造成信號干擾，又要保證對多余輸入端的處置不影響正常的邏輯功能。當前50頁，總共69頁。3.3.3

CMOS集成邏輯門電路

MOS集成電路的基本元件是MOS晶體管。MOS晶體管是一種電壓控制器件，它的三個電極分別稱為柵極(G)、漏極(D)和源極(S)，由柵極電壓控制漏源電流。

MOS型集成門電路的主要優(yōu)點：制造工藝簡單、集成度高、功耗小、抗干擾能力強等；主要缺點：速度相對TTL電路較低。當前51頁，總共69頁。一、CMOS主要系列

標準CMOS4000系列。高速CMOS74HC系列。與TTL兼容的高速CMOS74HCT系列。先進CMOS74AC系列。與TTL兼容的先進CMOS74ACT系列。

CMOS電路工作電壓范圍寬，4000系列為3V～15V，74HC系列為2V～6V。

MOS門電路有三種類型：使用P溝道管的PMOS電路；使用N溝道管的NMOS電路；同時使用PMOS管和NMOS管的CMOS電路。其中，CMOS電路以其優(yōu)越的性能而得到廣泛應(yīng)用。以CMOS集成邏輯門為例討論。當前52頁，總共69頁。

隨著制造工藝的不斷改進，CMOS電路的工作速度已接近TTL電路，而在集成度、功耗、抗干擾能力等方面則遠遠優(yōu)于TTL電路。目前，幾乎所有的超大規(guī)模集成器件，如超大規(guī)模存儲器件、可編程邏輯器件等都采用CMOS工藝制造。常用的CMOS邏輯門有CMOS4000系列。高速CMOS74HC系列。國產(chǎn)CMOS集成電路主要有CC4000系列，其中第1個字母C代表中國，第2個字母C代表CMOS。二、常用邏輯門下面以4000系列為例，給出幾種常用邏輯門的型號。當前53頁，總共69頁。二、常用邏輯門下面以4000系列為例，給出幾種常用邏輯門的型號。1、基本邏輯門

常用的CMOS非門集成電路芯片有：六反相器4069常用的CMOS與門集成電路芯片有：四2輸入與門4081，雙4輸入與門4082，三3輸入與門4073等常用的CMOS或門集成電路芯片有：四2輸入或門4071，雙4輸入或門4072，三3輸入或門4075等當前54頁，總共69頁。2、復合邏輯門

4000系列常用的復合邏輯門有：四2輸入或非門4001雙4輸入或非門4002三3輸入或非門4025四2輸入與非門4011雙4輸入與非門4012三3輸入與非門4023四異或門4030

………當前55頁，總共69頁。3、CMOS邏輯門的使用注意事項

①注意所有規(guī)定的極限參數(shù)指標

如電源電壓、輸入電壓范圍、允許功耗、工作環(huán)境和儲存環(huán)境溫度范圍等。

②

保證正常的電源電壓值

CMOS邏輯門的電壓工作范圍較寬，大多在3V～18V范圍內(nèi)均可以工作。一般令電源電壓VDD=(VDDmax+VDDmin)/2，其中VDDmax和VDDmin分別表示工作電壓的上限和下限。當前56頁，總共69頁。

③

輸入端不允許懸空

否則會導致門電路被擊穿，一般可視具體情況接電源或地。一般CMOS邏輯門的輸出端不能并聯(lián)使用。

④采取一些常規(guī)的靜電擊穿防止措施由于CMOS邏輯門電路中MOS管柵極的氧化層很薄，容易被擊穿。通常在開始進行實驗、測量、調(diào)試時，應(yīng)先接通電源后加信號，結(jié)束時應(yīng)先斷開信號再關(guān)電源；拔插芯片時應(yīng)先斷開電源；儲藏、運輸時應(yīng)用導電材料屏蔽等。當前57頁，總共69頁。3.3.4正邏輯和負邏輯

前面討論各種邏輯門電路的邏輯功能時，約定用高電平表示邏輯1、低電平表示邏輯0。事實上，既可以規(guī)定用高電平表示邏輯1、低電平表示邏輯0，也可以規(guī)定用高電平表示邏輯0，低電平表示邏輯1。這就引出了正邏輯和負邏輯的概念。

正邏輯：用高電平表示邏輯1，低電平表示邏輯0。

負邏輯：用高電平表示邏輯0，低電平表示邏輯1。一.正邏輯與負邏輯的概念當前58頁，總共69頁。二.正邏輯與負邏輯的關(guān)系

對于同一電路，可以采用正邏輯，也可以采用負邏輯。正邏輯與負邏輯的規(guī)定不涉及邏輯電路本身的結(jié)構(gòu)與性能好壞，但不同的規(guī)定可使同一電路具有不同的邏輯功能。例如，假定某邏輯門電路的輸入、輸出電平關(guān)系如下表所示。

按正邏輯與負邏輯的規(guī)定，電路的邏輯功能分別如何？輸入、輸出電平關(guān)系A(chǔ)

B

FL

LL

HH

LH

H

L

L

L

H當前59頁，總共69頁。按正邏輯規(guī)定:“與”門

按負邏輯規(guī)定:

“或”門

即正邏輯與門等價于負邏輯或門。輸入、輸出電平關(guān)系A(chǔ)

B

FL

LL

HH

LH

HLLLH正邏輯真值表A

B

F0

00

11

01

1

0001負邏輯真值表A

B

F1

11

00