精選數(shù)字電子技術第五章講義

（優(yōu)選）數(shù)字電子技術第五章當前1頁，總共61頁。2第一節(jié)SR鎖存器

電路結構與工作原理

動作特點

概述當前2頁，總共61頁。3下頁返回觸發(fā)器：能夠存儲1位二值信號的基本單元電路。觸發(fā)器必須具備的兩個基本特點：具有兩個能自行保持的穩(wěn)定狀態(tài)，用來表示邏輯狀態(tài)的0

和1

，或二進制數(shù)的0

和1。2.根據(jù)不同的輸入信號可以置成1或0狀態(tài)。一、概述上頁當前3頁，總共61頁。4下頁返回上頁1.根據(jù)電路結構形式的不同分為：

基本RS觸發(fā)器、同步RS觸發(fā)器、主從觸發(fā)器、

維持阻塞觸發(fā)器、CMOS邊沿觸發(fā)器。根據(jù)邏輯功能的不同分為：

RS觸發(fā)器、JK觸發(fā)器、T觸發(fā)器、D觸發(fā)器。根據(jù)存儲數(shù)據(jù)的原理不同分為:

靜態(tài)觸發(fā)器和動態(tài)觸發(fā)器。觸發(fā)器的分類：當前4頁，總共61頁。二、

SR鎖存器電路結構與工作原理

SR鎖存器（又叫基本RS觸發(fā)器）是各種觸發(fā)器構成的基本部件，也是最簡單的一種觸發(fā)器。它的輸入信號直接作用在觸發(fā)器，無需觸發(fā)信號。1.由或非門構成：當前5頁，總共61頁。6工作原理a.RD＝0，SD＝1Q＝0SD＝1RD＝0Q＝0Q＝1b.RD＝1，SD＝0Q＝0RD＝1SD＝0Q=0Q

＝1鎖存器的1態(tài)鎖存器的0態(tài)置位端或置1輸入端復位端或置0輸入端當前6頁，總共61頁。7c.RD＝0，SD＝0Q*＝0SD＝0Q=0Q*

＝1若Q＝0Q-原態(tài)，Q*-新態(tài)Q*＝1RD＝0Q*

=0Q*

＝0若Q＝1Q*＝Q保持原態(tài)當前7頁，總共61頁。8d.RD＝1，SD＝1Q＝Q=0，為禁態(tài)，也稱為不定態(tài)，即RD和SD同時去掉高電平加低電平，輸出狀態(tài)不定，故輸入端應該遵循RDSD＝01100其特性表如表所示當前8頁，總共61頁。9下頁返回上頁用或非門組成的SR鎖存器的特性表SDRDQQ*0011001100001111010101010111000*0*因為觸發(fā)器的新狀態(tài)Q*（也叫做次態(tài)）不僅與輸入狀態(tài)有關，而且與觸發(fā)器原來的狀態(tài)Q（也叫做初態(tài)）有關，所以把Q也作為一個變量列入了真值表，并將Q稱為狀態(tài)變量,這種含有狀態(tài)變量的真值表叫做觸發(fā)器的特性表（功能表）。當前9頁，總共61頁。102.由與非門構成：功能表如表所示當前10頁，總共61頁。11t1

t2

t3

t4

t5

t6

t7

t8QOOOOtttt電壓波形圖下頁返回上頁[例5.1.1]已知基本RS觸發(fā)器輸入信號的波形，畫出輸出信號波形。當前11頁，總共61頁。12返回三、動作特點輸入信號在全部作用時間里，即SD或RD為1的全部時間里，都能直接改變輸出端的狀態(tài)，這就是基本RS觸發(fā)器的動作特點。SD叫做直接置位端。RD叫做直接復位端。上頁當前12頁，總共61頁。13第二節(jié)電平觸發(fā)的觸發(fā)器

電路結構與工作原理

電平觸發(fā)方式的動作特點當前13頁，總共61頁。14

在數(shù)字系統(tǒng)中，常常要求某些觸發(fā)器在同一時刻動作，這就要求有一個同步信號來控制，這個控制信號叫做時鐘信號（Clock），簡稱時鐘，用CLK表示。這種受時鐘控制的觸發(fā)器統(tǒng)稱為時鐘觸發(fā)器。一、電路結構與工作原理

圖所示為電平觸發(fā)SR觸發(fā)器（同步SR觸發(fā)器）的基本電路結構及圖形符號?；維R鎖存器輸入控制門只有在CLK＝1時，SR才能起作用當前14頁，總共61頁。二、工作原理1.CLK＝0此時門G3和G4被封鎖，輸出為高電平。0對于由G1和G2構成的SR鎖存器，觸發(fā)器保持原態(tài)，即Q*=Q112.CLK＝1此時門G3和G4開啟，觸發(fā)器輸出由S和R決定。a.S=0,R=010011Q*=Q當前15頁，總共61頁。16b.S=0,R=10111010Q*=0c.S=1,R=01101010Q*=1d.S=1,R=11110011Q*=Q*=

1(禁態(tài)）當前16頁，總共61頁。17其功能如表所示00XX011XX01100110011011*1111*01101110011110110010001表5.3.1當前17頁，總共61頁。無小圓圈表示高電平有效18下頁返回上頁在某些應用場合，有時需要在有效電平到達之前預先將觸發(fā)器置成指定的狀態(tài)。為此，在實用的電路上往往還設置有異步置1輸入端和異步置0輸入端。電路結構圖形符號異步置位端異步復位端當CLK＝0情況下，SD＝0，RD＝1，Q＝1；SD＝1，RD＝1，Q＝0。不用設置初態(tài)時，SD＝RD＝1小圓圈表示低電平有效當前18頁，總共61頁。19下頁返回上頁二、電平觸發(fā)方式的動作特點如果CLK=1期間內(nèi)輸入信號多次發(fā)生變化，則觸發(fā)器的狀態(tài)也會發(fā)生多次翻轉(zhuǎn)，這降低了電路的抗干擾能力。1、在CLK＝1期間，S和R的信號都能通過引導門G3和G4門，從而引起SR鎖存器的變化，從而使得觸發(fā)器置成相應的狀態(tài)；2、在CLK＝1的全部時間里S和R的變化都將引起觸發(fā)器輸出端狀態(tài)的變化。這種在CLK由“0”到“1”整個正脈沖期間觸發(fā)器動作的控制方式稱為電平觸發(fā)方式。當前19頁，總共61頁。20下頁返回上頁[例5.2.1]

已知電平觸發(fā)SR觸發(fā)器的輸入波形如圖所示，畫出Q和Q′端的電壓波形。假定觸發(fā)器的初始狀態(tài)為Q=0。當前20頁，總共61頁。21下頁返回上頁數(shù)據(jù)輸入端控制端010011010101××0011001111D型鎖存器的特性表

為了適應單端輸入信號的需要，有時將S通過反相器接到R上，這就構成了電平觸發(fā)的D觸發(fā)器。此電路稱為D鎖存器，其特點是在CLK的有效電平期間輸出狀態(tài)始終跟隨輸入狀態(tài)變化，即輸出與輸入狀態(tài)相同。當前21頁，總共61頁。22下頁返回上頁TG1TG2利用CMOS傳輸門組成的電平觸發(fā)D觸發(fā)器在CMOS電路中，經(jīng)常利用CMOS傳輸門組成電平觸發(fā)D觸發(fā)器。因為在CLK的有效電平期間輸出狀態(tài)始終跟隨輸入狀態(tài)變化，輸出與輸入的狀態(tài)相同，所以又將這個電路稱為“透明的D型鎖存器”。當前22頁，總共61頁。23返回[例5.2.2]

若用CMOS傳輸門組成的電平觸發(fā)D觸發(fā)器的CLK和輸入端D的電壓波形如右圖中所給出，畫出Q和Q'端的電壓波形。假定觸發(fā)器的初始狀態(tài)為Q=0上頁當前23頁，總共61頁。24第三節(jié)脈沖觸發(fā)的觸發(fā)器

電路結構和工作原理

脈沖觸發(fā)方式的動作特點當前24頁，總共61頁。25下頁返回一、電路結構與工作原理上頁為了提高觸發(fā)器工作的可靠性，希望在每個CLK周期里輸出端的狀態(tài)只能改變一次，為此設計出了脈沖觸發(fā)的觸發(fā)器。1.主從SR觸發(fā)器當前25頁，總共61頁。26下頁返回上頁工作原理:①在CLK＝1時，主觸發(fā)器按S、R變化，而從觸發(fā)器保持狀態(tài)不變；②在CLK由10（下降沿），主觸發(fā)器保持，從觸發(fā)器隨主觸發(fā)器的狀態(tài)翻轉(zhuǎn)，故在CLK的一個周期內(nèi)，觸發(fā)器的輸出狀態(tài)只可能改變一次當前26頁，總共61頁。27下頁返回上頁主從SR觸發(fā)器的特性表×××0000101001011111×01010101Q0111001①1①圖形符號當前27頁，總共61頁。28下頁返回上頁由于輸出狀態(tài)的變化發(fā)生在CLK信號的下降沿，所以主從RS觸發(fā)器屬于CLK下降沿動作型。小圓圈表示CLK下降沿動作輸入信號仍需遵守約束條件SR=0。在CLK的一個變化周期中觸發(fā)器的輸出狀態(tài)只可能改變一次，克服了同步觸發(fā)器CLK

=1期間輸出狀態(tài)可能多次翻轉(zhuǎn)的問題。表示延遲輸出當前28頁，總共61頁。29例5.4.1圖為主從型SR觸發(fā)器輸入信號波形，試畫出輸出端Q和Q的波形，設初態(tài)為“0”。解：其輸出波形如圖所示當前29頁，總共61頁。30下頁返回上頁J=1,K=0,CLK下降沿時觸發(fā)器置1。J=0,K=1,CLK下降沿時觸發(fā)器置0。J=K=0,觸發(fā)器保持原狀態(tài)不變。J=1,K=1,CLK下降沿時觸發(fā)器翻轉(zhuǎn)。2.主從JK觸發(fā)器當前30頁，總共61頁。31下頁返回上頁CLKJKQQ*×××0000101001011111×01010101Q01110010主從JK觸發(fā)器特性表當前31頁，總共61頁。32下頁返回上頁在有些集成電路觸發(fā)器產(chǎn)品中，輸入端J和

K不只一個。在這種情況下，J1和

K1、J2和

K2是與的邏輯關系。&&當前32頁，總共61頁。33下頁返回上頁CLKJKQQ'OOOOOttttt[例5.3.1]在主從JK觸發(fā)器電路中，若CLK、J、K的波形如圖所示，試畫出Q、Q'端對應的電壓波形。假定觸發(fā)器的初始狀態(tài)為Q=0。當前33頁，總共61頁。34下頁返回上頁觸發(fā)器的翻轉(zhuǎn)分兩步動作。二、脈沖觸發(fā)方式的動作特點第一步，在CLK=1期間主觸發(fā)器接收輸入端的信號，被置成相應的狀態(tài)，而從觸發(fā)器不動；第二步，CLK下降沿到來時從觸發(fā)器按照主觸發(fā)器狀態(tài)翻轉(zhuǎn)，所以Q、Q'狀態(tài)的變化發(fā)生在CLK的下降沿（若CLK以低電平為有效信號，則Q、Q'狀態(tài)的變化發(fā)生在CLK的上升沿）。2.因為主觸發(fā)器本身是一個電平觸發(fā)SR觸發(fā)器，所以在CLK=1的全部時間里輸入信號都將對主觸發(fā)器起控制作用。當前34頁，總共61頁。35返回在CLK=1期間主觸發(fā)器只有可能翻轉(zhuǎn)一次，一旦翻轉(zhuǎn)了就不會翻回原來的狀態(tài)。只在CLK=1的全部時間里輸入狀態(tài)始終未變的條件下，注意事項：用CLK下降沿到達時輸入的狀態(tài)決定觸發(fā)器的次態(tài)才肯定是對的。否則必須考慮CLK=1期間輸入狀態(tài)的全部變化過程，才能確定CLK下降沿到達時觸發(fā)器的次態(tài)。上頁當前35頁，總共61頁。36第四節(jié)邊沿觸發(fā)的觸發(fā)器

電路結構和工作原理

邊沿觸發(fā)方式的動作特點當前36頁，總共61頁。37下頁返回上頁一、電路結構和工作原理為了提高觸發(fā)器的可靠性，增強抗干擾能力，希望觸發(fā)器的次態(tài)僅僅取決于CLK信號的下降沿（或上升沿）到達時刻輸入信號的狀態(tài)。而在此之前和之后輸入狀態(tài)的變化對觸發(fā)器的次態(tài)沒有影響。為實現(xiàn)這一設想，人們相繼研制成了各種邊沿觸發(fā)的觸發(fā)器電路。目前已用于數(shù)字集成電路產(chǎn)品中的邊沿觸發(fā)器電路有用兩個電平觸發(fā)D觸發(fā)器構成的邊沿觸發(fā)器、維持阻塞觸發(fā)器、利用門電路傳輸延遲時間的邊沿觸發(fā)器等幾種較為常見的電路結構形式。當前37頁，總共61頁。38下頁返回上頁1.用兩個電平觸發(fā)D觸發(fā)器組成的邊沿觸發(fā)器TG1TG2CDG1G2C'TG3TG4CG3G4C'CC'CC'CC'當前38頁，總共61頁。39下頁返回上頁CLKDQQ*××0011×0101Q0011CMOS邊沿觸發(fā)D觸發(fā)器的特性表輸入信號是以單端D

給出的，所以這種觸發(fā)器叫做D

觸發(fā)器。仿真當前39頁，總共61頁。40下頁返回上頁帶異步置位、復位端的CMOS邊沿觸發(fā)D觸發(fā)器異步復位端異步置位端RDSDTG1TG2CDG1G2C'TG3TG4CG3G4C'CC'CC'CC'當前40頁，總共61頁。41G5SRG3G4G6G1G2QS'R'維持阻塞結構邊沿觸發(fā)SR觸發(fā)器下頁返回上頁2.

維持阻塞觸發(fā)器置0阻塞線①③置1維持線置1阻塞線②④置0維持線當前41頁，總共61頁。42G5DSRG3G4G6G1G2Q下頁返回上頁置0阻塞線①②③維持阻塞結構D觸發(fā)器置1維持線置0維持線置1阻塞線1DCLKD當前42頁，總共61頁。43下頁返回上頁帶異步置位、復位端和多輸入端的維持阻塞D觸發(fā)器G5SRG3G4G6G1G2電路結構SR1DC1SR1DC1&邏輯圖形符號當前43頁，總共61頁。44下頁返回上頁3.利用門電路傳輸延遲時間的邊沿觸發(fā)器MNG2G3G5G6G1G4G7G8SR鎖存器輸入控制門輸入控制門G7、G8的傳輸延遲時間大于SR鎖存器的翻轉(zhuǎn)時間。當前44頁，總共61頁。45下頁返回上頁利用門電路傳輸延遲時間的邊沿觸發(fā)器的特性表×××0000101001011111×01010101Q01110010仿真當前45頁，總共61頁。46下頁返回上頁[例5.4.1]在維持阻塞結構邊沿觸發(fā)D觸發(fā)器電路中，若D端和CLK的電壓波形如圖所示，試畫出Q端的電壓波形。假定觸發(fā)器的初始狀態(tài)為Q

=0。CLKDQQ'OOOOtttt當前46頁，總共61頁。47返回二、邊沿觸發(fā)方式的動作特點觸發(fā)器的次態(tài)僅取決于時鐘信號的上升沿（也稱為正邊沿）或下降沿（也稱為負邊沿）到達時輸入的邏輯狀態(tài)，而在這以前或以后，輸入信號的變化對觸發(fā)器輸出的狀態(tài)沒有影響。這一特點有效地提高了觸發(fā)器的抗干擾能力，因而也提高了工作可靠性。下頁上頁當前47頁，總共61頁。48第五節(jié)觸發(fā)器的邏輯功能及其描述方法

觸發(fā)器按邏輯功能的分類

觸發(fā)器的電路結構與邏輯功能的關系下頁總目錄推出當前48頁，總共61頁。49返回一、觸發(fā)器按邏輯功能的分類1.SR觸發(fā)器000011110011001101010101010011不定不定SR觸發(fā)器的特性表RS觸發(fā)器的狀態(tài)轉(zhuǎn)換圖凡在時鐘信號作用下，邏輯功能符合以下特性表所規(guī)定的邏輯功能者，叫做RS觸發(fā)器。（約束條件）特性方程下頁上頁當前49頁，總共61頁。50下頁返回上頁RS觸發(fā)器輸入、輸出波形圖當前50頁，總共61頁。51下頁返回上頁2.JK觸發(fā)器00001111001100110101010101001110JK觸發(fā)器的特性表JK觸發(fā)器的狀態(tài)轉(zhuǎn)換圖凡在時鐘信號作用下，邏輯功能符合以下特性表所規(guī)定的邏輯功能者，叫做JK觸發(fā)器。特性方程當前51頁，總共61頁。52下頁返回上頁CPJKJK觸發(fā)器輸入、輸出波形圖當前52頁，總共61頁。53下頁返回上頁3.T觸發(fā)器001101010110T觸發(fā)器的特性表T觸發(fā)器的狀態(tài)轉(zhuǎn)換圖當T

=1時特性方程邏輯符號當前53頁，總共61頁。54下頁返回上頁CPT觸發(fā)器輸入、輸出波形圖邏輯符號仿真當前54頁，總共61頁。55下頁返回上頁4.D觸發(fā)器001101010011D觸發(fā)器的特性表D觸發(fā)器的狀態(tài)轉(zhuǎn)換圖凡在時鐘信號作用下,邏輯功能符合以下特性表所規(guī)定的邏輯功能者，叫做D

觸發(fā)器。特性方程當前55頁，總共61頁。56下頁返回上頁CPDD觸發(fā)器的輸入、輸出波形圖當前56頁，總共61頁。57下頁返回上頁將JK、SR、T三種類型觸發(fā)器的特性表比較一下可看出，其