第5章存儲(chǔ)體系和結(jié)構(gòu)

第5章

存儲(chǔ)系統(tǒng)是由幾個(gè)容量、速度和價(jià)格各不相同的存儲(chǔ)器構(gòu)成的系統(tǒng)。設(shè)計(jì)一個(gè)容量大、速度快、成本低的存儲(chǔ)系統(tǒng)是計(jì)算機(jī)發(fā)展的一個(gè)重要課題。本章重點(diǎn)討論主存儲(chǔ)器的工作原理、組成方式以及運(yùn)用半導(dǎo)體存儲(chǔ)芯片組成主存儲(chǔ)器的一般原則和方法，此外還介紹了高速緩沖存儲(chǔ)器和虛擬存儲(chǔ)器的基本原理。

北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前1頁，總共123頁。第5章5.1存儲(chǔ)系統(tǒng)的組成5.2

主存儲(chǔ)器的組織5.3半導(dǎo)體隨機(jī)存儲(chǔ)器和只讀存儲(chǔ)器5.4主存儲(chǔ)器的連接與控制5.5提高存儲(chǔ)系統(tǒng)性能的技術(shù)北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前2頁，總共123頁。5.1存儲(chǔ)系統(tǒng)的組成

存儲(chǔ)系統(tǒng)和存儲(chǔ)器是兩個(gè)不同的概念，下面首先介紹各種不同用途的存儲(chǔ)器，然后討論它們是如何構(gòu)成一個(gè)存儲(chǔ)系統(tǒng)的。5.1.1存儲(chǔ)器分類1.按存儲(chǔ)器在計(jì)算機(jī)系統(tǒng)中的作用分類(1)高速緩沖存儲(chǔ)器高速緩沖存儲(chǔ)器位于主存和CPU之間，用來存放正在執(zhí)行的程序段和數(shù)據(jù)，以便CPU高速地使用它們。北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前3頁，總共123頁。5.1

存儲(chǔ)系統(tǒng)的組成(2)主存儲(chǔ)器用來存放計(jì)算機(jī)運(yùn)行期間所需要的程序和數(shù)據(jù)，CPU可直接隨機(jī)地進(jìn)行讀寫訪問。(3)輔助存儲(chǔ)器用來存放當(dāng)前暫不參與運(yùn)行的程序和數(shù)據(jù)，以及一些需要永久性保存的信息。CPU不能直接訪問它。北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前4頁，總共123頁。5.1

存儲(chǔ)系統(tǒng)的組成2.按存取方式分類(1)隨機(jī)存取存儲(chǔ)器RAMCPU可以對(duì)RAM單元的內(nèi)容隨機(jī)地讀寫訪問。CPU對(duì)任何一個(gè)存儲(chǔ)單元的讀寫時(shí)間是一樣的，即存取時(shí)間是相同的。(2)只讀存儲(chǔ)器ROMROM可以看作RAM的一種特殊方式，存儲(chǔ)器的內(nèi)容只能隨機(jī)讀出而不能寫入。(3)順序存取存儲(chǔ)器SAMSAM的內(nèi)容只能按某種順序存取，存取時(shí)間與信息在存儲(chǔ)體上的物理位置有關(guān)。注意北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前5頁，總共123頁。5.1

存儲(chǔ)系統(tǒng)的組成(4)直接存取存儲(chǔ)器DAM

當(dāng)要存取所需的信息時(shí)，第一步直接指向整個(gè)存儲(chǔ)器中的某個(gè)小區(qū)域（如磁盤上的磁道），第二步在小區(qū)域內(nèi)順序檢索或等待，直至找到目的地后再進(jìn)行讀寫操作。北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前6頁，總共123頁。5.1

存儲(chǔ)系統(tǒng)的組成3.按存儲(chǔ)介質(zhì)分類(1)磁芯存儲(chǔ)器利用兩種不同的剩磁狀態(tài)表示“1”或“0”。磁芯存儲(chǔ)器的特點(diǎn)是信息可以長期存儲(chǔ)，不會(huì)因斷電而丟失；但磁芯存儲(chǔ)器的讀出是破壞性讀出。(2)半導(dǎo)體存儲(chǔ)器采用半導(dǎo)體器件制造的存儲(chǔ)器，主要有雙極型（TTL電路或ECL電路）存儲(chǔ)器和MOS型存儲(chǔ)器兩大類。北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前7頁，總共123頁。5.1

存儲(chǔ)系統(tǒng)的組成(3)磁表面存儲(chǔ)器在金屬或塑料基體上，涂復(fù)一層磁性材料，用磁層存儲(chǔ)信息，常見的有磁盤、磁帶等。(4)光存儲(chǔ)器采用激光技術(shù)控制訪問的存儲(chǔ)器，如CD-ROM（只讀光盤）、WORM（CD-R，寫一次多次讀光盤）、CD-RW（可讀可寫光盤）。北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前8頁，總共123頁。5.1

存儲(chǔ)系統(tǒng)的組成4.按信息的可保存性分類

斷電后，存儲(chǔ)信息即消失的存儲(chǔ)器，稱易失性存儲(chǔ)器。斷電后信息仍然保存的存儲(chǔ)器，稱非易失性存儲(chǔ)器。如果某個(gè)存儲(chǔ)單元所存儲(chǔ)的信息被讀出時(shí)，原存信息將被破壞，則稱破壞性讀出。具有破壞性讀出的存儲(chǔ)器，每當(dāng)一次讀出操作之后，必須緊接一個(gè)重寫（再生）的操作，以便恢復(fù)被破壞的信息。如果讀出時(shí)，被讀單元原存信息不被破壞，則稱非破壞性讀出。北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前9頁，總共123頁。5.1

存儲(chǔ)系統(tǒng)的組成5.1.2存儲(chǔ)系統(tǒng)層次結(jié)構(gòu)為了解決存儲(chǔ)容量、存取速度和價(jià)格之間的矛盾，通常把各種不同存儲(chǔ)容量、不同存取速度的存儲(chǔ)器，按一定的體系結(jié)構(gòu)組織起來，形成一個(gè)統(tǒng)一整體的存儲(chǔ)系統(tǒng)。北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前10頁，總共123頁。5.1

存儲(chǔ)系統(tǒng)的組成

從CPU的角度來看，n種不同的存儲(chǔ)器（M1～Mn）在邏輯上是一個(gè)整體。其中：M1速度最快、容量最小、位價(jià)格最高；Mn速度最慢、容量最大、位價(jià)格最低。整個(gè)存儲(chǔ)系統(tǒng)具有接近于M1的速度，相等或接近Mn的容量，接近于Mn的位價(jià)格。在多級(jí)存儲(chǔ)層次中，最常用的數(shù)據(jù)在M1中，次常用的在M2中，最少使用的在Mn中。

北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前11頁，總共123頁。5.1

存儲(chǔ)系統(tǒng)的組成北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前12頁，總共123頁。5.1

存儲(chǔ)系統(tǒng)的組成

由高速緩沖存儲(chǔ)器、主存儲(chǔ)器、輔助存儲(chǔ)器構(gòu)成的三級(jí)存儲(chǔ)系統(tǒng)可以分為兩個(gè)層次。其中高速緩存和主存間稱為Cache-主存存儲(chǔ)層次（Cache存儲(chǔ)系統(tǒng)）；主存-輔存存儲(chǔ)層次（虛擬存儲(chǔ)系統(tǒng)）。

北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前13頁，總共123頁。5.1

存儲(chǔ)系統(tǒng)的組成

Cache存儲(chǔ)系統(tǒng)是為解決主存速度不足而提出來的。在Cache和主存之間，增加輔助硬件，讓它們構(gòu)成一個(gè)整體。從CPU看，速度接近Cache的速度，容量是主存的容量，每位價(jià)格接近于主存的價(jià)格。由于Cache存儲(chǔ)系統(tǒng)全部用硬件來調(diào)度，因此它對(duì)系統(tǒng)程序員和應(yīng)用程序員都是透明的。

北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前14頁，總共123頁。5.1

存儲(chǔ)系統(tǒng)的組成

北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前15頁，總共123頁。5.1

存儲(chǔ)系統(tǒng)的組成

虛擬存儲(chǔ)系統(tǒng)是為解決主存容量不足而提出來的。在主存和輔存之間，增加輔助的軟硬件，讓它們構(gòu)成一個(gè)整體。從CPU看，速度接近主存的速度，容量是虛擬的地址空間，每位價(jià)格是接近于輔存的價(jià)格。由于虛擬存儲(chǔ)系統(tǒng)需要通過操作系統(tǒng)來調(diào)度，因此對(duì)系統(tǒng)程序員是不透明的，但對(duì)應(yīng)用程序員是透明的。

北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前16頁，總共123頁。5.1

存儲(chǔ)系統(tǒng)的組成北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前17頁，總共123頁。第5章5.1存儲(chǔ)系統(tǒng)的組成5.2

主存儲(chǔ)器的組織5.3半導(dǎo)體隨機(jī)存儲(chǔ)器和只讀存儲(chǔ)器5.4主存儲(chǔ)器的連接與控制5.5提高存儲(chǔ)系統(tǒng)性能的技術(shù)北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前18頁，總共123頁。5.2

主存儲(chǔ)器的組織

主存儲(chǔ)器是整個(gè)存儲(chǔ)系統(tǒng)的核心，它用來存放計(jì)算機(jī)運(yùn)行期間所需要的程序和數(shù)據(jù)，CPU可直接隨機(jī)地對(duì)它進(jìn)行訪問。北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前19頁，總共123頁。5.2

主存儲(chǔ)器的組織5.2.1主存儲(chǔ)器的基本結(jié)構(gòu)主存儲(chǔ)器通常由存儲(chǔ)體、地址譯碼驅(qū)動(dòng)電路、I/O和讀寫電路組成。存儲(chǔ)體地址線讀/寫控制線I/O地址譯碼驅(qū)動(dòng)和讀寫電路數(shù)據(jù)線北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前20頁，總共123頁。5.2

主存儲(chǔ)器的組織

存儲(chǔ)體是主存儲(chǔ)器的核心，程序和數(shù)據(jù)都存放在存儲(chǔ)體中。

地址譯碼驅(qū)動(dòng)電路實(shí)際上包含譯碼器和驅(qū)動(dòng)器兩部分。譯碼器將地址總線輸入的地址碼轉(zhuǎn)換成與之對(duì)應(yīng)的譯碼輸出線上的有效電平，以表示選中了某一單元，并由驅(qū)動(dòng)器提供驅(qū)動(dòng)電流去驅(qū)動(dòng)相應(yīng)的讀、寫電路，完成對(duì)被選中單元的讀、寫操作。

I/O和讀寫電路包括讀出放大器、寫入電路和讀/寫控制電路，用以完成被選中存儲(chǔ)單元中各位的讀出和寫入操作。北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前21頁，總共123頁。5.2

主存儲(chǔ)器的組織

存儲(chǔ)器的讀/寫操作是在控制器的控制下進(jìn)行的。半導(dǎo)體存儲(chǔ)器芯片中的控制電路，必須接收到來自控制器的讀/寫命令或?qū)懭朐试S信號(hào)后，才能實(shí)現(xiàn)正確的讀/寫操作。北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前22頁，總共123頁。5.2

主存儲(chǔ)器的組織5.2.2主存儲(chǔ)器的存儲(chǔ)單元位是二進(jìn)制數(shù)的最基本單位，也是存儲(chǔ)器存儲(chǔ)信息的最小單位。一個(gè)二進(jìn)制數(shù)由若干位組成，當(dāng)這個(gè)二進(jìn)制數(shù)作為一個(gè)整體存入或取出時(shí)，這個(gè)數(shù)稱為存儲(chǔ)字。存放存儲(chǔ)字或存儲(chǔ)字節(jié)的主存空間稱為存儲(chǔ)單元或主存單元，大量存儲(chǔ)單元的集合構(gòu)成一個(gè)存儲(chǔ)體MB，程序和數(shù)據(jù)都存放在存儲(chǔ)體中，它是存儲(chǔ)器的核心。注意北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前23頁，總共123頁。5.2

主存儲(chǔ)器的組織

一個(gè)存儲(chǔ)單元可能存放一個(gè)字，也可能存放一個(gè)字節(jié)，這是由計(jì)算機(jī)的結(jié)構(gòu)確定的。對(duì)于字節(jié)編址的計(jì)算機(jī)，最小尋址單位是一個(gè)字節(jié)，相鄰的存儲(chǔ)單元地址指向相鄰的存儲(chǔ)字節(jié)；對(duì)于字編址的計(jì)算機(jī)，最小尋址單位是一個(gè)字，相鄰的存儲(chǔ)單元地址指向相鄰的存儲(chǔ)字。存儲(chǔ)單元是CPU對(duì)主存可訪問操作的最小存儲(chǔ)單位。北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前24頁，總共123頁。5.2

主存儲(chǔ)器的組織

例如，IBM370機(jī)是字長為32位的計(jì)算機(jī)，主存按字節(jié)編址，每一個(gè)存儲(chǔ)字包含4個(gè)單獨(dú)編址的存儲(chǔ)字節(jié)，字地址即是該字高位字節(jié)的地址，其字地址總是等于4的整數(shù)倍，正好用地址碼的最末兩位來區(qū)分同一個(gè)字的四個(gè)字節(jié)。PDP-11機(jī)是字長為16位的計(jì)算機(jī)，主存也按字節(jié)編址，每一個(gè)存儲(chǔ)字包含2個(gè)單獨(dú)編址的存儲(chǔ)字節(jié)，它的字地址總是2的整數(shù)倍，但卻是用低位字節(jié)地址作為字地址，并用地址碼的最末1位來區(qū)分同一個(gè)字的兩個(gè)字節(jié)。北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前25頁，總共123頁。5.2

主存儲(chǔ)器的組織00001444488910115672312235字地址字地址字節(jié)地址字節(jié)地址北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前26頁，總共123頁。5.2

主存儲(chǔ)器的組織

假設(shè)一個(gè)字由四個(gè)字節(jié)組成，我們使用B3、B2、B1、B0來分別表示這四個(gè)字節(jié)，其中B3是字的最高有效字節(jié)，B0是最低有效字節(jié)。字節(jié)編址計(jì)算機(jī)的主存地址安排有兩種方案，但字地址總是等于4的整數(shù)倍。北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前27頁，總共123頁。5.2

主存儲(chǔ)器的組織

圖

(a)稱為小端方案。假設(shè)字地址為N，則字節(jié)B3、B2、B1、B0依次存放在地址為N+3、N+2、N+1、N+0的存儲(chǔ)單元，即字地址等于最低有效字節(jié)地址。采用小端方案的計(jì)算機(jī)有Intel80X86、DECVAX等。圖

(b)稱為大端方案。假設(shè)字地址為N，則字節(jié)B3、B2、B1、B0依次存放在地址為N+0、N+1、N+2、N+3的存儲(chǔ)單元，即字地址等于最高有效字節(jié)地址。采用大端方案的計(jì)算機(jī)有IBM360/370、Motorola68000等。北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前28頁，總共123頁。5.2

主存儲(chǔ)器的組織

大端方案將高字節(jié)（MSB）存放在低地址，小端方案將高字節(jié)存放在高地址。采用大端方案進(jìn)行數(shù)據(jù)存放符合人類的正常思維，而采用小端方案進(jìn)行數(shù)據(jù)存放利于計(jì)算機(jī)處理。到目前為止，采用大端或者小端進(jìn)行數(shù)據(jù)存放，其孰優(yōu)孰劣也沒有定論。大端與小端方案的差別體現(xiàn)在一個(gè)處理器的寄存器、指令集、數(shù)據(jù)總線等各個(gè)層次中。北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前29頁，總共123頁。5.2

主存儲(chǔ)器的組織5.2.3主存儲(chǔ)器的主要技術(shù)指標(biāo)1.存儲(chǔ)容量存儲(chǔ)容量是指主存所能容納的二進(jìn)制信息總量。對(duì)于字節(jié)編址的計(jì)算機(jī)，以字節(jié)數(shù)來表示容量；對(duì)于字編址的計(jì)算機(jī)，以字?jǐn)?shù)與其字長的乘積來表示容量。如某計(jì)算機(jī)的容量為64K×16，表示它有64K個(gè)字，每個(gè)字的字長為16位，若用字節(jié)數(shù)表示，則可記為128K字節(jié)（128KB）。北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前30頁，總共123頁。5.2

主存儲(chǔ)器的組織2.存取速度⑴存取時(shí)間Ta

存取時(shí)間又稱為訪問時(shí)間或讀/寫時(shí)間，它是指從啟動(dòng)一次存儲(chǔ)器操作到完成該操作所經(jīng)歷的時(shí)間。⑵存取周期Tm

存取周期又可稱作讀寫周期、訪存周期，它是指存儲(chǔ)器進(jìn)行一次完整的讀寫操作所需的全部時(shí)間，即連續(xù)兩次訪問存儲(chǔ)器操作之間所需要的最短時(shí)間。注意北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前31頁，總共123頁。5.2

主存儲(chǔ)器的組織

顯然，一般情況下，TmTa

。這是因?yàn)閷?duì)任何一種存儲(chǔ)器，在讀寫操作之后，總要有一段恢復(fù)內(nèi)部狀態(tài)的復(fù)原時(shí)間。對(duì)于破壞性讀出的存儲(chǔ)器，存取周期往往比存取時(shí)間要大得多，甚至可以達(dá)到Tm＝2Ta，這是因?yàn)榇鎯?chǔ)器中的信息讀出后需要馬上進(jìn)行重寫（再生）。北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前32頁，總共123頁。5.2

主存儲(chǔ)器的組織⑶主存帶寬Bm

與存取周期密切相關(guān)的指標(biāo)是主存的帶寬，它又稱為數(shù)據(jù)傳輸率，表示每秒從主存進(jìn)出信息的最大數(shù)量，單位為字/秒或字節(jié)/秒或位/秒。

Bm=主存等效工作頻率×主存位寬÷8=內(nèi)存時(shí)鐘頻率×倍增系數(shù)×主存位數(shù)÷8。以DDR400內(nèi)存為例，它的運(yùn)行頻率為200MHz，數(shù)據(jù)總線位數(shù)為64bit，由于上升沿和下降沿都傳輸數(shù)據(jù)，因此倍增系數(shù)為2，此時(shí)帶寬為：200×2×64/8＝3.2GB/s。北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前33頁，總共123頁。5.2

主存儲(chǔ)器的組織目前，主存提供信息的速度還跟不上CPU處理指令和數(shù)據(jù)的速度，所以，主存的帶寬是改善計(jì)算機(jī)系統(tǒng)瓶頸的一個(gè)關(guān)鍵因素。為了提高主存的帶寬，可以采取的措施有：

·縮短存取周期；

·增加存儲(chǔ)字長；

·增加存儲(chǔ)體。

北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前34頁，總共123頁。5.2

主存儲(chǔ)器的組織5.2.4數(shù)據(jù)在主存中的存放在采用字節(jié)編址的情況下，數(shù)據(jù)在主存儲(chǔ)器中的三種不同存放方法。假設(shè)，存儲(chǔ)字為64位（8個(gè)字節(jié)），讀/寫的數(shù)據(jù)有四種不同長度，它們分別是字節(jié)（8位）、半字（16位）、單字（32位）和雙字（64位）。字節(jié)半字單字雙字北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前35頁，總共123頁。5.2

主存儲(chǔ)器的組織

請注意：此例中數(shù)據(jù)字長（32位）不等于存儲(chǔ)字長（64位）?，F(xiàn)有一批數(shù)據(jù)，它們依次為：字節(jié)、半字、雙字、單字、半字、單字、字節(jié)、單字。北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前36頁，總共123頁。存儲(chǔ)字64位（8個(gè)字節(jié)）5.2

主存儲(chǔ)器的組織⑴不浪費(fèi)存儲(chǔ)器資源的存放方法四種不同長度的數(shù)據(jù)一個(gè)緊接著一個(gè)存放。優(yōu)點(diǎn)是不浪費(fèi)寶貴的主存資源，但存在的問題是：當(dāng)訪問的一個(gè)雙字、單字或半字跨越兩個(gè)存儲(chǔ)字時(shí)，存儲(chǔ)器的工作速度降低了一倍，而且讀寫控制比較復(fù)雜。北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前37頁，總共123頁。5.2

主存儲(chǔ)器的組織⑵從存儲(chǔ)字的起始位置開始存放方法無論要存放的是字節(jié)、半字、單字或雙字，都必須從存儲(chǔ)字的起始位置開始存放，而空余部分浪費(fèi)不用。優(yōu)點(diǎn)是：無論訪問一個(gè)字節(jié)、半字、單字或雙字都可以在一個(gè)存取周期內(nèi)完成，讀寫數(shù)據(jù)的控制比較簡單。缺點(diǎn)是：浪費(fèi)了寶貴的存儲(chǔ)器資源。北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前38頁，總共123頁。存儲(chǔ)字64位（8個(gè)字節(jié)）5.2

主存儲(chǔ)器的組織北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前39頁，總共123頁。5.2

主存儲(chǔ)器的組織⑶邊界對(duì)齊的數(shù)據(jù)存放方法雙字地址的最末三個(gè)二進(jìn)制位必須為000，單字地址的最末兩位必須為00，半字地址的最末一位必須為0。它能夠保證無論訪問雙字、單字、半字或字節(jié)，都在一個(gè)存取周期內(nèi)完成，盡管存儲(chǔ)器資源仍然有浪費(fèi)，但是浪費(fèi)比第⑵種存放方法要少得多。注意北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前40頁，總共123頁。存儲(chǔ)字64位（8個(gè)字節(jié)）01816243291725332101831119412205132161422715232634272836352937303139385.2

主存儲(chǔ)器的組織北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前41頁，總共123頁。第5章5.1存儲(chǔ)系統(tǒng)的組成5.2

主存儲(chǔ)器的組織5.3半導(dǎo)體隨機(jī)存儲(chǔ)器和只讀存儲(chǔ)器5.4主存儲(chǔ)器的連接與控制5.5提高存儲(chǔ)系統(tǒng)性能的技術(shù)北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前42頁，總共123頁。5.3半導(dǎo)體隨機(jī)存儲(chǔ)器和只讀存儲(chǔ)器

主存儲(chǔ)器通常分為RAM和ROM兩大部分。RAM可讀可寫，ROM只能讀不能寫。下面重點(diǎn)討論RAM的工作原理與結(jié)構(gòu)，以及ROM的基本類型。注意北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前43頁，總共123頁。5.3半導(dǎo)體隨機(jī)存儲(chǔ)器和只讀存儲(chǔ)器5.3.1RAM記憶單元電路存放一個(gè)二進(jìn)制位的物理器件稱為記憶單元，它是存儲(chǔ)器的最基本構(gòu)件，地址碼相同的多個(gè)記憶單元構(gòu)成一個(gè)存儲(chǔ)單元。記憶單元可以由各種材料制成，但最常見的由MOS電路組成。MOS型存儲(chǔ)器根據(jù)記憶單元的結(jié)構(gòu)又可分為靜態(tài)RAM和動(dòng)態(tài)RAM兩種。靜態(tài)RAM，即SRAM（StaticRAM），其存儲(chǔ)電路以雙穩(wěn)態(tài)觸發(fā)器為基礎(chǔ)；動(dòng)態(tài)RAM，即DRAM（DynamicRAM），其存儲(chǔ)電路以電容為基礎(chǔ)。注意北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前44頁，總共123頁。5.3半導(dǎo)體隨機(jī)存儲(chǔ)器和只讀存儲(chǔ)器六管靜態(tài)MOS記憶單元電路四管動(dòng)態(tài)MOS記憶單元電路單管動(dòng)態(tài)記憶單元電路北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前45頁，總共123頁。5.3半導(dǎo)體隨機(jī)存儲(chǔ)器和只讀存儲(chǔ)器5.3.2動(dòng)態(tài)RAM的刷新1.刷新間隔前面已經(jīng)說過，為了維持MOS型動(dòng)態(tài)記憶單元的存儲(chǔ)信息，每隔一定時(shí)間必須對(duì)存儲(chǔ)體中的所有記憶單元的柵極電容補(bǔ)充電荷，這個(gè)過程就是刷新。一般選定MOS型動(dòng)態(tài)存儲(chǔ)器允許的最大刷新間隔為2ms，也就是說，應(yīng)在2ms內(nèi)，將全部存儲(chǔ)體刷新一遍。北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前46頁，總共123頁。5.3半導(dǎo)體隨機(jī)存儲(chǔ)器和只讀存儲(chǔ)器

值得一提的是，刷新和重寫（再生）是兩個(gè)完全不同的概念，切不可加以混淆。重寫是隨機(jī)的，某個(gè)存儲(chǔ)單元只有在破壞性讀出之后才需要重寫。而刷新是定時(shí)的，即使許多記憶單元長期未被訪問，若不及時(shí)補(bǔ)充電荷的話，信息也會(huì)丟失。重寫一般是按存儲(chǔ)單元進(jìn)行的，而刷新通常以存儲(chǔ)體矩陣中的一行為單位進(jìn)行的。2.刷新方式常見的刷新方式有集中式、分散式和異步式三種。北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前47頁，總共123頁。5.3半導(dǎo)體隨機(jī)存儲(chǔ)器和只讀存儲(chǔ)器

例如，對(duì)具有1024個(gè)記憶單元（排列成32×32矩陣）的存儲(chǔ)芯片進(jìn)行刷新，刷新是按行進(jìn)行的，且每刷新一行占用一個(gè)存取周期，存取周期為500ns（0.5s）。32行32列…………北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前48頁，總共123頁。5.3半導(dǎo)體隨機(jī)存儲(chǔ)器和只讀存儲(chǔ)器(1)集中刷新方式在允許的最大刷新間隔內(nèi)，按照存儲(chǔ)芯片容量的大小集中安排若干個(gè)刷新周期，刷新時(shí)停止讀寫操作。

刷新時(shí)間=存儲(chǔ)體矩陣行數(shù)×刷新周期這里刷新周期是指刷新一行所需要的時(shí)間，由于刷新過程就是“假讀”的過程，所以刷新周期就等于存取周期。北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前49頁，總共123頁。5.3半導(dǎo)體隨機(jī)存儲(chǔ)器和只讀存儲(chǔ)器

在最大刷新間隔2ms內(nèi)共可以安排4000個(gè)存取周期，從0～3967個(gè)周期內(nèi)進(jìn)行讀/寫操作或保持，而從3968～3999這最后32個(gè)周期集中安排刷新操作。刷新間隔（2ms）讀/寫操作刷新013967396839993968個(gè)周期（1984μs）32個(gè)周期（16μs）……北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前50頁，總共123頁。5.3半導(dǎo)體隨機(jī)存儲(chǔ)器和只讀存儲(chǔ)器

集中刷新方式的優(yōu)點(diǎn)是讀/寫操作時(shí)不受刷新工作的影響，因此系統(tǒng)的存取速度比較高。缺點(diǎn)是在集中刷新期間必須停止讀/寫，這一段時(shí)間稱為“死區(qū)”，而且存儲(chǔ)容量越大，死區(qū)就越長。北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前51頁，總共123頁。5.3半導(dǎo)體隨機(jī)存儲(chǔ)器和只讀存儲(chǔ)器(2)分散刷新方式分散刷新是指把刷新操作分散到每個(gè)存取周期內(nèi)進(jìn)行，此時(shí)系統(tǒng)的存取周期被分為兩部分，前一部分時(shí)間進(jìn)行讀/寫操作或保持，后一部分時(shí)間進(jìn)行刷新操作。一個(gè)系統(tǒng)存取周期內(nèi)刷新存儲(chǔ)矩陣中的一行。刷新間隔（32μs）周期0周期1周期31讀/寫讀/寫讀/寫刷新刷新刷新…北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前52頁，總共123頁。5.3半導(dǎo)體隨機(jī)存儲(chǔ)器和只讀存儲(chǔ)器

分散刷新方式?jīng)]有死區(qū)，但是，它也有很明顯的缺點(diǎn)，第一是加長了系統(tǒng)的存取周期，如存儲(chǔ)芯片的存取周期為0.5s，則系統(tǒng)的存取周期應(yīng)為1s，降低了整機(jī)的速度；第二是刷新過于頻繁（本例中每32s就重復(fù)刷新一遍），尤其是當(dāng)存儲(chǔ)容量比較小的情況下，沒有充分利用所允許的最大刷新間隔（2ms）。北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前53頁，總共123頁。5.3半導(dǎo)體隨機(jī)存儲(chǔ)器和只讀存儲(chǔ)器

(3)異步刷新方式異步刷新方式可以看成前述兩種方式的結(jié)合，它充分利用了最大刷新間隔時(shí)間，把刷新操作平均分配到整個(gè)最大刷新間隔時(shí)間內(nèi)進(jìn)行，故有：

相鄰兩行的刷新間隔=最大刷新間隔時(shí)間/行數(shù)北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前54頁，總共123頁。5.3半導(dǎo)體隨機(jī)存儲(chǔ)器和只讀存儲(chǔ)器

對(duì)于32×32矩陣，在2ms內(nèi)需要將32行刷新一遍，所以相鄰兩行的刷新時(shí)間間隔=2ms/32=62.5s，即每隔62.5s安排一個(gè)刷新周期，在刷新時(shí)封鎖讀/寫。刷新間隔（2ms）讀/寫讀/寫讀/寫刷新刷新刷新…62μs0.5μs62.5μs62.5μs北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前55頁，總共123頁。5.3半導(dǎo)體隨機(jī)存儲(chǔ)器和只讀存儲(chǔ)器

異步刷新方式雖然也有死區(qū)，但比集中刷新方式的死區(qū)小得多，僅為0.5s。這樣可以避免使CPU連續(xù)等待過長的時(shí)間，而且減少了刷新次數(shù)，是比較實(shí)用的一種刷新方式。北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前56頁，總共123頁。5.3半導(dǎo)體隨機(jī)存儲(chǔ)器和只讀存儲(chǔ)器3.刷新控制

MOS型動(dòng)態(tài)RAM的刷新要注意幾個(gè)問題：①刷新對(duì)CPU是透明的。②刷新通常是一行一行地進(jìn)行的，每一行中各記憶單元同時(shí)被刷新，故刷新操作時(shí)僅需要行地址，不需要列地址。③刷新操作類似于讀出操作。④因?yàn)樗行酒瑫r(shí)被刷新，所以在考慮刷新問題時(shí)，應(yīng)當(dāng)從單個(gè)芯片的存儲(chǔ)容量著手，而不是從整個(gè)存儲(chǔ)器的容量著手。北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前57頁，總共123頁。5.3半導(dǎo)體隨機(jī)存儲(chǔ)器和只讀存儲(chǔ)器5.3.3RAM芯片分析1.RAM芯片存儲(chǔ)芯片通過地址線、數(shù)據(jù)線和控制線與外部連接。地址線是單向輸入的，其數(shù)目與芯片容量有關(guān)。如容量為1024×4時(shí)，地址線有10根；容量為64K×1時(shí)，地址線有16根。數(shù)據(jù)線是雙向的，既可輸入，也可輸出，其數(shù)目與數(shù)據(jù)位數(shù)有關(guān)。如1024×4的芯片，數(shù)據(jù)線有4根；64K×1的芯片，數(shù)據(jù)線只有1根?？刂凭€主要有讀/寫控制線（或?qū)懺试S線）和片選線兩種，讀/寫控制線是用來決定芯片是進(jìn)行讀操作還是寫操作的，片選線是用來決定該芯片是否被選中的。北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前58頁，總共123頁。5.3半導(dǎo)體隨機(jī)存儲(chǔ)器和只讀存儲(chǔ)器

由于DRAM芯片集成度高，容量大，為了減少芯片引腳數(shù)量，DRAM芯片把地址線分成相等的兩部分，分兩次從相同的引腳送入。兩次輸入的地址分別稱為行地址和列地址，行地址由行地址選通信號(hào)送入存儲(chǔ)芯片，列地址由列地址選通信號(hào)送入存儲(chǔ)芯片。由于采用了地址復(fù)用技術(shù)，因此，DRAM芯片每增加一條地址線，實(shí)際上是增加了兩位地址，也即增加了4倍的容量。北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前59頁，總共123頁。5.3半導(dǎo)體隨機(jī)存儲(chǔ)器和只讀存儲(chǔ)器2.地址譯碼方式地址譯碼電路能把地址線送來的地址信號(hào)翻譯成對(duì)應(yīng)存儲(chǔ)單元的選擇信號(hào)。(1)單譯碼方式單譯碼方式又稱字選法，它所對(duì)應(yīng)的存儲(chǔ)器結(jié)構(gòu)是字結(jié)構(gòu)的，容量為M個(gè)字的存儲(chǔ)器（M個(gè)字，每字b位），排列成M行×b列的矩陣，矩陣的每一行對(duì)應(yīng)一個(gè)字，有一條公用的選擇線wi（字線）。字線選中某一行時(shí)，同一行中的各位就都被選中，由讀寫電路對(duì)被選中的各位實(shí)施讀出或?qū)懭氩僮?。北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前60頁，總共123頁。5.3半導(dǎo)體隨機(jī)存儲(chǔ)器和只讀存儲(chǔ)器

字結(jié)構(gòu)的優(yōu)點(diǎn)是結(jié)構(gòu)簡單，缺點(diǎn)是使用的外圍電路多，成本昂貴。更嚴(yán)重的是，當(dāng)字?jǐn)?shù)大大超過位數(shù)時(shí)，存儲(chǔ)器會(huì)形成縱向很長而橫向很窄的不合理結(jié)構(gòu)，所以這種方式只適用于容量不大的存儲(chǔ)器。北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前61頁，總共123頁。5.3半導(dǎo)體隨機(jī)存儲(chǔ)器和只讀存儲(chǔ)器(2)雙譯碼方式雙譯碼方式又稱為重合法。通常是把K位地址碼分成接近相等的兩段，一段用于水平方向作X地址線，供X地址譯碼器譯碼；一段用于垂直方向作Y地址線，供Y地址譯碼器譯碼。X和Y兩個(gè)方向的選擇線在存儲(chǔ)體內(nèi)部的一個(gè)記憶單元上交叉，以選擇相應(yīng)的記憶單元。北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前62頁，總共123頁。5.3半導(dǎo)體隨機(jī)存儲(chǔ)器和只讀存儲(chǔ)器

雙譯碼方式對(duì)應(yīng)的存儲(chǔ)芯片結(jié)構(gòu)可以是位結(jié)構(gòu)的，則在Z方向上重疊b個(gè)芯片。也可以是字段結(jié)構(gòu)的。X選擇線Y選擇線…………北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前63頁，總共123頁。5.3半導(dǎo)體隨機(jī)存儲(chǔ)器和只讀存儲(chǔ)器

對(duì)于字段結(jié)構(gòu)的存儲(chǔ)芯片，行選擇線為M/s根，列選擇線為s，K位地址線也要?jiǎng)澐譃閮刹糠郑篕x＝log2M/s，Ky＝log2s。雙譯碼方式與單譯碼方式相比，減少了選擇線數(shù)目和驅(qū)動(dòng)器數(shù)目。存儲(chǔ)容量越大，這兩種方式的差異越明顯。25625625625688雙譯碼655366553616單譯碼驅(qū)動(dòng)器數(shù)選擇線數(shù)占用地址位譯碼方式北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前64頁，總共123頁。5.3半導(dǎo)體隨機(jī)存儲(chǔ)器和只讀存儲(chǔ)器以Intel2114為例存儲(chǔ)容量為1K×4，由4096個(gè)六管記憶單元電路組成，它們排成64×64的矩陣，采用字段結(jié)構(gòu)。CPU送來的地址總線10位（A0～A9），其中6位作為行選擇電路的輸入，經(jīng)行地址譯碼器產(chǎn)生64條行選擇線；另4位作為列選擇電路的輸入，經(jīng)列地址譯碼器產(chǎn)生16條列選擇線，每條列選擇線再經(jīng)列I/O電路把4條數(shù)據(jù)線（I/O1～I(xiàn)/O4）連接到各字段的相應(yīng)位上。北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前65頁，總共123頁。5.3半導(dǎo)體隨機(jī)存儲(chǔ)器和只讀存儲(chǔ)器I/O1～I(xiàn)/O4是受輸入三態(tài)門和輸出三態(tài)門控制的雙向數(shù)據(jù)線，由片選信號(hào)CS和寫允許信號(hào)WE一起來控制這些三態(tài)門。北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前66頁，總共123頁。5.3半導(dǎo)體隨機(jī)存儲(chǔ)器和只讀存儲(chǔ)器北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前67頁，總共123頁。5.3半導(dǎo)體隨機(jī)存儲(chǔ)器和只讀存儲(chǔ)器64根行選擇線64根列選擇線…………16根北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前68頁，總共123頁。5.3半導(dǎo)體隨機(jī)存儲(chǔ)5和只讀存儲(chǔ)器3.RAM的讀/寫時(shí)序(1)SRAM讀/寫時(shí)序讀周期表示對(duì)該芯片進(jìn)行兩次連續(xù)讀操作的最小間隔時(shí)間。在此期間，地址輸入信息不允許改變，片選信號(hào)CS在地址有效之后變?yōu)橛行?，使芯片被選中，最后在數(shù)據(jù)線上得到讀出的信號(hào)。寫允許信號(hào)WE在讀周期中保持高電平。寫周期與讀周期相似，但除了要加地址和片選信號(hào)外，還要加一個(gè)低電平有效的寫入脈沖WE，并提供寫入數(shù)據(jù)。北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前69頁，總共123頁。5.3半導(dǎo)體隨機(jī)存儲(chǔ)器和只讀存儲(chǔ)器北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前70頁，總共123頁。5.3半導(dǎo)體隨機(jī)存儲(chǔ)器和只讀存儲(chǔ)器(2)DRAM讀/寫時(shí)序北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前71頁，總共123頁。5.3半導(dǎo)體隨機(jī)存儲(chǔ)器和只讀存儲(chǔ)器5.3.4半導(dǎo)體只讀存儲(chǔ)器（ROM）

ROM的最大優(yōu)點(diǎn)是具有非易失性，即使電源斷電，ROM中存儲(chǔ)的信息也不會(huì)丟失。

1.ROM的類型

ROM工作時(shí)只能讀出，不能寫入，那么ROM中的內(nèi)容是如何事先存入的呢？我們把向ROM寫入數(shù)據(jù)的過程稱為對(duì)ROM進(jìn)行編程，根據(jù)編程方法的不同，ROM通常可以分為以下幾類：北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前72頁，總共123頁。5.3半導(dǎo)體隨機(jī)存儲(chǔ)器和只讀存儲(chǔ)器(1)掩膜式ROM（MROM）它的內(nèi)容是由半導(dǎo)體生產(chǎn)廠家按用戶提出的要求在芯片的生產(chǎn)過程中直接寫入的，寫入后任何人都無法改變其內(nèi)容。(2)一次可編程ROM（PROM）

PROM允許用戶利用專門的設(shè)備（編程器或?qū)懭肫鳎懭胱约旱某绦?，但一旦寫入后便無法改變，因此它是一種一次性可編程的ROM。北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前73頁，總共123頁。5.3半導(dǎo)體隨機(jī)存儲(chǔ)器和只讀存儲(chǔ)器

通常，生產(chǎn)廠家提供的PROM芯片初始內(nèi)容為全“0”，用戶根據(jù)自編的程序，使用編程器外加足夠大的電壓（或電流），將“1”寫入相應(yīng)位，PROM的編程是逐位進(jìn)行的。常見的PROM根據(jù)寫入原理可分為兩類：結(jié)破壞型和熔絲型。北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前74頁，總共123頁。5.3半導(dǎo)體隨機(jī)存儲(chǔ)器和只讀存儲(chǔ)器(3)可擦除可編程ROM（EPROM）這種ROM的內(nèi)容不僅可以由用戶利用編程器寫入，而且可以對(duì)其內(nèi)容進(jìn)行多次改寫。但要注意的是：在+5V的電源條件下只能讀出不能寫入，用編程器寫入信息時(shí)必須用+25V的高壓。與前兩種ROM相比，EPROM使用起來最為方便，因此應(yīng)用非常廣泛。北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前75頁，總共123頁。5.3半導(dǎo)體隨機(jī)存儲(chǔ)器和只讀存儲(chǔ)器UVEPROM（紫外線擦除）用紫外線燈進(jìn)行擦除的，所以只能對(duì)整個(gè)芯片擦除，而不能對(duì)芯片中個(gè)別需要改寫的存儲(chǔ)單元單獨(dú)擦除和重寫。

EEPROM（電擦除）用電氣方法來進(jìn)行擦除的，它在聯(lián)機(jī)條件下可以用字擦除方式擦除，也可以用數(shù)據(jù)塊擦除方式擦除。以字擦除方式操作時(shí)，能夠只擦除被選中的那個(gè)存儲(chǔ)單元的內(nèi)容；在數(shù)據(jù)塊擦除方式操作時(shí)，可擦除數(shù)據(jù)塊內(nèi)所有單元的內(nèi)容。北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前76頁，總共123頁。5.3半導(dǎo)體隨機(jī)存儲(chǔ)器和只讀存儲(chǔ)器(4)閃速存儲(chǔ)器（flashmemory）一種快擦寫型存儲(chǔ)器，它的主要特點(diǎn)是：既可在不加電的情況下長期保存信息，又能在線進(jìn)行快速擦除與重寫，兼?zhèn)淞薊EPROM和RAM的優(yōu)點(diǎn)。目前，大多數(shù)微機(jī)的主板采用閃速存儲(chǔ)器來存儲(chǔ)BIOS（基本輸入/輸出系統(tǒng)）程序。閃速存儲(chǔ)器除了具有ROM的一般特性外，還有低電壓改寫的特點(diǎn)，便于用戶自動(dòng)升級(jí)BIOS。北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前77頁，總共123頁。5.3半導(dǎo)體隨機(jī)存儲(chǔ)器和只讀存儲(chǔ)器2.ROM芯片

除去地址線、數(shù)據(jù)線、片選線外，電源線分別有Vcc──+5V（工作電源）和Vpp──編程電源。北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前78頁，總共123頁。第5章5.1存儲(chǔ)系統(tǒng)的組成5.2

主存儲(chǔ)器的組織5.3半導(dǎo)體隨機(jī)存儲(chǔ)器和只讀存儲(chǔ)器5.4主存儲(chǔ)器的連接與控制5.5提高存儲(chǔ)系統(tǒng)性能的技術(shù)北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前79頁，總共123頁。5.4主存儲(chǔ)器的連接與控制5.4.1主存容量的擴(kuò)展要組成一個(gè)主存，首先要考慮選片的問題，然后就是如何把芯片連接起來的問題。根據(jù)存儲(chǔ)器所要求的容量和選定的存儲(chǔ)芯片的容量，就可以計(jì)算出總的芯片數(shù)，即

總?cè)萘啃酒萘靠偲瑪?shù)＝北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前80頁，總共123頁。5.4主存儲(chǔ)器的連接與控制1.位擴(kuò)展位擴(kuò)展指只在位數(shù)方向擴(kuò)展（加大字長），而芯片的字?jǐn)?shù)和存儲(chǔ)器的字?jǐn)?shù)是一致的。位擴(kuò)展的連接方式是將各存儲(chǔ)芯片的地址線、片選線和讀/寫線相應(yīng)地并聯(lián)起來，而將各芯片的數(shù)據(jù)線單獨(dú)列出。如用64K×1的SRAM芯片組成64K×8的存儲(chǔ)器，需要8個(gè)芯片。

容量地址數(shù)據(jù)存儲(chǔ)器64K×8168

存儲(chǔ)芯片64K×1161北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前81頁，總共123頁。5.4主存儲(chǔ)器的連接與控制64K×8

芯片組A15～A0D7～D0__CS___WE__CSA0A15D0D7___WE64K×112345678I/OI/OI/OI/OI/OI/OI/OI/O......................……地址總線數(shù)據(jù)總線..北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前82頁，總共123頁。5.4主存儲(chǔ)器的連接與控制

當(dāng)CPU訪問該存儲(chǔ)器時(shí)，其發(fā)出的地址和控制信號(hào)同時(shí)傳給8個(gè)芯片，選中每個(gè)芯片的同一單元，其單元的內(nèi)容被同時(shí)讀至數(shù)據(jù)總線的相應(yīng)位，或?qū)?shù)據(jù)總線上的內(nèi)容分別同時(shí)寫入相應(yīng)單元。D0D6D7D7～D0CSA15～A0WE64K×164K×164K×1北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前83頁，總共123頁。5.4主存儲(chǔ)器的連接與控制2.字?jǐn)U展字?jǐn)U展是指僅在字?jǐn)?shù)方向擴(kuò)展，而位數(shù)不變。字?jǐn)U展將芯片的地址線、數(shù)據(jù)線、讀/寫線并聯(lián)，由片選信號(hào)來區(qū)分各個(gè)芯片。如用16K×8的SRAM組成64K×8的存儲(chǔ)器，需要4個(gè)芯片。

容量地址數(shù)據(jù)存儲(chǔ)器64K×8168

存儲(chǔ)芯片16K×8148北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前84頁，總共123頁。5.4主存儲(chǔ)器的連接與控制16K×816K×816K×816K×8___WE__CSD7～D0A15～A0A13～A0A15～A14___WE___WE___WE___WED7～D0D7～D0D7～D0A13～A0__CS__CS__CS__CSA13～A0A13～A0譯碼器__Y3__Y2__Y1__Y0...。。。。。A13～A0D7～D064K×8

芯片組A15～A0D7～D0__CS___WE北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前85頁，總共123頁。5.4主存儲(chǔ)器的連接與控制D7～D0CS0A13～A0WE16K×816K×816K×816K×82:4譯碼器A14A15CS1CS2CS3北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前86頁，總共123頁。5.4主存儲(chǔ)器的連接與控制

在同一時(shí)間內(nèi)四個(gè)芯片中只能有一個(gè)芯片被選中。四個(gè)芯片的地址分配如下：第一片最低地址0000H

最高地址3FFFH

第二片最低地址4000H

最高地址7FFFH

第三片最低地址8000H

最高地址BFFFH

第四片最低地址C000H

最高地址FFFFH北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前87頁，總共123頁。5.4主存儲(chǔ)器的連接與控制3.字和位同時(shí)擴(kuò)展當(dāng)構(gòu)成一個(gè)容量較大的存儲(chǔ)器時(shí)，往往需要在字?jǐn)?shù)方向和位數(shù)方向上同時(shí)擴(kuò)展，這將是前兩種擴(kuò)展的組合，實(shí)現(xiàn)起來也是很容易的。如用16K×4的SRAM組成64K×8的存儲(chǔ)器，需要8個(gè)芯片。

容量地址數(shù)據(jù)存儲(chǔ)器64K×8168

存儲(chǔ)芯片16K×4144注意北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前88頁，總共123頁。5.4主存儲(chǔ)器的連接與控制2:4譯碼器D7～D0A13～A0WED7～D4D3～D016K×416K×416K×416K×416K×416K×416K×416K×4CS0A14A15CS1CS2CS3北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前89頁，總共123頁。5.4主存儲(chǔ)器的連接與控制5.4.2存儲(chǔ)芯片的地址分配和片選

CPU要實(shí)現(xiàn)對(duì)存儲(chǔ)單元的訪問，首先要選擇存儲(chǔ)芯片，即進(jìn)行片選；然后再從選中的芯片中依地址碼選擇出相應(yīng)的存儲(chǔ)單元，以進(jìn)行數(shù)據(jù)的存取，這稱為字選。片內(nèi)的字選是由CPU送出的N條低位地址線完成的，地址線直接接到所有存儲(chǔ)芯片的地址輸入端（N由片內(nèi)存儲(chǔ)容量2N

決定），而片選信號(hào)則是通過高位地址得到的。實(shí)現(xiàn)片選的方法可分為3種：即線選法、全譯碼法和部分譯碼法。北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前90頁，總共123頁。5.4主存儲(chǔ)器的連接與控制1.線選法線選法就是用除片內(nèi)尋址外的高位地址線直接（或經(jīng)反相器）分別接至各個(gè)存儲(chǔ)芯片的片選端，當(dāng)某地址線信息為“0”時(shí)，就選中與之對(duì)應(yīng)的存儲(chǔ)芯片。請注意，這些片選地址線每次尋址時(shí)只能有一位有效，不允許同時(shí)有多位有效，這樣才能保證每次只選中一個(gè)芯片（或組）。芯片A14～A11A10～A0

地址范圍

0#111000…07000～

11…177FFH1#110100…06800～

11…16FFFH北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前91頁，總共123頁。

2#101100…05800～

11…15FFFH

3#011100…03800～

11…13FFFH

線選法的優(yōu)點(diǎn)是不需要地址譯碼器，線路簡單，選擇芯片不需要外加邏輯電路，但僅適用于連接存儲(chǔ)芯片較少的場合。同時(shí)，線選法不能充分利用系統(tǒng)的存儲(chǔ)器空間，且把地址空間分成了相互隔離的區(qū)域，給編程帶來了一定的困難。5.4主存儲(chǔ)器的連接與控制北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前92頁，總共123頁。5.4主存儲(chǔ)器的連接與控制2.全譯碼法全譯碼法將片內(nèi)尋址外的全部高位地址線作為地址譯碼器的輸入，把經(jīng)譯碼器譯碼后的輸出作為各芯片的片選信號(hào)，將它們分別接到存儲(chǔ)芯片的片選端，以實(shí)現(xiàn)對(duì)存儲(chǔ)芯片的選擇。全譯碼法的優(yōu)點(diǎn)是每片（或組）芯片的地址范圍是唯一確定的，而且是連續(xù)的，也便于擴(kuò)展，不會(huì)產(chǎn)生地址重疊的存儲(chǔ)區(qū)，但全譯碼法對(duì)譯碼電路要求較高。北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前93頁，總共123頁。5.4主存儲(chǔ)器的連接與控制芯片A19～A13A12A11A10～A0

地址范圍

0#0…00000…000000～

11…1007FFH1#0…00

100…000800～

11…100FFFH2#0…01

000…001000～

11…1017FFH

3#0…01100…001800～

11…101FFFH北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前94頁，總共123頁。5.4主存儲(chǔ)器的連接與控制3.部分譯碼

所謂部分譯碼即用片內(nèi)尋址外的高位地址的一部分來譯碼產(chǎn)生片選信號(hào)。如用4片2K×8的存儲(chǔ)芯片組成8K×8存儲(chǔ)器，需要四個(gè)片選信號(hào)，因此只要用兩位地址線來譯碼產(chǎn)生。設(shè)地址總線有20位（A19～A0），則尋址8K×8存儲(chǔ)器時(shí)，無論A19

～A13

取何值，只要A12=A11=0，而均選中第一片，只要A12=0，A11=1，均選中第二片，……。也就是說，8KRAM中的任一個(gè)存儲(chǔ)單元，都對(duì)應(yīng)有2(20-13)=27

個(gè)地址，這種一個(gè)存儲(chǔ)單元出現(xiàn)多個(gè)地址的現(xiàn)象稱地址重疊。北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前95頁，總共123頁。5.4主存儲(chǔ)器的連接與控制

從地址分布來看，這8KB存儲(chǔ)器實(shí)際上占用了CPU全部的空間（1MB）。每片2K×8的存儲(chǔ)芯片有1/4M=256K的地址重疊區(qū)。

0000H00000H07FFH007FFH0FFFH00FFFH17FFH017FFH1FFFH01FFFH027FFH0800H1000H1800H00800H01000H01800H02000H0123012301232K2K2K2K2K2K2K2K8K×8存儲(chǔ)器1M×8存儲(chǔ)空間…8K8K北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前96頁，總共123頁。5.4主存儲(chǔ)器的連接與控制

令未用到的高位地址全為0，這樣確定的存儲(chǔ)器地址稱為基本地址，本例中8K×8存儲(chǔ)器的基本地址即00000H～01FFFH。部分譯碼法較全譯碼法簡單，但存在地址重疊區(qū)。北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前97頁，總共123頁。5.4主存儲(chǔ)器的連接與控制5.4.3主存儲(chǔ)器和CPU的連接1.主存和CPU之間的硬連接主存與CPU的硬連接有三組連線：地址總線（AB）、數(shù)據(jù)總線（DB）和控制總線（CB）。此時(shí)，我們把主存看作一個(gè)黑盒子，存儲(chǔ)器地址寄存器（MAR）和存儲(chǔ)器數(shù)據(jù)寄存器（MDR）是主存和CPU之間的接口。MAR可以接受來自程序計(jì)數(shù)器的指令地址或來自運(yùn)算器的操作數(shù)地址，以確定要訪問的單元。MDR是向主存寫入數(shù)據(jù)或從主存讀出數(shù)據(jù)的緩沖部件。北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前98頁，總共123頁。5.4主存儲(chǔ)器的連接與控制主存容量2k字字長n位地址總線數(shù)據(jù)總線ReadWriteMFCk位n位CPUMDRMAR北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前99頁，總共123頁。5.4主存儲(chǔ)器的連接與控制2.CPU對(duì)主存的基本操作

CPU與主存的硬連接是兩個(gè)部件之間聯(lián)系的物理基礎(chǔ)，而兩個(gè)部件之間還有軟連接，即CPU向主存發(fā)出的讀或?qū)懨?，這才是兩個(gè)部件之間有效工作的關(guān)鍵。

CPU對(duì)主存進(jìn)行讀/寫操作時(shí)，首先CPU在地址總線上給出地址信號(hào)，然后發(fā)出相應(yīng)的讀或?qū)懨睿⒃跀?shù)據(jù)總線上交換信息。北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前100頁，總共123頁。5.4主存儲(chǔ)器的連接與控制(1)讀讀操作是指從CPU送來的地址所指定的存儲(chǔ)單元中取出信息，再送給CPU，其操作過程是：

地址→MAR→ABCPU將地址信號(hào)送至地址總線

ReadCPU發(fā)讀命令

WaitforMFC

等待存儲(chǔ)器工作完成信號(hào)

((MAR))→DB→MDR

讀出信息經(jīng)數(shù)據(jù)總線送至CPU北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前101頁，總共123頁。5.4主存儲(chǔ)器的連接與控制主存容量2k字字長n位地址總線數(shù)據(jù)總線ReadWriteMFCk位n位CPUMDRMARMARMDR北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前102頁，總共123頁。5.4主存儲(chǔ)器的連接與控制(2)寫寫操作是指將要寫入的信息存入CPU所指定的存儲(chǔ)單元中，其操作過程是：

地址→MAR→ABCPU將地址信號(hào)送至地址總線

數(shù)據(jù)→MDR→DBCPU將要寫入的數(shù)據(jù)送至數(shù)據(jù)總線

WriteCPU發(fā)寫命令

WaitforMFC

等待存儲(chǔ)器工作完成信號(hào)北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前103頁，總共123頁。5.4主存儲(chǔ)器的連接與控制主存容量2k字字長n位地址總線數(shù)據(jù)總線ReadWriteMFCk位n位CPUMDRMARMARMDR北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前104頁，總共123頁。5.4主存儲(chǔ)器的連接與控制

由于CPU和主存的速度存在著差距，所以兩者之間的速度匹配是很關(guān)鍵的，通常有兩種匹配方式：同步存儲(chǔ)器讀取和異步存儲(chǔ)器讀取。上面給出的讀/寫基本操作是以異步存儲(chǔ)器讀取來考慮的，CPU和主存間沒有統(tǒng)一的時(shí)鐘，由存儲(chǔ)器工作完成信號(hào)（MFC）通知CPU存儲(chǔ)器工作已完成。對(duì)于同步存儲(chǔ)器讀取，CPU和主存采用統(tǒng)一時(shí)鐘，因?yàn)橹鞔嫠俣容^慢，所以CPU與之配合必須放慢速度。在這種存儲(chǔ)器中，不需要存儲(chǔ)器工作完成信號(hào)。北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前105頁，總共123頁。5.4主存儲(chǔ)器的連接與控制5.4.4PC系列微機(jī)的存儲(chǔ)器接口數(shù)據(jù)總線一次能并行傳送的位數(shù)，稱為總線的數(shù)據(jù)通路寬度，常見的有8位、16位、32位、64位幾種。但大多數(shù)主存儲(chǔ)器常采取字節(jié)編址，每次訪存允許讀/寫8位，以適應(yīng)對(duì)字符類信息的處理。1.8位存儲(chǔ)器接口如果數(shù)據(jù)總線為8位（如微機(jī)系統(tǒng)中的PC總線），而主存按字節(jié)編址，則匹配關(guān)系比較簡單。一個(gè)總線周期中讀/寫8位。北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前106頁，總共123頁。5.4主存儲(chǔ)器的連接與控制2.16位存儲(chǔ)器接口對(duì)于16位的微處理器8086（或80286），在一個(gè)總線周期內(nèi)可讀/寫兩個(gè)字節(jié)，即先送出偶地址，然后同時(shí)讀/寫這個(gè)偶地址單元和隨后的奇地址單元，用低8位數(shù)據(jù)總線傳送偶地址單元的數(shù)據(jù)，用高8位數(shù)據(jù)總線傳送奇地址單元的數(shù)據(jù)，這樣讀/寫的字（16位）被稱為規(guī)則字。如果讀/寫的是非規(guī)則字，即是從奇地址開始的字，這時(shí)需要安排兩個(gè)總線周期才能實(shí)現(xiàn)。北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前107頁，總共123頁。5.4主存儲(chǔ)器的連接與控制

為了實(shí)現(xiàn)這樣的傳送，需要將存儲(chǔ)器分為兩個(gè)存儲(chǔ)體，一個(gè)存儲(chǔ)體的地址均為偶數(shù)，稱為偶地址（低字節(jié)）存儲(chǔ)體，它與低8位數(shù)據(jù)線相連；另一個(gè)存儲(chǔ)體的地址均為奇數(shù)，稱為奇地址（高字節(jié)）存儲(chǔ)體，與高8位數(shù)據(jù)線相連。8086和主存之間可以傳送一個(gè)字節(jié)（8位）數(shù)據(jù)，也可以傳送一個(gè)字（16位）數(shù)據(jù)。任何兩個(gè)連續(xù)的字節(jié)都可以作為一個(gè)字來訪問，地址值較低的字節(jié)是低位有效字節(jié)，地址值較高的字節(jié)是高位有效字節(jié)。

8086微處理器的地址線A19

～A1同時(shí)送至兩個(gè)存儲(chǔ)體，BHE（高位存儲(chǔ)體）和最低位地址線A0用來選擇一個(gè)或兩個(gè)存儲(chǔ)體進(jìn)行數(shù)據(jù)傳送。北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前108頁，總共123頁。5.4主存儲(chǔ)器的連接與控制奇存儲(chǔ)體

512KB偶存儲(chǔ)體

512KB00000H00002H00004HFFFFEHFFFFFH00001H00003H00005HA19～A1A0D15～D8D7～D0____BHE?！?。北京理工大學(xué)計(jì)算機(jī)學(xué)院當(dāng)前109頁，總共123頁。5.4主存儲(chǔ)器的連接與控制8086微處理器的地址線A19～A1同時(shí)送至兩個(gè)存儲(chǔ)體，BHE（高位存儲(chǔ)體）和最低位地址線A0用來選擇一個(gè)或兩個(gè)存儲(chǔ)體進(jìn)行數(shù)據(jù)傳送。

BHEA0