數(shù)字電子技術(shù)-可編程邏輯器件PPT課件講義教材

數(shù)字電子技術(shù)

第9章可編程邏輯器件

第9章可編程邏輯器件

可編程邏輯器件PLD可編程邏輯器件PLDPLD器件的發(fā)展概況WWW.ZQZL.CN中國最大的資料庫下載2.可編程邏輯器件的特點(diǎn)減少系統(tǒng)的硬件規(guī)模。(2)增強(qiáng)邏輯設(shè)計(jì)的靈活性。(3)縮短系統(tǒng)設(shè)計(jì)周期。(4)簡化系統(tǒng)設(shè)計(jì)，提高系統(tǒng)速度。(5)降低系統(tǒng)成本。PLD的電路簡介1.基本門電路的PLD表示法PLD輸入緩沖器與門表示法PLD連接法與門的省缺情況2.PROM電路的PLD表示法PROM電路的PLD表示法3.FPLA電路的PLD表示FPLA電路的PLD表示法

例試用FPLA實(shí)現(xiàn)例1要求的四位二進(jìn)制碼轉(zhuǎn)換為格雷碼的轉(zhuǎn)換電路。解用卡諾圖對表進(jìn)行化簡，如圖所示，則得式中共有7個(gè)乘積項(xiàng)，它們是用這些乘積項(xiàng)表示式，可得化簡的卡諾圖FPLA的陣列圖4.PAL電路PAL的基本結(jié)構(gòu)PAL的四種輸出結(jié)構(gòu)(a)專用輸出結(jié)構(gòu)；(b)可編程I/O結(jié)構(gòu)；(c)寄存器輸出結(jié)構(gòu)；(d)異或型輸出結(jié)構(gòu)5.GAL電路(1)GAL的基本結(jié)構(gòu)。①8個(gè)輸入緩沖器和8個(gè)輸出反饋/輸入緩沖器。②8個(gè)輸出邏輯宏單元OLMC和8個(gè)三態(tài)緩沖器，每個(gè)OLMC對應(yīng)1個(gè)I/O引腳。③由8×8個(gè)與門構(gòu)成的與陣列，共形成64個(gè)乘積項(xiàng)，每個(gè)與門有32個(gè)輸入項(xiàng)，由8個(gè)輸入的原變量、反變量(16)和8個(gè)反饋信號的原變量、反變量(16)組成，故可編程與陣列共有32×8×8=2048個(gè)可編程單元。④系統(tǒng)時(shí)鐘CK和三態(tài)輸出選通信號OE的輸入緩沖器。GAL16V8邏輯圖(a)邏輯圖；(b)引腳圖OLMC的內(nèi)部結(jié)構(gòu)(2)②結(jié)構(gòu)控制字。GAL的結(jié)構(gòu)控制字表OLMC工作模式的配置選擇(a)OLMC5種工作模式的等效電路(a)專用輸入模式；OLMC5種工作模式的等效電路

(b)專用輸出模式；OLMC5種工作模式的等效電路

(c)反饋給輸出模式；OLMC5種工作模式的等效電路(d)時(shí)序電路中的組合模式；OLMC5種工作模式的等效電路(e)寄存器輸出模式(3)行地址映射。GAL16V8地址映射圖6.高密度可編程邏輯器件

通常將集成密度大于1000個(gè)等效門/片的PLD稱為高密度可編程邏輯器件(HDPLD),它包括可擦除可編程邏輯器件EPLD、復(fù)雜可編程邏輯器件CPLD和現(xiàn)場可編程門陣列FPGA三種類型。9.2.2PLD的開發(fā)1.可編程邏輯器件的設(shè)計(jì)過程PLD設(shè)計(jì)流程2.在系統(tǒng)可編程技術(shù)和邊界掃描技術(shù)(1)在系統(tǒng)可編程技術(shù)多個(gè)ispPLD的 編程(2)邊界掃描測試技術(shù)

邊界掃描測試技術(shù)主要用來解決芯片的測試問題。標(biāo)準(zhǔn)的邊