第八章集成數(shù)模和模數(shù)轉(zhuǎn)換器

第八章集成數(shù)模和模數(shù)轉(zhuǎn)換器第一頁，共五十四頁，2022年，8月28日傳感器壓力1壓力2溫度1溫度2......放大濾波疊加組合數(shù)模轉(zhuǎn)換電路模數(shù)轉(zhuǎn)換電路計(jì)算機(jī)數(shù)據(jù)處理......驅(qū)動(dòng)電路......驅(qū)動(dòng)電路驅(qū)動(dòng)電路驅(qū)動(dòng)電路傳感器傳感器傳感器執(zhí)行機(jī)構(gòu)執(zhí)行機(jī)構(gòu)執(zhí)行機(jī)構(gòu)執(zhí)行機(jī)構(gòu)壓力1壓力2溫度1溫度2...壓力1壓力2溫度1溫度2...傳感器...傳感器傳感器傳感器...放大濾波疊加組合數(shù)模轉(zhuǎn)換電路模數(shù)轉(zhuǎn)換電路計(jì)算機(jī)數(shù)據(jù)處理...驅(qū)動(dòng)電路...驅(qū)動(dòng)電路驅(qū)動(dòng)電路驅(qū)動(dòng)電路...執(zhí)行機(jī)構(gòu)執(zhí)行機(jī)構(gòu)執(zhí)行機(jī)構(gòu)執(zhí)行機(jī)構(gòu)第二頁，共五十四頁，2022年，8月28日§8.1集成數(shù)/模轉(zhuǎn)換器(DAC)DAC:把輸入的數(shù)字量變換成與之成一定比例的模擬量。D：n位數(shù)字量K：比例常數(shù)VREF：參考電壓圖8.2DAC框圖第三頁，共五十四頁，2022年，8月28日集成D/A轉(zhuǎn)換技術(shù)1.T型電阻網(wǎng)絡(luò)DAC電流相加型特點(diǎn)：任意一個(gè)節(jié)點(diǎn)向三個(gè)支路方向看進(jìn)去的等效電阻均為2R第四頁，共五十四頁，2022年，8月28日集成D/A轉(zhuǎn)換技術(shù)例：當(dāng)D3＝1時(shí)，其余各位為0，等效電路如圖T型電阻網(wǎng)絡(luò)DAC的優(yōu)點(diǎn)：電阻的取值少，在集成制造時(shí)，可以保證網(wǎng)絡(luò)的轉(zhuǎn)換精度。T型電阻網(wǎng)絡(luò)DAC的缺點(diǎn)：輸入信號(hào)發(fā)生變化，會(huì)使流過開關(guān)的電流方向發(fā)生改變，容易產(chǎn)生毛刺和影響工作速度。第五頁，共五十四頁，2022年，8月28日集成D/A轉(zhuǎn)換技術(shù)2.倒T型電阻網(wǎng)絡(luò)DAC缺點(diǎn)：開關(guān)的導(dǎo)通電阻和各支路電阻串聯(lián)影響轉(zhuǎn)換精度。優(yōu)點(diǎn)：流經(jīng)開關(guān)的電流數(shù)值及方向均保持不變，有利于提高轉(zhuǎn)換速度，降低對(duì)參考電壓源的要求。第六頁，共五十四頁，2022年，8月28日集成D/A轉(zhuǎn)換技術(shù)3.電流激勵(lì)型DAC特點(diǎn)：用恒流源IREF,開關(guān)用差分放大器，速度高。第七頁，共五十四頁，2022年，8月28日集成D/A轉(zhuǎn)換技術(shù)第八頁，共五十四頁，2022年，8月28日§8.1.2DAC的主要技術(shù)指標(biāo)2.轉(zhuǎn)換誤差表示方法：（1）用VLSB的倍數(shù)（2）用VFSR的百分?jǐn)?shù)第九頁，共五十四頁，2022年，8月28日§8.1.2DAC的主要技術(shù)指標(biāo)3.轉(zhuǎn)換速度(建立時(shí)間)D/A轉(zhuǎn)換器輸入發(fā)生階躍到輸出穩(wěn)定在規(guī)定的誤差范圍內(nèi)的最大時(shí)間。低速：建立時(shí)間>300μs,工作速度<3.3KHz中速：建立時(shí)間10～300μs,工作速度100～3.3kHz高速：建立時(shí)間0.01～10μs,工作速度100MHz～100kHz超高速：建立時(shí)間<0.01μs,工作速度>100MHz第十頁，共五十四頁，2022年，8月28日§8.1.2DAC的主要技術(shù)指標(biāo)DAC的建立時(shí)間±1/2LSBtsettset第十一頁，共五十四頁，2022年，8月28日§8.1.4典型集成DAC及其應(yīng)用圖8.7DAC0832原理框圖第十二頁，共五十四頁，2022年，8月28日§8.1.4典型集成DAC及其應(yīng)用圖8.8DAC0832內(nèi)倒T形電阻網(wǎng)絡(luò)第十三頁，共五十四頁，2022年，8月28日§8.1.4典型集成DAC及其應(yīng)用(1)直通工作方式第十四頁，共五十四頁，2022年，8月28日§8.1.4典型集成DAC及其應(yīng)用(2)單緩沖工作方式(3)雙緩沖工作方式第十五頁，共五十四頁，2022年，8月28日§8.2集成模/數(shù)轉(zhuǎn)換器(ADC)ADC：把模擬信號(hào)轉(zhuǎn)換為一定格式的數(shù)字量。ADC框圖模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)：經(jīng)過采樣、保持、量化、編碼4個(gè)步驟。第十六頁，共五十四頁，2022年，8月28日

取樣定理：設(shè)取樣脈沖s(t)的頻率為fS，輸入模擬信號(hào)x(t)的最高頻率分量的頻率為fmax，必須滿足

fs≥2fmaxy(t)才可以正確的反映輸入信號(hào)(從而能不失真地恢復(fù)原模擬信號(hào))。§8.2.1A/D轉(zhuǎn)換的步驟1.采樣和保持采樣：把一個(gè)時(shí)間上連續(xù)的信號(hào)變換為時(shí)間上離散的信號(hào)。（一定的周期讀取輸入電壓信號(hào)）通常取fs＝（2.5～3）fmax

第十七頁，共五十四頁，2022年，8月28日第十八頁，共五十四頁，2022年，8月28日保持：將采樣信號(hào)保持一段時(shí)間，使A/D轉(zhuǎn)換器有充分的時(shí)間進(jìn)行A/D轉(zhuǎn)換。（使讀取的信號(hào)在周期內(nèi)不變）取樣保持電路及輸出波形s(t)有效期間，開關(guān)管VT導(dǎo)通，uI向C充電，uO

(=uc)跟隨uI的變化而變化；s(t)無效期間，開關(guān)管VT截止，uO

(=uc)保持不變，直到下次采樣。（由于集成運(yùn)放A具有很高的輸入阻抗，在保持階段，電容C上所存電荷不易泄放。）第十九頁，共五十四頁，2022年，8月28日§8.2.1A/D轉(zhuǎn)換的步驟采樣和保持電路C：保持電容器

S(t):采樣脈沖信號(hào)

T:采樣開關(guān)i第二十頁，共五十四頁，2022年，8月28日§8.2.1A/D轉(zhuǎn)換的步驟采樣波形圖保持波形圖第二十一頁，共五十四頁，2022年，8月28日§8.2.1A/D轉(zhuǎn)換的步驟集成采樣保持器常見有兩種：（1）需要外接存儲(chǔ)電容（2）具有內(nèi)存儲(chǔ)電容第二十二頁，共五十四頁，2022年，8月28日取樣保持后的信號(hào)已成為在時(shí)間上離散的階梯信號(hào)，而階梯信號(hào)的幅值是連續(xù)可變的，有無限多個(gè)值。需要把這無限多個(gè)值與數(shù)字量一一對(duì)應(yīng)。2.量化和編碼數(shù)字量最小單位所對(duì)應(yīng)的最小量值叫做量化單位△。將采樣－保持電路的輸出電壓歸化為量化單位△的整數(shù)倍的過程叫做量化。用二進(jìn)制代碼來表示各個(gè)量化電平的過程，叫做編碼。一個(gè)n位二進(jìn)制數(shù)只能表示2n個(gè)量化電平，量化過程中不可避免會(huì)產(chǎn)生誤差，這種誤差稱為量化誤差。量化級(jí)分得越多（n越大），量化誤差越小。第二十三頁，共五十四頁，2022年，8月28日量化：把取樣電平歸化到最接近的離散電平上。編碼：用二進(jìn)制碼表示離散電平。四舍五入只舍不入第二十四頁，共五十四頁，2022年，8月28日§8.2.1A/D轉(zhuǎn)換的步驟量化誤差：第二十五頁，共五十四頁，2022年，8月28日

劃分量化等級(jí)時(shí)的兩種方法第二十六頁，共五十四頁，2022年，8月28日?qǐng)D中： 左邊量化方法：只舍不入法 量化單位：△=1/8V， 最大量化誤差：1/8V。

右邊量化方法：有舍有入法 量化單位：2/15V 最大量化誤差：1/2△=1/15V。

結(jié)論：采用有舍有入的方法比只舍不入法量化誤差要小。第二十七頁，共五十四頁，2022年，8月28日§8.2集成模/數(shù)轉(zhuǎn)換器(ADC)A/D轉(zhuǎn)換器可分為直接A/D轉(zhuǎn)換器和間接轉(zhuǎn)換器。所謂直接轉(zhuǎn)換器就是把輸入的模擬電壓直接轉(zhuǎn)換為輸出的數(shù)字量而不需要經(jīng)過中間變量。常用的電路有并聯(lián)比較型和反饋比較型兩種。第二十八頁，共五十四頁，2022年，8月28日第二十九頁，共五十四頁，2022年，8月28日1.并行型A/D轉(zhuǎn)換器(1)電阻分壓器(2)電壓比較器(3)數(shù)據(jù)寄存器(4)編碼器第三十頁，共五十四頁，2022年，8月28日（1）電壓比較器： 它由電阻分壓器和電壓比較器組成。電阻分壓器由8個(gè)電阻構(gòu)成，產(chǎn)生不同數(shù)值的參考電壓，作為量化刻度，分別送到各個(gè)比較器與取樣——保持的輸入模擬電壓vi進(jìn)行比較。 當(dāng)vi高于量化刻度時(shí)，比較器輸出為高電平；反之比較器輸出為低電平。（2）寄存器 它由7個(gè)D觸發(fā)器組成，它在時(shí)鐘脈沖CP作用下，將比較的結(jié)果暫時(shí)寄存在寄存器中，供編碼用。第三十一頁，共五十四頁，2022年，8月28日§8.2.2集成A/D轉(zhuǎn)換技術(shù)第三十二頁，共五十四頁，2022年，8月28日（3）編碼網(wǎng)絡(luò)（代碼轉(zhuǎn)換器） 它的作用是將寄存器輸出信號(hào)編譯成相應(yīng)的二進(jìn)制代碼。編碼網(wǎng)絡(luò)的函數(shù)表達(dá)式為：第三十三頁，共五十四頁，2022年，8月28日§8.2.2集成A/D轉(zhuǎn)換技術(shù)并行ADC特點(diǎn)：(1)轉(zhuǎn)換速度極快，采用一組數(shù)據(jù)寄存器，無需采樣保持電路。(2)但當(dāng)輸出位數(shù)增加時(shí)，所需電壓比較器和數(shù)據(jù)寄存器的數(shù)目將以幾何級(jí)數(shù)增加，器件量太大。如果需要的二進(jìn)制代碼增加一倍，分壓電阻、電壓比較器、寄存器的硬件數(shù)目近似增加一倍。如輸出n位二進(jìn)制代碼，需2n個(gè)電阻，(2n-1)個(gè)電壓比較器和D觸發(fā)器以及復(fù)雜的編碼網(wǎng)絡(luò)。因此，適用于轉(zhuǎn)換速度高、高精度、分辨率相對(duì)較低的場(chǎng)合。第三十四頁，共五十四頁，2022年，8月28日§8.2.2集成A/D轉(zhuǎn)換技術(shù)2.串－并行ADC特點(diǎn)：兼顧轉(zhuǎn)換速度和器件量。第三十五頁，共五十四頁，2022年，8月28日§8.2.2集成A/D轉(zhuǎn)換技術(shù)3.逐次比較型A/D轉(zhuǎn)換器特點(diǎn)：轉(zhuǎn)換速度中速（幾十K到幾百KHz），成本較低。

抗干擾能力較積分式的差。第三十六頁，共五十四頁，2022年，8月28日12位二進(jìn)制A/D轉(zhuǎn)換電壓2865（量化單位）的比較過程第三十七頁，共五十四頁，2022年，8月28日§8.2.2集成A/D轉(zhuǎn)換技術(shù)

逐次比較型ADC的VF波形圖第三十八頁，共五十四頁，2022年，8月28日

逐次比較型ADC逐次比較型ADC，由于轉(zhuǎn)換速度較快，分辨率較高，誤差較小，因此在集成芯片中得到了廣泛應(yīng)用第三十九頁，共五十四頁，2022年，8月28日§8.2.2集成A/D轉(zhuǎn)換技術(shù)4.雙積分型A/D轉(zhuǎn)換器第四十頁，共五十四頁，2022年，8月28日§8.2.2集成A/D轉(zhuǎn)換技術(shù)雙積分型A/D轉(zhuǎn)換器工作原理1、開始時(shí)，計(jì)數(shù)器為零，電容C上電壓為零。2、第一階段：S1接通，S2斷開，積分器對(duì)VA積分，G為高，門開，計(jì)數(shù)器計(jì)數(shù)，直到計(jì)滿，計(jì)數(shù)器重新回零。第四十一頁，共五十四頁，2022年，8月28日§8.2.2集成A/D轉(zhuǎn)換技術(shù)3、第二階段：S2接通，S1斷開，積分器對(duì)-VREF積分，

G為高，門開，計(jì)數(shù)器計(jì)數(shù)，直到G低，門關(guān)，計(jì)數(shù)器

停止計(jì)數(shù)。注意：轉(zhuǎn)換速度較低；

抗干擾能力強(qiáng)；

轉(zhuǎn)換精度高。第四十二頁，共五十四頁，2022年，8月28日§8.2.2集成A/D轉(zhuǎn)換技術(shù)4.雙積分型A/D轉(zhuǎn)換器第四十三頁，共五十四頁，2022年，8月28日§8.2.2集成A/D轉(zhuǎn)換技術(shù)雙積分ADC工作波形第四十四頁，共五十四頁，2022年，8月28日§8.2.2集成A/D轉(zhuǎn)換技術(shù)5.Σ-Δ型A/D轉(zhuǎn)換器第四十五頁，共五十四頁，2022年，8月28日§8.2.2集成A/D轉(zhuǎn)換技術(shù)圖8.22Σ-Δ型ADC在vA=0時(shí)的工作波形第四十六頁，共五十四頁，2022年，8月28日§8.2.2集成A/D轉(zhuǎn)換技術(shù)

圖8.23Σ-Δ型ADC在vA=8V時(shí)的工作波形第四十七頁，共五十四頁，2022年，8月28日

表8.5Σ-Δ型ADC在VA=8V時(shí)的各點(diǎn)電壓或邏輯關(guān)系表第四十八頁，共五十四頁，2022年，8月28日§8.2.3ADC的主要技術(shù)參數(shù)2.轉(zhuǎn)換誤差： 絕對(duì)誤差：定義為輸出數(shù)字量對(duì)應(yīng)的理論模擬值與實(shí)際輸入模擬值之間的差值（±1/2LSB,±1LSB)。 相對(duì)誤差：定義為上述差值與額定最大輸入模擬值的百分?jǐn)?shù)（±0.05%，±0.1%)。3.轉(zhuǎn)換時(shí)間：ADC完成一次轉(zhuǎn)換所需的時(shí)間。第四十九頁，共五十四頁，2022年，8月28日§8.2.5典型集成ADC及其應(yīng)用1.ADC0809簡(jiǎn)介第五十頁，共五十四頁，2022年，8月28日§8.2.5典型集成ADC