單片機(jī)并行端口

第4章AT89S51片內(nèi)并行端口地原理及編程1內(nèi)容概要本章介紹AT89S51單片機(jī)片內(nèi)地4個(gè)雙向地8位并行I/O端口P0,P1,P2與P3地內(nèi)部電路結(jié)構(gòu),工作原理及應(yīng)用,并介紹使用C51對4個(gè)8位并行I/O端口地編程。24.1AT89S51地并行I/O端口地結(jié)構(gòu)及工作原理AT89S51共有4個(gè)雙向地8位并行I/O端口:P0,P1,P2與P3,它們地輸出鎖存器屬于特殊功能寄存器。4個(gè)端口除了按字節(jié)輸入/輸出外,還可位尋址,便于實(shí)現(xiàn)位控功能。4.1.1P0口雙功能地8位并行端口,字節(jié)地址為80H,位地址為80H～87H。端口地各位具有完全相同但又相互獨(dú)立地電路結(jié)構(gòu),P0口某一位地位電路結(jié)構(gòu)如圖4-1所示。圖4-1P0口某一位地位電路結(jié)構(gòu)41．位電路結(jié)構(gòu)P0口某位地電路包括:（1）一個(gè)數(shù)據(jù)輸出鎖存器,用于數(shù)據(jù)位鎖存。（2）兩個(gè)三態(tài)數(shù)據(jù)輸入緩沖器,分別是用于讀鎖存器地輸入緩沖器BUF1與讀引腳地輸入緩沖器BUF2。（3）一個(gè)多路轉(zhuǎn)接開關(guān)MUX,一個(gè)輸入來自鎖存器地端,另一輸入為地址/數(shù)據(jù)信號地反相輸出。MUX由"控制"信號控制,實(shí)現(xiàn)鎖存器地輸出與地址/數(shù)據(jù)信號之間地轉(zhuǎn)接。（4）數(shù)據(jù)輸出地控制與驅(qū)動(dòng)電路,由兩個(gè)場效應(yīng)管（FET）組成。52．工作過程分析（1）P0口用作地址/數(shù)據(jù)總線當(dāng)AT89S51外擴(kuò)存儲(chǔ)器或I/O時(shí),P0口作為單片機(jī)系統(tǒng)復(fù)用地地址/數(shù)據(jù)總線使用。當(dāng)作為地址或數(shù)據(jù)輸出時(shí),"控制"信號為1,硬件自動(dòng)使轉(zhuǎn)接開關(guān)MUX打向上面,接通反相器地輸出,同時(shí)使"與門"處于開啟狀態(tài)。當(dāng)輸出地地址/數(shù)據(jù)信息為1時(shí),"與門"輸出為1,上方地場效應(yīng)管導(dǎo)通,下方地場效應(yīng)管截止,P0.x引腳輸出為1;當(dāng)輸出地地址/數(shù)據(jù)信息為0時(shí),上方地場效應(yīng)管截止,下方地場效應(yīng)管導(dǎo)通,P0.x引腳輸出為0。這說明P0.x引腳地輸出狀態(tài)隨地址/數(shù)據(jù)地狀態(tài)地變化而變化。輸出電路6是上,下兩個(gè)場效應(yīng)管形成地推拉式結(jié)構(gòu),大大提高了負(fù)載能力,上方地場效應(yīng)管這時(shí)起到內(nèi)部上拉電阻地作用。當(dāng)P0口作為數(shù)據(jù)線輸入時(shí),僅從外部存儲(chǔ)器（或外部I/O）讀入信息,對應(yīng)地"控制"信號為0,MUX接通鎖存器地端。由于P0口作為地址/數(shù)據(jù)復(fù)用方式訪問外部存儲(chǔ)器時(shí),CPU自動(dòng)向P0口寫入FFH,使下方地場效應(yīng)管截止,由于控制信號為0,上方地場效應(yīng)管也截止,從而保證數(shù)據(jù)信息地高阻抗輸入,從外部存儲(chǔ)器輸入地?cái)?shù)據(jù)信息直接由P0.x引腳通過輸入緩沖器BUF2進(jìn)入內(nèi)部總線。真正地雙向口,應(yīng)該是具有高電平,低電平與高阻抗輸入3種狀態(tài)地端口。因此,P0口作為地址/數(shù)據(jù)總線使用時(shí)是一個(gè)7真正地雙向端口,簡稱雙向口。（2）P0口用作通用I/O口當(dāng)P0口不作為系統(tǒng)地地址/數(shù)據(jù)總線使用時(shí),也可作為通用I/O使用。當(dāng)用作通用I/O口時(shí),對應(yīng)地"控制"信號為0,MUX打向下面,接通鎖存器地端,"與門"輸出為0,上方地場效應(yīng)管截止,形成地P0口輸出電路為漏極開路輸出。P0口用作輸出時(shí),來自CPU地"寫"脈沖加在D鎖存器地CP端,內(nèi)部總線上地?cái)?shù)據(jù)寫入D鎖存器,并由引腳P0.x輸出。當(dāng)D鎖存器為1時(shí),端為0,下方場效應(yīng)管截止,輸出為漏極開路,此時(shí),須外接上拉電阻才能有高電平輸出;8當(dāng)D鎖存器為0時(shí),下方場效應(yīng)管導(dǎo)通,P0口輸出為低電平。P0口作為輸入口使用時(shí),有兩種讀入方式:"讀鎖存器"與"讀引腳"。當(dāng)CPU發(fā)出"讀鎖存器"指令時(shí),鎖存器地狀態(tài)由Q端經(jīng)上方地三態(tài)緩沖器BUF1進(jìn)入內(nèi)部總線;當(dāng)CPU發(fā)出"讀引腳"指令時(shí),鎖存器地輸出狀態(tài)=1（即端為0）,從而使下方場效應(yīng)管截止,引腳地狀態(tài)經(jīng)下方地三態(tài)緩沖器BUF2進(jìn)入內(nèi)部總線。3．P0口地特點(diǎn)P0口有如下特點(diǎn):P0口為雙功能口——地址/數(shù)據(jù)復(fù)用口與通用I/O口。9（1）當(dāng)P0口用作地址/數(shù)據(jù)復(fù)用口時(shí),是一個(gè)真正地雙向口,用作與外部存儲(chǔ)器地連接,輸出低8位地址與輸出/輸入8位數(shù)據(jù)。（2）當(dāng)P0口用作通用I/O口時(shí),由于需在片外接上拉電阻,端口不存在高阻抗（懸?。顟B(tài),因此是一個(gè)準(zhǔn)雙向口。為保證引腳信號地正確讀入,應(yīng)首先向鎖存器寫1。單片機(jī)復(fù)位后,鎖存器自動(dòng)被置1;當(dāng)P0口由原來地輸出狀態(tài)轉(zhuǎn)變?yōu)檩斎霠顟B(tài)時(shí),應(yīng)首先置鎖存器為1,方可執(zhí)行輸入操作。一般情況下,P0口大多作為地址/數(shù)據(jù)復(fù)用口使用,這時(shí)就不能再作為通用I/O口使用。104.1.2P1口單功能I/O口,字節(jié)地址為90H,位地址為90H～97H。P1口某一位地位電路結(jié)構(gòu)如圖4-2所示。1．位電路結(jié)構(gòu)位電路由3部分組成:（1）一個(gè)數(shù)據(jù)輸出鎖存器,用于輸出數(shù)據(jù)位地鎖存。（2）兩個(gè)三態(tài)地?cái)?shù)據(jù)輸入緩沖器BUF1與BUF2,分別用于讀鎖存器數(shù)據(jù)與讀引腳數(shù)據(jù)地輸入緩沖。（3）輸出驅(qū)動(dòng)電路,由一個(gè)場效應(yīng)管（FET）與一個(gè)片內(nèi)上拉電阻組成。11圖4-2P1口某一位地位電路結(jié)構(gòu)2．工作過程分析P1口只能作為通用地I/O口使用。（1）P1口作為輸出口時(shí),若CPU輸出1,Q=1,Q*=0,場效應(yīng)管截止,P1口引腳地輸出為1;若CPU輸出0,Q=0,Q*=1,場效應(yīng)管導(dǎo)通,P1口引腳地輸出為0。（2）P1口作為輸入口時(shí),分為"讀鎖存器"與"讀引腳"兩種方式。"讀鎖存器"時(shí),鎖存器地輸出端Q地狀態(tài)經(jīng)輸入緩沖器BUF1進(jìn)入內(nèi)部總線;"讀引腳"時(shí),先向鎖存器寫1,使場效應(yīng)管截止,P1.x引腳上地電平經(jīng)輸入緩沖器BUF2進(jìn)入內(nèi)部總線。133．P1口地特點(diǎn)P1口由于有內(nèi)部上拉電阻,沒有高阻抗輸入狀態(tài),故為準(zhǔn)雙向口。作為輸出口時(shí),不需要在片外接上拉電阻。P1口"讀引腳"輸入時(shí),需要先向鎖存器寫入1。4.1.3P2口P2口是一個(gè)雙功能口,字節(jié)地址為A0H,位地址為A0H～A7H。P2口某一位地位電路結(jié)構(gòu)如圖4-3所示。14圖4-3P2口某一位地位電路結(jié)構(gòu)151．位電路結(jié)構(gòu)位電路包括:（1）一個(gè)數(shù)據(jù)輸出鎖存器,用于輸出數(shù)據(jù)位地鎖存。（2）兩個(gè)三態(tài)數(shù)據(jù)輸入緩沖器BUF1與BUF2,分別用于讀鎖存器數(shù)據(jù)與讀引腳數(shù)據(jù)地輸入緩沖。（3）一個(gè)多路轉(zhuǎn)接開關(guān)MUX,它地一個(gè)輸入是鎖存器地Q端,另一個(gè)輸入是地址地高8位。（4）輸出驅(qū)動(dòng)電路,由場效應(yīng)管（FET）與內(nèi)部上拉電阻組成。162．工作過程分析（1）P2口用作地址總線在內(nèi)部控制信號作用下,MUX與"地址"接通。當(dāng)"地址"線為0時(shí),場效應(yīng)管導(dǎo)通,P2口引腳輸出0;當(dāng)"地址"線為1時(shí),場效應(yīng)管截止,P2口引腳輸出1。（2）P2口用作通用I/O口在內(nèi)部控制信號作用下,MUX與鎖存器地Q端接通。CPU輸出1時(shí),Q=1,場效應(yīng)管截止,P2.x引腳輸出1;CPU輸出0時(shí),Q=0,場效應(yīng)管導(dǎo)通,P2.x引腳輸出0。17輸入時(shí),分為"讀鎖存器"與"讀引腳"兩種方式。"讀鎖存器"時(shí),Q端信號經(jīng)輸入緩沖器BUF1進(jìn)入內(nèi)部總線;"讀引腳"時(shí),先向鎖存器寫1,使場效應(yīng)管截止,P2.x引腳上地電平經(jīng)輸入緩沖器BUF2進(jìn)入內(nèi)部總線。3．P2口地特點(diǎn)作為地址輸出線使用時(shí),P2口可以輸出外部存儲(chǔ)器地高8位地址,與P0口輸出地低8位地址一起構(gòu)成16位地址,可以尋址64KB地地址空間。當(dāng)P2口作為高8位地址輸出口時(shí),輸出鎖存器地內(nèi)容保持不變。18作為通用I/O口使用時(shí),P2口為一個(gè)準(zhǔn)雙向口。功能與P1口一樣。一般情況下,P2口大多作為高8位地址總線口使用,這時(shí)就不能再作為通用I/O口。4.1.4P3口由于AT89S51地引腳數(shù)目有限,因此在P3口電路中增加了引腳地第二功能（第二功能定義見表2-1）。P3口地每一位都可以分別定義為第二輸入功能或第二輸出功能。P3口地字節(jié)地址為B0H,位地址為B0H～B7H。P3口某一位地位電路結(jié)構(gòu)如圖4-4所示。19圖4-4P3口某一位地位電路結(jié)構(gòu)201．位電路結(jié)構(gòu)位電路包括:（1）一個(gè)數(shù)據(jù)輸出鎖存器,用于輸出數(shù)據(jù)位地鎖存。（2）3個(gè)三態(tài)數(shù)據(jù)輸入緩沖器BUF1,BUF2與BUF3,分別用于讀鎖存器,讀引腳數(shù)據(jù)與第二功能數(shù)據(jù)地輸入緩沖。（3）輸出驅(qū)動(dòng)電路,由"與非門",場效應(yīng)管（FET）與內(nèi)部上拉電阻組成。212．工作過程分析（1）P3口用作第二輸入/輸出功能當(dāng)選擇第二輸出功能時(shí),該位地鎖存器需要置"1",使"與非門"開啟。當(dāng)?shù)诙敵鰹?時(shí),場效應(yīng)管截止,P3.x引腳輸出為1;當(dāng)?shù)诙敵鰹?時(shí),場效應(yīng)管導(dǎo)通,P3.x引腳輸出為0。當(dāng)選擇第二輸入功能時(shí),該位地鎖存器與第二輸出功能端均應(yīng)置1,保證場效應(yīng)管截止,P3.x引腳地信息由輸入緩沖器BUF3地輸出獲得。（2）P3口用作第一功能——通用I/O口當(dāng)P3口用作第一功能通用輸出時(shí),第二輸出功能端應(yīng)保持高電22平,"與非門"為開啟狀態(tài)。CPU輸出1時(shí),Q=1,場效應(yīng)管截止,P3.x引腳輸出為1;CPU輸出0時(shí),Q=0,場效應(yīng)管導(dǎo)通,P3.x引腳輸出為0。當(dāng)P3口用作第一功能通用輸入時(shí),P3.x位地輸出鎖存器與第二輸出功能均應(yīng)置1,場效應(yīng)管截止,P3.x引腳信息通過輸入BUF3與BUF2進(jìn)入內(nèi)部總線,完成"讀引腳"操作。當(dāng)P3口實(shí)現(xiàn)第一功能通用輸入時(shí),也可以執(zhí)行"讀鎖存器"操作,此時(shí)Q端信息經(jīng)過緩沖器BUF1進(jìn)入內(nèi)部總線。3．P3口地特點(diǎn)P3口內(nèi)部有上拉電阻,不存在高阻抗輸入狀態(tài),為準(zhǔn)雙向口。23P3口作為第二功能地輸出/輸入,或第一功能地通用I//O輸入,均須將相應(yīng)位地鎖存器置1。實(shí)際應(yīng)用中,由于復(fù)位后P3口鎖存器自動(dòng)置1,滿足第二功能所需地條件,所以不需要任何設(shè)置工作,就可以進(jìn)入第二功能操作。當(dāng)某位不作第二功能使用時(shí),可作為第一功能地通用I/O使用。引腳輸入部分有兩個(gè)緩沖器,第二功能地輸入信號取自緩沖器BUF3地輸出端,第一功能地輸入信號取自緩沖器BUF2地輸出端。244.1.5P1～P3口驅(qū)動(dòng)LED發(fā)光二極管地問題在實(shí)際應(yīng)用中,常用P1～P3端口驅(qū)動(dòng)LED發(fā)光二極管,下面來討論P(yáng)1～P3端口與LED發(fā)光二極管地驅(qū)動(dòng)連接問題。P0口與P1,P2,P3口相比,P0口地驅(qū)動(dòng)能力較大,每位可驅(qū)動(dòng)8個(gè)LSTTL輸入,而P1,P2,P3口地每一位地驅(qū)動(dòng)能力,只有P0口地一半。當(dāng)P0口地某位為高電平時(shí),可提供400A地電流;當(dāng)P0口地某位為低電平（0.45V）時(shí),可提供3.2mA地灌電流,如低電平允許提高,灌電流可相應(yīng)加大。所以,任一個(gè)口要想獲得較大地驅(qū)動(dòng)能力,只能用低電平輸出。例如,使用單片機(jī)地并行端口P1~P3直接驅(qū)動(dòng)發(fā)光二極管,電路如圖4-5所示。25（a）不恰當(dāng)?shù)剡B接:高電平驅(qū)動(dòng)（b）恰當(dāng)?shù)剡B接:低電平驅(qū)動(dòng)圖4-5發(fā)光二極管與AT89S51并行口地直接連接由于P1~P3口內(nèi)部有30kΩ左右地上拉電阻,如果高電平輸出,則強(qiáng)行從P1,P2與P3口輸出地電流Id會(huì)造成單片機(jī)端口地?fù)p壞,如圖4-5（a）所示。如果端口引腳為低電平,能使電流Id從單片機(jī)地外部流入內(nèi)部,則將大大增加流過地電流值,如圖4-5（b）所示。所以,當(dāng)P1～P3端口驅(qū)動(dòng)LED發(fā)光二極管時(shí),應(yīng)該采用低電平驅(qū)動(dòng)。4.2并行I/O端口地C51編程舉例本節(jié)通過幾個(gè)應(yīng)用舉例,介紹片內(nèi)I/O端口地應(yīng)用以及C51地編程。274.2.1從左到右地流水燈地制作片內(nèi)I/O端口作為輸出使用時(shí),最常用地應(yīng)用是控制相應(yīng)地I/O引腳上地LED點(diǎn)亮與熄滅。例4-1如圖4-6所示,8個(gè)發(fā)光二極管LED0～LED7經(jīng)限流電阻分別接至P1口地P1.0～P1.7引腳上,陽極共同接高電平。編程來實(shí)現(xiàn)發(fā)光二極管地從左到右地流水點(diǎn)亮,即按照LED0→LED1→┉→LED7地順序,每次點(diǎn)亮一個(gè)發(fā)光二極管,延時(shí)一段時(shí)間后熄滅這個(gè)發(fā)光二極管,然后點(diǎn)亮下一個(gè)發(fā)光二極管,重復(fù)循環(huán)。參考程序如下:28圖4-6 8個(gè)發(fā)光二極管與并行口P1地連接#include<reg51.h>#include<intrins.h>

/*包含移位函數(shù)地頭文件*/#defineucharunsignedchar#defineuintunsignedintvoiddelay(uinti)

/*延時(shí)函數(shù)*/{ uchart;while(i--);{for(t=0;t<120;t++);}}voidmain() /*主程序*/{P1=0xfe;while(1){P1=_crol_(0,1);/*C51函數(shù)庫中地左移函數(shù),P1中地?cái)?shù)據(jù)循環(huán)左移1位*/delay(500);/*500為延時(shí)參數(shù),可根據(jù)實(shí)際需要調(diào)整*/}}4.2.2左右來回循環(huán)地流水燈地制作下面介紹在例4-1地基礎(chǔ)上,增加了從右到左點(diǎn)亮發(fā)光二極管地功能,即制作左右來回循環(huán)地節(jié)日彩燈,顯示規(guī)律如圖4-7所示。具體電路如圖4-6所示。圖4-7 節(jié)日彩燈地花樣顯示地規(guī)律31為了使顯示效果更加絢麗多彩,圖4-6中地P1端口8個(gè)引腳分別接有不同顏色地發(fā)光二極管。具體如表4-1所示。32例4-2左右來回循環(huán)地流水燈地電路連接見圖4-6,顯示規(guī)律如圖4-7。實(shí)現(xiàn)本任務(wù)要求,可以有多種軟件實(shí)現(xiàn)方法。下面列出了3種,具體如下。（1）數(shù)組地字節(jié)操作實(shí)現(xiàn)本方法是建立一個(gè)字符型數(shù)組,將控制8個(gè)LED顯示地8位數(shù)據(jù)作為數(shù)組元素,依次送到P1口來實(shí)現(xiàn)。參考程序如下:#include<reg51.h>#defineucharunsignedcharuchartab[]={0xfe,0xfd,0xfb,0xf7,0xef,0xdf,0xbf,0x7f,0xbf,0xdf,0xef,0xff7,0xf7,0xfb,0xfe,0xff};/*前8個(gè)數(shù)據(jù)為左移點(diǎn)亮數(shù)據(jù),后8個(gè)為右移點(diǎn)亮數(shù)據(jù)*/33voiddelay(){ uchari,j;for(i=0;i<255;i++);for(j=0;j<255;j++);}voidmain() /*主函數(shù)*/{uchariwhile(1){for(i=0;i<15;i++);{P1=tab[i];delay();}}}34（2）移位運(yùn)算符實(shí)現(xiàn)本方法是使用移位運(yùn)算符">>""<<"來把送到P1口地顯示控制數(shù)據(jù)進(jìn)行移位,從而實(shí)現(xiàn)發(fā)光二極管依次點(diǎn)亮。參考程序如下:{

#include<reg51.h>#defineucharunsignedcharvoiddelay(){ uchari,j;for(i=0;i<255;i++);for(j=0;j<255;j++);}voidmain()uchari,temp;while(1){ temp=0x01;

/*主函數(shù)*//*左移初值賦給temp*/for(i=0;i<8;i++);}35P1=～temp; /*temp取反后送P1口*/delay();temp=temp<<1; /*temp中數(shù)據(jù)左移一位*/{temp=0x80; /*賦右移初值給temp*/for(i=0;i<8;i++);{ P1=～temp; /*temp取反后送P1口*/delay();temp=temp>>1; /*temp中數(shù)據(jù)右移一位*/}}}（3）用移位函數(shù)實(shí)現(xiàn)本方法是使用C51中提供地庫函數(shù),即左移n位函數(shù)與右移n位函數(shù),實(shí)現(xiàn)發(fā)光二極管地依次點(diǎn)亮。參考程序如下:36#include<reg51.h>#include<intrins.h> /*包含左,右移位函數(shù)地頭文件*/#defineucharunsignedcharvoiddelay(){uchari,j;for(i=0;i<255;i++);for(j=0;j<255;j++);}voidmain() /*主函數(shù)*/{uchari,temp;while(1){temp=0xfe;/*初值為0x11111110*/37for(i=0;i<7;i++);{P1=temp;/*temp值送入P1口*/delay();/*延時(shí)*/temp=_crol_(temp,1);/*執(zhí)行左移函數(shù),temp中地?cái)?shù)據(jù)循環(huán)*/左移1位}for(i=0;i<7;i++);{P1=temp;/*temp值送入P1口*/delay();/*延時(shí)*/temp=_cror_(temp,1);/*執(zhí)行右移函數(shù),temp中地?cái)?shù)據(jù)循環(huán)右移1位*/}}}384.2.3開關(guān)量檢測指示器1I/O端口另一應(yīng)用是作為輸入端口來檢測開關(guān)地狀態(tài)。例4-3AT89S51單片機(jī)地P1.4～P1.7接4個(gè)開關(guān)S0～S3,P1.0～P1.3接4個(gè)發(fā)光二極管LED0～LED3。編寫程序,將P1.4～P1.7上地4個(gè)開關(guān)地狀態(tài)反映在P1.0～P1.3引腳控制地4個(gè)發(fā)光二極管上。1個(gè)發(fā)光二極管地狀態(tài),對應(yīng)一個(gè)開關(guān)地狀態(tài),例如P1.4引腳上開關(guān)S0地狀態(tài),由P1.0腳上地LED0顯示,P1.6引腳上開關(guān)S2地狀態(tài),由P1.2腳上地LED2顯示。凡是開關(guān)閉合地引腳,對應(yīng)地LED發(fā)光二極管點(diǎn)亮。接口電路見圖4-8。39圖4-8 開關(guān),LED發(fā)光二極管與并行口P1地連接40參考程序如下:#include<reg51.h>voidmain() /*主函數(shù)*/{ while(1){ unsignedchartemp