學士基于FGA的線型CCD高速驅(qū)動采集一體化控制板設(shè)計

基于FPGA的線型CCD高速驅(qū)動采集一體化控制板設(shè)計摘要：線型CCD圖像傳感器在工業(yè)檢測、圖像測量和機器視覺等方面有著廣泛的應(yīng)用。本文針對CCD測量應(yīng)用系統(tǒng)中的前端處理、驅(qū)動控制和信號采集，設(shè)計制作了一款基于FPGA的高速驅(qū)動采集一體化控制板。該控制板選用了Altera公司的Cyclone系列FPGA和TI公司的專用圖像信號處理芯片VSP5010，由FPGA對VSP5010進行配置，生成雙路CCD驅(qū)動脈沖，控制接收A/D變換后的圖像數(shù)據(jù)，并以適當?shù)慕涌诜绞綄⒉杉瘮?shù)據(jù)送入計算機以便進行后期處理。該控制板將CCD的驅(qū)動脈沖產(chǎn)生和圖像數(shù)據(jù)采集集于一體，有效簡化了CCD測量應(yīng)用系統(tǒng)前端的外部電路設(shè)計，提高了圖像數(shù)據(jù)采集速率和質(zhì)量，并具有靈活性強，易于擴展等特點。關(guān)鍵詞：線型CCD；FPGA；AFE；驅(qū)動；數(shù)據(jù)采集LinearCCDHigh-speedDriveandAcquisitionDesignofIntegratedControlBoardBasedonFPGAAbstract:ThelinearCCDimagesensorhasawiderangeofapplicationsinindustrialinspection,imagemeasurementandmachinevision.ThepaperdescribeshowtodesignaFPGA-basedhigh-speedacquisitionintegratedcontrolboardbasedonformerprocessing,drivencontrolandsignalacquisitioninCCDmeasurement.ThiscontrolboardadoptsALTERACycloneseriesFPGAandTIVSP5010,whichisparticularlyusedasimagesignalprocessingchip.Inthisdesign,FPGAisresponsibletoconfiguretheVSP5010,generatedual-channelCCDdrivenpulse,controlandreceivetheimagedataconvertedbyA/D,besides,itcansendtheacquisitiondatatocomputerforlaterprocessing.ThiscontrolboardintegratesthedrivenpulsegenerationofCCDandimagedataacquisition,whichcaneffectivelysimplifythefrontperipherycircuitofCCDmeasurementapplicationsystem,enhancetheefficiencyandqualityofimagedataacquisition,itisalsoflexibleandeasytoexpand.Keywords:linearCCD,FPGA,AFE,drive,dataacquisition目錄TOC\o"1-3"\u第一章緒論11.1論文的研究背景及意義11.2CCD器件應(yīng)用發(fā)展現(xiàn)狀31.3本論文的主要內(nèi)容3第二章系統(tǒng)總體設(shè)計52.1系統(tǒng)總體結(jié)構(gòu)52.2系統(tǒng)開發(fā)工具52.2.1ProtelDXP2004簡介62.2.2FPGA的常用開發(fā)工具6第三章系統(tǒng)硬件設(shè)計83.1系統(tǒng)硬件結(jié)構(gòu)8獵3.2況CCD店硬件設(shè)計塵8吐3.2.1北CCD柱工作原理腔8軍3.2.2華CCD轉(zhuǎn)的主要特性參辣數(shù)浩9蛾3.2.3斜CCD調(diào)驅(qū)動電路設(shè)計痰11歇3.3A趟FE絮電路設(shè)計情14爐3.3.1扎AFE績功能分析秩14捐3.3.2心VSP50近10夕簡介腰14要3.4F敏PGA腦硬件電路設(shè)計蠶18總3.4.1鴉Cyclo務(wù)ne轟系列喪FPGA跨簡介警18朋3.4.2器JTAG嚼口及頑AS掃模式接口雄19痕3.5P轎CB零板的設(shè)計示20則3.5.1唇PCB淺設(shè)計常識漠20攔3.5.2針PCB席具體設(shè)計爛22生3.6等系統(tǒng)硬件的焊挖接和測試竭25濫第四館章掙做FPGA垂設(shè)計旦28燒4.1F洪PGA貪設(shè)計方案晴28設(shè)4.2TCD卸1501D央驅(qū)動時序模塊衫設(shè)計徑28劑4.3V聰SP5010追配置接口模塊線設(shè)計太30芒4.4劫雙口調(diào)RAM竄模塊設(shè)計厚32另4.5來采控主模塊設(shè)面計紗33結(jié)論34致謝35參考文獻36附錄37第1章緒論符1.1豐論文的后研究背景井及意義蟻電荷耦合器件某（緊Charge培Coupl覽eDevi袍ce超，簡械稱摘音CCD獵）是一種光電楊轉(zhuǎn)換式圖像傳運感器，它是由雄美國貝俘爾鋤(Bell業(yè))尾實驗室帝的庸共oyle蒙景和刷盯mith影她在視1969病帳年秋發(fā)明的頂?？肅CD隔灘利用光電轉(zhuǎn)換滲原理把圖像信蹲息直接轉(zhuǎn)換成拴電信號，將待爸測物入射常到咐CCD咬勉光敏面上的光君強分布信息轉(zhuǎn)姨換成電荷量信春號，按指定時居序一路或多路坦串行輸出，電牲荷量信號經(jīng)必襲要的調(diào)理電路來和處理軟件處艙理再現(xiàn)原待測宗物的信息，從儉而實現(xiàn)了非電細量的電測量。數(shù)同時它還具有劫體積小、重量擋輕、噪聲低、片自掃描、工作功速度快、測量雜精度高、壽命藝長等諸多優(yōu)點吩，自其被觀發(fā)明撫的四十年來，滅受到人們的高血度重視燙，煉CCD這奸現(xiàn)在已經(jīng)成為父光學圖像獲取堂的主要器件。暴CC稼D舍器件按其感光功單元的排列方善式分為線習陣縱CC映D款和面做陣六CC疏D儉兩類均，如纖圖啦1-弄1鋤和嶼圖有1-斧2軟所示。饞對于面賀陣賤CCD濟來說，應(yīng)用面酒較廣，如面積撕、形狀臥、位置等的測喂量。面火陣積CC菠D鎮(zhèn)的優(yōu)點是可以重獲取二維圖像病信息，測量圖妙像直觀。缺點單是像元總數(shù)多愉，而每行的像惜元數(shù)一般較線受陣少，幀幅率封受到限制，而隨線么陣充CCD凱的優(yōu)點是一維完像元數(shù)可以做辛得很多哭，而且像元尺使寸比較靈活，乎幀幅數(shù)高，特符別適用于一維核動態(tài)目標的測警量。屯圖災(zāi)1-容1蹄面陣型局CCD姿圖片沿圖湯1-航2置線陣敢型臟CCD悄圖片碼由于生產(chǎn)麥技術(shù)的制約，凝單個面陣食CCD檢的面積很難達原到一般工業(yè)測閥量對視場的需胖求。悟線御陣維CCD往喉的優(yōu)點是分辨第力高，價格低構(gòu)廉，如店TCD150祝1誓D拒型線都陣革CC描D短，光敏像元數(shù)西目錫為第500控0傻，像元尺寸為籮7冶um微×7屈um襯×7盡um亡(擁相鄰像元中心薦距威)月,籍該線專陣似CC秀D垃一維成像長度怪35mm胡，可滿足大多以數(shù)測量視場的理要求，但要用首線棋陣鄙CC喇D詢獲取二維圖像以，必須配以掃襯描運動，而且昌為了能確定圖爛像每一像素點姓在被測件上的遵對應(yīng)位置，還漸必須配以光柵翅等器件以記錄誤線娛陣慕CC當D壯每一掃描行的渣坐標。一般看楚來，這兩方面店的要求導致用感線色陣衫CC躍D留獲取圖像有以漿下不足：圖像碰獲取時間長，水測量效率低；槍由于掃描運動結(jié)及相應(yīng)的位置嫂反饋環(huán)節(jié)的存樹在，增加了系飲統(tǒng)復(fù)雜性和成駝本；圖像精度鴨可能受掃描運導動精度的影響互而降低，最終曉影響測量精度吩。認源隨著科學技術(shù)系的發(fā)展和數(shù)據(jù)掛采集系統(tǒng)的廣顏泛應(yīng)用，人們寒對數(shù)據(jù)采集傳林輸系統(tǒng)的主要罷指標，如采樣善速度、分辨率今、精度以及抗護干擾能力等方賺面，都提出了原越來越高的要壘求。鍋在厲CCD敞申應(yīng)用技術(shù)中，際現(xiàn)代化測試技思術(shù)和科學研究銷對查CCD斜票圖像采集系統(tǒng)舉的要求日益提踏高，隨著高速寸高性能數(shù)字信赤號處理器的出敲現(xiàn)，傳統(tǒng)花的槍CCD晌朱圖像采集系統(tǒng)側(cè)速度慢、處理王功能簡單，已用不能很好地滿敗足一些特殊要襯求，尤其在高艙速動態(tài)目標的去識別和實時快宰速檢測方面存升在京著診CCD霜憶信號數(shù)據(jù)處理蔑時間限制系統(tǒng)死測量速度的瓶惠頸。因此，構(gòu)帶建高速線敏陣熱CCD亮間圖像系統(tǒng)對被都測圖像信息進奇行快速采樣、鷹存儲及數(shù)據(jù)處資理，是線搞陣夏CCD纏耀數(shù)據(jù)采集系統(tǒng)旅發(fā)展的新方向護。承對于高否速娃CC忌D褲圖像采集系統(tǒng)脹而言，驅(qū)動電軟路的設(shè)計賊和存CC然D隸輸出信號的采立集處理是關(guān)鍵翼。自早期矮的招CCD放驅(qū)動電路幾乎宋全部是由普通往數(shù)字電路芯片克實現(xiàn)的椒,厚需要焊接很多沈電子元件究,途導致整個電路冠體積較大、設(shè)越計復(fù)雜且過于羊偏重于硬件的楊實現(xiàn)。其主要漂缺點是工作量都大、調(diào)試困難泛、容易出錯和獎靈活性較差靠,存特別是當驅(qū)動捕電路工作在較疤高頻率時看,來干擾問題嚴重榨,過系統(tǒng)工作不穩(wěn)如定拘。燕目前有些驅(qū)動控電路使用了單設(shè)片機技術(shù)，但儀其功能簡單，蕉靈活性、擴展恢性和實用性依溪然較差。而且誠要求開發(fā)者能獻熟練運用單片造機，對匯編擦、筑C居語言也要有相石當了解，開發(fā)豈難度較高，不季利觸于眨CC精D泊器件的進一步皺推廣。們基毫于蝶FPG膽A奧設(shè)計的驅(qū)動電拴路是可編程的臘，與傳統(tǒng)的方回法相比，其優(yōu)氣點是集成度高風、速度快、可粘靠性好。如要拘改變驅(qū)動電路堂的時序，增加徑某些功能，僅渡需要對器件重胸新編程即可，黑在不改變?nèi)魏蔚坑布那闆r下碑，即可實現(xiàn)驅(qū)憐動電路的更新慰換代。姑利掃用券FPG罪A瞎豐富兩的橋I/臣O令引腳和內(nèi)部邏業(yè)輯資源，還可希以在驅(qū)禽動驕CC園D缸的同時，控偏制夢AD表C獸器件來采集和失處盒理古CCD攀圖像傳感器的朗信號，并通過南內(nèi)部緩存圖像除信息、傳輸?shù)胶羯衔粰C技做進一步的處新理緩，革從而實興現(xiàn)刪CCD抄驅(qū)動和封圖像憂采集的一體化栽控制。撓1.2CCD潔器件應(yīng)用發(fā)展派現(xiàn)狀普目前鐘，桃CC侮D彼圖像傳感器的奶發(fā)展現(xiàn)狀歸納毯起來有以下幾灑點肢:1、高分辨率浪隨著超大規(guī)模尋微細加工技術(shù)喂的發(fā)展登，郊CC定D貢光敏元密度得誕到不斷的提高甩，器件分辨率側(cè)越來越高。2、高速化迫隨摘著仰CC裹D遲像元數(shù)不斷增壘加，其工作頻字率也需相應(yīng)提旁高。但如果時輸鐘脈沖變化太住快將會導致所挽采集的光信號緊電荷無法進行擴轉(zhuǎn)移，因此電頌荷轉(zhuǎn)移速度成琴為禍CC供D蜻提高工作頻率繭的瓶頸。3、微型化葬超小型面義陣疫CC且D置尺寸小，卻具極有相當高的分抱辨率，因此被姨廣泛地應(yīng)用于咱醫(yī)療內(nèi)窺、盲惱孔檢測等技術(shù)豐中。隨著國防血科學、生物醫(yī)岡學工程的發(fā)展偏，超小串型葵CC勵D予像感器的需來碑越大。利4罰、父新型器件結(jié)構(gòu)它為了提阿高過CC燥D沉圖像傳感器的賀性能，擴大適蘆用范圍，人們件不斷地研究新犧的器件結(jié)信號解的采集、處理碗方法，賦肢予榨CC植D思圖像傳感器更紙強的功能。在瀉器件結(jié)構(gòu)方面祖，最引人注目唱的有幀內(nèi)線轉(zhuǎn)叢移孔CCD(FI汁TCCD厘)猜，亞電子噪少聲鞏CC此D扯（轎NSECC抬D屈）。此外，隨歉著更VLSIMO貼S模工藝的日益完楚善障，湊MO黎S聲光電二極管陣川列的發(fā)展前景濱也十分樂觀。5、拼接技術(shù)濁線甘陣編CC載D百端到端拼接起采來可得到極長較的陣列和極高頂?shù)姆直媛省Ｆ磳W接技術(shù)可將根據(jù)應(yīng)用蔑需要靈活選擇裙拼肉接器件和拼接天規(guī)模，這對軍抹事應(yīng)用、天文淹觀測、光譜分腿析等征是特別有碑用的燦。尤其在對陸殿地和海洋的監(jiān)溜測、偵察和地倘球資源勘察等郵方面都是十分六有價值的。校1藏.3經(jīng)本論文的主偶要內(nèi)容晝本論文的主要凈內(nèi)容是實現(xiàn)以炭線陣醒CC顆D濟器件誰TCD150照1片D青為圖像傳感器揀的圖像采集系柳統(tǒng)，輸以晝FPGA旁芯片為主控制藝處理器，負責炎方案確定以及秩軟硬件功能的廳具體實現(xiàn)須，瓶通過傳輸接口們，嫂在上PC籍機上優(yōu)顯示采集到的眠圖像反信息灣。掌論文錘內(nèi)容魂具體污包括乖：焦1插、孟圖像采集系統(tǒng)扒的總體方案設(shè)慌計。包括舌：概系統(tǒng)模塊的劃償分以及系統(tǒng)解爽決方案心確定。語2貓、喜圖像采集系統(tǒng)栽的硬件設(shè)計黎(扁1剝)臺線陣伶CC案D瘋驅(qū)動電路設(shè)計巡。擔(言2)宮模擬前端處理革器施（木AF還E示）配置質(zhì)電路設(shè)計。上(湖3)撒系統(tǒng)懂PC敵B毫板壯設(shè)計。則3遵、魂基寧于債FPG男A咱的邏輯電路設(shè)阿計低利用熱VHDL式語言午完成線陣飾CCD侮的秋驅(qū)動時序愁模塊倒、青模擬前端處理機器航（流AF者E冊）吵配置技時序庸模塊、內(nèi)部緩籮存晚RA巨M農(nóng)模塊以及總體賽控制模塊的設(shè)吳計。每4桂、椒在以上硬件和嘆軟件設(shè)計完成匆并仿真通過前后，利用搖ED膀A居工具高對蝴FPGA涌進行據(jù)配置下載。睛5羅、音硬件調(diào)試完成赴后，對整個圖飼像采集系統(tǒng)進鹽行實物聯(lián)機調(diào)獨試。臟第舟2名章舍慶徒系統(tǒng)總體設(shè)計虎2.秤1麻系統(tǒng)總體結(jié)構(gòu)羨圖像采集系統(tǒng)脆主要由照明系僅統(tǒng)、線陣毫CCD雨圖像傳感器、孟模擬前端處理帝器電路、數(shù)據(jù)行緩存招器搶及害傳輸餐接口等組成，閥系統(tǒng)總體結(jié)構(gòu)多圖如里圖陣2-掌1戰(zhàn)所示。系統(tǒng)的椒主要功能是言驅(qū)狹動疲CC野D屠將亭被測對象的光橡學圖像轉(zhuǎn)換它成賺模擬圖像偵信號，經(jīng)過呢AF癢E壟處理后轉(zhuǎn)換為恰數(shù)字信號柔緩存于噴RAM吳中押，裂最后經(jīng)過務(wù)適當?shù)亩畟鬏斀涌谑习驯疾杉鼒D像凱數(shù)據(jù)送入計算擴機中邊處理逝。經(jīng)圖善2-裙1倍系統(tǒng)總體結(jié)構(gòu)忠2.2含系統(tǒng)開發(fā)工具需20此世紀凍9校0戒年代，國際上胳在電子和計算顆機技術(shù)方面較竟先進的國家，嶄一直在積極探來索新的電子電惜路設(shè)計方法，英并在設(shè)計方法中、工具等方面驕進行了徹底的宏變革，并取得僑了巨大成功。濾在電子技術(shù)設(shè)膊計領(lǐng)域，可編怒程邏輯器愉件美(少如瞎CPL紹D腰、程FPGA占)銀的應(yīng)用，已得棚到廣泛的普及氧，這些器件為掩數(shù)字系統(tǒng)的設(shè)卷計帶來了極大麥的靈活性。這日些器件可以通餅過軟件編程而掘能夠?qū)ζ溆布亟Y(jié)構(gòu)和工作方岡式進行重構(gòu)，俯從而使得硬件蠢的設(shè)計可以如執(zhí)同軟件設(shè)計那耀樣方便快捷。逢這一切極大地汗改變了傳統(tǒng)的攪數(shù)字系統(tǒng)設(shè)計渡方法、設(shè)計過究程和設(shè)計觀念悅，促進物了緊ED徐A噸技術(shù)的迅速發(fā)著展。可ED搞A兄是電子設(shè)計自住動傳化棚(Elect惑ronicD紹esignA呆utomat卸ion按)邀的縮寫，騎在胳2帳0抬世爭紀眠9閉0咳年代初從計算衫機輔助設(shè)閉計站(CAD錫)存、計算機輔助概制堪造臺(CAM圾)戀、計算機輔助凍測更試熟(CAT淘)另和計算機輔助革工亮程汗(CAE席)皂的概念發(fā)展而加來的千。瀉ED脹A院技術(shù)就是以計凝算機為工具，準設(shè)計者駱在愁ED幟A含軟件平臺上，控用硬件描述語快言邊HD筒L乓或原理圖完成阻設(shè)計文件，然哨后由計算機自挪動地完成邏輯敞編譯、化簡、月分割、綜合、濾優(yōu)化、布局、趙布線和仿真，涂直至對于特定跳目標露芯片的適配編影譯、邏輯映射底和編程下載等軍工作。簡而言灰之萄，拾ED弟A盼技術(shù)就是利用緊軟件程序和工杠具來設(shè)計并實喪現(xiàn)硬件產(chǎn)品趟。響ED真A浸技術(shù)的出現(xiàn)，筒極大地提高了尸電路設(shè)計的效素率和可行性，沃并減輕了設(shè)計則者的勞動強度求。久目前水，號ED膠A夏技術(shù)已經(jīng)成為芬現(xiàn)代電子設(shè)計液領(lǐng)域的基本手陶段，涵蓋印制強電路擱板景(PCB提)來設(shè)計、可編程席邏輯器件開發(fā)泳、專用集成芯訂片設(shè)計以及系帆統(tǒng)驗證等諸多去領(lǐng)域。雁確P糠rotel藏DXP200相4陣宇簡介省嫂踏本設(shè)計采用訴Protel旱DXP20矛04黎來完成整個系蛾統(tǒng)的硬件電器路擊及集PC毒B屋板設(shè)計。呀Protel臭DXP20谷0任4央是筆Altiu害m塑公司崗于扛200常4喬年推出的最新謙版本的電路設(shè)衛(wèi)計軟件，該軟淹件能實現(xiàn)從概斯念設(shè)計，頂層西設(shè)計直到輸出糟生產(chǎn)數(shù)據(jù)以及渣這之間的所有罰分析驗證和設(shè)付計數(shù)據(jù)的管理覺。當前比較流宅行共的莖Protel到9尼8逼、晶Protel睡99S躍E燃，就是它的前茂期版本蘿?；韬鍌蚺_Protel雪DXP2左00缺4諸已不是單純驕的壯PC療B匆（印制電路板鞏）設(shè)計工具，籃而是由多個模倦塊組成的系統(tǒng)渣工具，分別磨是果SC蝦H?。ㄔ韴D）設(shè)住計匙、盟SC恐H告（原理圖）仿陸真禾、翼PC撤B喊（印制電路板森）設(shè)計刪、婆AutoR蓄oute恩r溪（自動布線器棍）煌和休FPG鍬A己設(shè)計等，覆蓋公了舉以啟PC栽B蓬為核心的整個旨物理設(shè)計。該徹軟件將項目管倆理方式、原理亞圖濫和倡PC哥B床圖的雙向同步多技術(shù)、多通道絮設(shè)計、拓樸自例動布線以及電介路仿真等技術(shù)門結(jié)合在一起，藍為電路設(shè)計提壤供了強大的支艙持銅。務(wù)麗與較早的版賄本攀Protel遞9竟9爹相比應(yīng)，飄Protel愿DXP2賠00擠4界不僅在外觀上惑顯得更加豪華惰、人性化，而肅且極大地強化覆了電路設(shè)計的圓同步化，同時齡整合冰了逃VHD衣L半和愧FPG武A澆設(shè)計系統(tǒng)，其現(xiàn)功能大大加強呆了。已FPGA斧的常用開發(fā)工間具莫本設(shè)計采用倒Quartu設(shè)sII縱開發(fā)軟件，其收提供了一種與煌結(jié)構(gòu)無關(guān)的全爹集成化設(shè)計環(huán)西境，置使設(shè)計者能斜對逮Alter沒a秒的各種產(chǎn)品系針列方便地進行蛙設(shè)計輸入、快發(fā)速處理和器件浩編程跳。度Quartu伙sI巾I撤開發(fā)系統(tǒng)具有柱強大的處理能鄭力和高度的靈責活性，它的優(yōu)成點主要表現(xiàn)在喚以下方面：休1咬、童與結(jié)構(gòu)無關(guān)血：即Quartu爪sI沙I閑系統(tǒng)的編譯程省序，支割持往Alter鄉(xiāng)a預(yù)全部系列皆的坐PL傷D掃產(chǎn)品，提供與煤結(jié)構(gòu)無關(guān)的設(shè)碰計開發(fā)環(huán)境，杜具有強大的邏拍輯綜合與優(yōu)化鋸功能。驟2敢、川全集成化沙：裙Quartu揚sI牧I窗的設(shè)計輸入、形邏輯綜合、布與局布線、仿真察校驗和編程下晚載等功能都全魚部集成在統(tǒng)一吹的開發(fā)環(huán)境下淺，可以加快動饒態(tài)開發(fā)和調(diào)試肆，縮短開發(fā)周啦期。貝3露、城硬件描述語態(tài)言嘗(HDL恒)筑：展Quartu首sI駱I(yè)煮支持各暗種秒HD尚L金輸入選項，包笑括悉VHD句L輩，歷Verilo及g先H秤D奔L賓和仁Alter奮a盜的硬件描述語積言扎AHD蹈L疼。殿4芬、鄭豐富的設(shè)計庫免：風Quartu交sI蹲I廈提供豐富的庫令單元供設(shè)計者今調(diào)用，其中包翅括各類常用的購基本數(shù)字器件兆，以及參數(shù)化圣的宏單元模乎塊有(MegaF貸unctio宅n各)冠。岸在本系統(tǒng)設(shè)計設(shè)中，采用了國肉際上通用席的左VHD拆L尺語言對某些具這有特定功能的徑邏輯模塊進行甩設(shè)計找。撒VHDL(V如eryHi鋼ghSpe戀edInt絹egrate斷dCirc鴉uitHa彩rdware弟Descri芒ption米Langua徹ge施)破，即甚高速集鴨成電路硬件描蚊述語言，已經(jīng)搬成為一個電子皆電路和系統(tǒng)的絲描述、建模、秤綜合的工業(yè)標謹準。它具有強現(xiàn)大的語言結(jié)構(gòu)振，可以用簡潔鋒明確的代碼描蜘述來進行復(fù)雜嫩控制邏輯的設(shè)保計。它具有多孟層次的設(shè)計描碌述功能，支持臺設(shè)計庫和可重伴復(fù)使用元件的浸生成。前第諒3咳章塵條系統(tǒng)硬件遇設(shè)計弱3.革1垃系統(tǒng)硬件結(jié)構(gòu)倦系統(tǒng)主要完成沾的任務(wù)是將采枕集到的圖像數(shù)伶據(jù)傳輸?shù)接嬎阆駲C中肌處理這，這一念過程需要完善雹的硬件平臺作棋為保障才稅能將大量數(shù)據(jù)貞實時無誤的傳衛(wèi)輸。該硬件平壓臺永主要福包括如下幾個棋部企分哈:業(yè)線陣怪CCD鳥圖像傳感器、捎VSP501僅0尊圖像數(shù)字轉(zhuǎn)換予器關(guān)、醫(yī)FPGA裕最小系統(tǒng)棄，硬件結(jié)構(gòu)澡如發(fā)圖接3-贈1結(jié)所示。線御陣鎖CC煩D撈圖像傳感器將板采集到的圖像搬信號轉(zhuǎn)化成電當壓信號輸出，爺然后經(jīng)過總VSP501喪0裹對該信號進行遵模擬前端處理繭，最終灘轉(zhuǎn)換成數(shù)字信妹號仇。塞FPG像A嗓是整個系統(tǒng)的皮控制核心，系衣統(tǒng)采用的是芽Altera當公璃司標Cyclon膽e頁系列總的毛EP1C3紗來產(chǎn)生回線丙陣擦CC桐D夕圖像傳感器、蘋模擬前端處理脾器的驅(qū)動脈沖左和控制信號和，踏并總把應(yīng)VSP501景0湯輸出的數(shù)字圖著像信號緩存于亭利用菜IP侍核稈(抽Intell憂ectual近Prope隆rtyco墨re師)港產(chǎn)生的灰內(nèi)部嘗雙口唐RAM啦緩存器中稍。騎圖蜘3-摟1諷系統(tǒng)硬件結(jié)構(gòu)劃圖袖3.2CCD核硬件設(shè)計障CCD坐工作原理轟CCD描是基于金嚇屬柜—狼氧化物細—攜半導體技術(shù)的誘光電轉(zhuǎn)換器件板，它是由很多旬光敏像元組成敵的，即防在弄P屯型賺(狹或彼N乘型章)安硅襯底的表面陵用氧化方法形養(yǎng)成一層厚度約堅0.1um麗的二氧化硅層斥，再在二氧化燦硅上蒸鍍一層皆金屬膜，并用坐光刻的方法制色成柵狀電極掠。梯CC榮D黑的基本工作步透驟為依：裂把入射光子轉(zhuǎn)盾變成電荷，把隙這些電荷轉(zhuǎn)移絞到輸出放大器役上，并把電荷株轉(zhuǎn)變成電壓或絮電流信號，使網(wǎng)這些電壓或電早流能被傳感器醬外的電路感知標。當柵極施加套正偏壓后，空掌穴被排斥，產(chǎn)原生耗盡區(qū)，偏澆壓繼續(xù)增加，毫耗盡區(qū)將進一告步向半導體內(nèi)唱延伸，樸將半導體電子斬吸引到表面，船形成一層極薄臨但電荷濃度很燒高的反型層。閉CCD尋中電荷從一個救位置轉(zhuǎn)移到另型一個位置，在變開始時刻，有缸一些電荷存儲攏在偏壓盾為浮10遺V猾的第一個電彎極下的勢阱中片，其它電極上出均加有大于閾感值的較低電壓挑。經(jīng)過一定時擔刻后，各電極豐上的電壓發(fā)生足變化，電荷包唯向右移動。將簡按一定規(guī)律變迎化的電思壓自(眼如外部的時鐘載電負壓亡)蹤加查到怖CC婦D陳各電極上，電語極下的電荷包囑就沿半導體表姑面按一定方向崖轉(zhuǎn)移到輸出端粱，實現(xiàn)圖像的碌自掃描，從而放將照射擺在葛CCD猛上的光學圖像本轉(zhuǎn)換成電信號蝶圖像，直接顯識示圖像全貌饑。愈圖器3-夸2霉是線秀陣站CC釘D傻的結(jié)構(gòu)示意圖堤，可以看出器勝件主要有光敏疲區(qū)、轉(zhuǎn)移區(qū)、希輸出單元這三竄部分組成。光頁敏區(qū)濫由欠N煉個光敏元排成兩一列，光敏單茶元始終進行光廁積分，當轉(zhuǎn)移珠柵加高電平時賊，浴N沉個光信號電荷截包并行轉(zhuǎn)移到脫所對應(yīng)的那爽位岡CC性D偏中，然后，轉(zhuǎn)招移柵加低電平工，轉(zhuǎn)移中斷，筋進行下一行積則分雹。堵N濱個電荷包依次威沿版著略CC岔D踢串行傳輸，每憤驅(qū)動一個周期滔，各信號電荷晚包向輸出端方眠向轉(zhuǎn)移一位，丟第一個驅(qū)動周直期輸出第一個文光敏元信號電咽荷礙包漏;莊第二個驅(qū)動周繪期輸出第二個儀光敏元信號電蛋荷包，依次類涂推，水第怕N胸個驅(qū)動周期輸軟出閣第裙N峰個光敏元信號油電荷包。當一奇行碎的攀N鴉個信號全部讀醉完，產(chǎn)生一個剃觸發(fā)飼信號，使轉(zhuǎn)移名柵變?yōu)楦唠娖叫?，將新一謹行浸的羅N勁個光信號電荷攔包并行轉(zhuǎn)移抱到國CC分D綁中，開始新一利行信號傳輸和拉讀出，周而復(fù)康始。漿圖女3-扒2早線租陣多CC深D賽結(jié)構(gòu)圖誠CCD基的主要特性參妹數(shù)1、轉(zhuǎn)移效率皇轉(zhuǎn)移效率鍵η繳是指電荷包在貪進行每一次轉(zhuǎn)艦移中的效率，狀即電荷包從一監(jiān)個柵轉(zhuǎn)移到下航一個柵時，有敏η描部分的電荷轉(zhuǎn)先移過去，余墨下嘗e尺部分沒有被轉(zhuǎn)棋移迷，霉e街稱轉(zhuǎn)移損失率凱，根據(jù)電荷守說恒原理有紡：康η葵=1攝－腐e列禿籮狐杠(呀3.1)刑由定義可知，膚一個電荷量為擇的電荷包，經(jīng)貸過濃n低次轉(zhuǎn)以后的輸坊出電荷量應(yīng)蓮為性:(3.2)即總效率為:(3.3)身由于餡CC踩D壺中的信號電荷麗包大都要經(jīng)歷宮成百上千次的論轉(zhuǎn)移，即掌使稅η防值幾乎接翁近舌1訪，灶但其總效率往鄉(xiāng)往仍然很低。2、暗電流殘CC放D嚷成像器件在既絕無光注入又無鈔電注入情況下督的輸出信號稱滴暗信號，即暗虎電流。暗電流陵的根本起因在蕩于耗盡區(qū)產(chǎn)生友復(fù)合中心的熱定激發(fā)。由于工怠藝過程不完善塵及材料不均勻額等因素的影響濾，李CC源D霧中暗電流密度退的分布是不均急勻的。暗電流辯的危害主要有抬兩個方面，即塔限制器件的低餅頻限和引起固蠶定圖像噪聲。3、靈敏度擋指在一定光譜駁范圍內(nèi)單位曝財光量的輸出信限號電昌壓排(饒電疑流堤)霉。曝光量是指旦光強與光照時享間之積，也相賞當于投射到光峰敏元上的單位群輻射功率所產(chǎn)棉生的電狠壓散(豆電諒流克)豬，其單位為嗽V/初W定（盼A/鉗W河）露。湊CC天D梯的光譜響應(yīng)基囑本上由光敏元緩材料決定，也相與光敏元結(jié)構(gòu)鍛尺寸差異、電粉極材料和器件趙轉(zhuǎn)移效率不均農(nóng)勻等因素有關(guān)焰。4、光譜響應(yīng)疼CC蘋D批對不同波長的采光的響應(yīng)程度憑是不一樣的。炭例如永，沃CC秤D仇對藍光的響應(yīng)燥是比較差圣的，這是因為穩(wěn)在多晶硅中藍痰光被吸收的比節(jié)較厲害，以及德在多晶節(jié)硅借—耗氧化戶物搏—叉硅等層中引楚起的多層干涉裹的結(jié)果。通常房把響應(yīng)度等于斃峰值響應(yīng)的一踐半所對應(yīng)的波兆長范圍稱為光含譜響應(yīng)范圍。站普許通故CC殃D淘的光譜響應(yīng)范余圍蕩為君400變～楚1100n米m寺。5、噪聲嘆CC第D騎的噪聲可歸納俗為三紋類微:蜜散粒噪聲、轉(zhuǎn)招移噪聲和熱噪蓄聲。備(倆1)賽散粒噪聲鷹在命CC潔D做中，無論是光日注入、電注入坑還是熱產(chǎn)生的奉信號電荷包的孔電子數(shù)總有一壁定的不確定性匹，也就是圍繞嶼平均值上下變面化，形成噪聲肯。這種噪聲常艇被稱為散粒噪側(cè)聲，它與頻率采無關(guān)，是一種杯白噪聲。散粒勢噪聲代表著器曠件最高信噪比健的極限，片外示的信號處理電辱路不能對此噪宋聲進行抑制。猜(息2)貓轉(zhuǎn)移噪聲壁轉(zhuǎn)移噪聲主要收是由轉(zhuǎn)移損失石及表面態(tài)俘獲睡引起的噪聲，素這種噪聲具有亮累積性和相關(guān)魔性。累積性是枝指轉(zhuǎn)移噪聲是慮在轉(zhuǎn)移過程中墻逐次累積起來楚的，與轉(zhuǎn)移次朝數(shù)成正比。相障關(guān)性是指相鄰碑電荷包的轉(zhuǎn)移炕噪聲是相關(guān)的堂，因為電荷包度在轉(zhuǎn)移過程中冶，每當有一過蓋量貴△籃Q升電荷轉(zhuǎn)移到下佛一勢阱時，必蕉然在原來勢阱置中留下一減巴量權(quán)△樓Q從電荷，這份減副量電荷疊加到拖下一個電荷包浙中，所以電荷種包每次轉(zhuǎn)移要色引起兩份噪聲慨。這兩份噪聲沖分別于前、后綱相鄰周期的電砍荷包的轉(zhuǎn)移噪婚聲相關(guān)。儉(薄3)爭熱噪聲握熱噪聲是由于鐵固體中載流子撞的無規(guī)則熱運胃動引起的，燥在團O謊K暴以上，無論其糾中有無外加電框流通過，都有慨熱噪聲，對信贊號電荷注入及白輸出影響最大巷，它相當于電門阻熱噪聲和電燦容的總寬帶噪患聲之和。循以愿上犁3謹種噪聲源是獨懼立無關(guān)的，所站以瞞CC煤D風得總噪聲功率啄是它們的均方焰和。哈在思CC核D忌圖像數(shù)據(jù)采集關(guān)過程中，要盡君可能的得到精崖確兵的殿CC個D弦信號，且最大殘程度的降穩(wěn)低付CC逆D填的噪聲，提高晉信噪旁比賞。降低噪聲的冷主要方法嫩有饅:斯采用相關(guān)雙采瞞樣著CDS(Co杏rrelat捐edDoub步le劍Samp喘ling心)撲技術(shù)、雙斜積跳分法、小波變巾換校正法、提秋高秧CCD感工作頻率、帶圈通濾波器法、饑制冷方法等。潑本系統(tǒng)采用了雄基于數(shù)字技術(shù)犁的相關(guān)雙采樣肚方法對噪聲進餐行抑制。6、分辨率致分辨率是攝像苦器件最重要的綿參數(shù)之一，它苗表醫(yī)明升CC榆D睬成像器件對景均物細節(jié)的鑒別忍能力。通常用喉每毫米能分辨俊的線對數(shù)表示銅，即路l熔p容/m痰m塞。有時也用可茫分辨的最小尺洗寸表示，它是袖可分辨的空間胸頻率的倒數(shù)。均例如一飼個心CC騙D淚能分辨的最大診空間頻率為慚20lp帥/m京m捐，則可分辨的雜最小尺寸臉為捧0.05m她m貼。分辨率珠與稀CC罷D誘器件的像素尺壇寸有直接關(guān)系州，像素尺寸越敬小，分辨率越技高。通常可分翁辨的最小尺寸深約為像素尺寸淋的損2司倍。目挪前初CC物D腫的像素尺寸月為飯6潔～困14um塑，可分辨的最公小尺寸旅為泳0.012田～沫0.028叼um么，對應(yīng)的線對再數(shù)柏為俱85狹～擱35lp/m臥m防。走CCD拆驅(qū)動電路設(shè)計編CCD幸是圖宰像采集系統(tǒng)的情核心，在應(yīng)戴用遮CC傲D宣圖像傳感器時寬，需要解決的尾問題主要有兩閣個，即產(chǎn)生正士確的脈沖時序悟驅(qū)擔動廁CC瓦D腰器件和輸出信貍號的采集處理領(lǐng)。為了保積證物CC經(jīng)D遣圖像傳感器正蓄確穩(wěn)定的工作四并充分發(fā)揮它裁的光電轉(zhuǎn)換功談能，必須設(shè)計尸出能夠產(chǎn)生符黑合佛CC魯D陵器件工作所需纏時序的驅(qū)動控則制電路。系統(tǒng)義利用先進神的勇FPG結(jié)A儲技術(shù)產(chǎn)生高速捎穩(wěn)定煤的柜CC凍D巖驅(qū)動時序，具和體的程序?qū)崿F(xiàn)濱部分將在第四噴章詳細介紹。賞1擊、漏TCD150寬1取D像芯片基本結(jié)構(gòu)焦系統(tǒng)選用了日傲本東芝公司生么產(chǎn)忙的槳TCD150攪1水D旱線猴陣菠CC正D間圖像傳感器，罵它是一款高速校、低暗電流眉的陽500或0殖像元線旋陣婦CC位D圓器件。芯片封差裝形式帆為障DIP2復(fù)2梳雙列直插式，羽TCD150差1剝D池的管腳分部和粥結(jié)構(gòu)如灶圖潮3-裙3賤所示，表獨3-筋1元為引腳名稱說神明勁。軌表舊3-遇1TCD1嘆501洪D捐引腳說明鞭φ匆1王E枕、缸O融電荷轉(zhuǎn)移脈沖追φ到2壺E暖、御O蜘電荷轉(zhuǎn)移脈沖子φ燭1B胖末級時鐘炸φ藝2B睛末級時鐘癥SH駱幀轉(zhuǎn)移脈沖嘉RS得復(fù)位脈沖室SP餓采樣保持脈沖就CP珍鉗位脈沖干OS舌信號輸出抹DOS典補償信號輸出劈SS附地殊OD勝電源家NC撒未連接狹圖弦3-3TC飼D1501先D擴管腳圖亂圖批3-吳4伍所持示竄為陵TCD150距1版D晚原理結(jié)構(gòu)圖，洞由圖可知杠，墨TCD150攤1村D改由光敏區(qū)、轉(zhuǎn)驅(qū)移柵、模擬移爛位寄存器及信另號輸出單元組驕成。該傳感器錘內(nèi)部包含一襲列甜507刻6膛個光敏二極管膀，前圈面敗6畝4勇個和后蓄面失1駛2妹個是作暗電流丑檢測而被遮蔽低的，中翻間浙500談0萌個光電二極管雁是曝光像敏單累元。當掃描一列張悠A獻3蠅的圖紙時可達后到閑1粥6復(fù)線落/m虧m鐘的精度，該器兵件工作端在玩5星V更驅(qū)動脈沖智，禮12剃V要的電源條件下寶。埋圖嘩3-抓4護TCD150師1刻D裝結(jié)構(gòu)勝圖睡TCD150萍1D捎的光譜響應(yīng)特關(guān)性曲線如朱圖架3-她5點所示。光譜羽響應(yīng)范圍尤從菜400n礦m劃到唉1100n芳m闊，峰值對應(yīng)的封波長丈為研550n墨m醫(yī)。俘圖乒3-銹5怎光譜響應(yīng)曲線央2另、股TCD150據(jù)1康D偵驅(qū)動電路拾設(shè)計窄由駐于瓶TCD150規(guī)1君D余的時序邏輯是駁通利過您FPG鎖A摟發(fā)出信號驅(qū)動直的現(xiàn)，眾FPG違A尚的引腳龍為膚CMO刑S罷電平標準，宅而盛TCD150件1怒D擊所需的驅(qū)動信宮號影為殖TT濃L忠電平標準，票但宏CMO灰S嫁電路的驅(qū)動電撕流較小，不能綁夠直接驅(qū)誘動坦TT槽L孤電路，所以需察要孫對塔FPG托A默輸出格的僵CC掛D公驅(qū)動信號進行放電平標準轉(zhuǎn)換謝。系統(tǒng)中使訊用杯74LVC1兔624表5賊實現(xiàn)電平標準覆轉(zhuǎn)換的功能，許它席是吵1菊6吩位高荒速罰CMOS貌雙向滲線驅(qū)動器，酷采用單電源供況電方式，鉆可以增強電流每驅(qū)動能力，工宿作頻率可遭達重40MH胡Z顫。敘由妙于剛74LVC1婆624輔5雄輸入高電平的兼最小值手為糠2屬V般，輸出高電平氣為方5關(guān)V孩，所以利用它傲達到了驅(qū)即動兩TCD150拾1罩D旗所需高電平電虛壓值的作用。術(shù)其工作方式如條表得3.燦2寇所示。炭表澤3.2斤74LVC1告6245瀉工作狀態(tài)表謎控制輸入端虹工作方式城OE喜DIR瓦L品L普B胃端輸入隸，懲A瓣端輸出誓L丘H咐A詠端輸入暖，戰(zhàn)B塑端輸出氏H提X跌隔離狀態(tài)夏本設(shè)計設(shè)定蹄VCC軋為非3.3辜V毛，脫O嘉E悼和助DI著R思同設(shè)為低電位棄，這唐樣解74LVC1瘡624黑5礎(chǔ)工作模式欺為到B訪端輸入園，珠A妨端輸出。析圖巾3-巧6僵所示為系統(tǒng)該的疤CC肅D咬驅(qū)動電路硬件但原理圖想。誓該電路提供婆了胡TCD150費1源D箭正常工作所需肉的全部驅(qū)動信旅號以柿及繡12勉V象的電源接口。須由切于穗74LVC1月624后5翼可以同時驅(qū)動桶兩失片刻TCD150雀1流D破，所以這里設(shè)桿計了兩個接蹈口芹P犬1束和狹P搜2亦。圖量中棒CCDO晉D屬和疤CCDE送V繭為線街陣催CC只D茶的采集到的圖丙像信號接收端廊，最終接箱到器VSP501串0涂的謙3賢4篩腳糧和據(jù)4槽7適腳上。缺圖謠3-幣6敏CCD痰驅(qū)動電路硬件眾設(shè)計辮3.3井AFE航電路設(shè)計惕襯A塵FE餡功能分析蝕AF光E喚（藥Analog黎Front狹En與d欠）溜，又稱模擬前逮端處理。懼CC衛(wèi)D賞圖像傳感器輸蔬出的模擬圖像倉信號需要經(jīng)過裝信號調(diào)理新和凱A/腰D避轉(zhuǎn)換，使之成講為數(shù)字信號形型式，這樣才能割傳給后端處理尚器?？緼FE患的作用就是作將知CC嚷D亮輸出的模擬圖夕像信號箝位和岸放大挎到擁A/增D糖轉(zhuǎn)換器所需要導的電平?？四M前端系統(tǒng)輩的工作將直接纏影響各類應(yīng)用死采集系統(tǒng)的動掩態(tài)范圍、分辨生率、信噪比、返線性度、速度路等重要參數(shù)，套它是提高系統(tǒng)丹采樣范圍及其瓜采樣位數(shù)的基諒礎(chǔ)之一。一個撲完整系的誦AF鵲E是處理器包括輸呼入箝位，相關(guān)歪雙采樣，執(zhí)程控增益放大遺，模數(shù)轉(zhuǎn)換等掏功能。渾VSP501便0屯午簡介積本設(shè)計摒棄了刷以分離采樣保潔持器結(jié)合運放魔的方案，而采豪用眾多數(shù)碼相季機的方案，用松一塊限專用的刃AFE竹芯片來完成信矩號放大、增益浙調(diào)節(jié)、相關(guān)雙姐采樣、及模數(shù)閥轉(zhuǎn)換。這樣的戀方案由于采用棗了單芯片設(shè)計渴方案，系統(tǒng)將張具有更好的可世靠性、穩(wěn)定性嬸。俯本榜設(shè)計中采端用碰T益I殼的閣VSP501斃0南前端信號處理告芯片蓬。止VSP501鍋0高是一款面翻向誦CC獨D賣的完善的低功兼耗雙通道模擬沿信號處理器?？人鼉?nèi)含最度高腫31MSP赤S伸的相關(guān)雙采樣狠（脅CD垂S膀）電路、可編肢程增益放大器長（旦DPG鋸A州）稱、羽1眠4般位精度的最高纖采樣率松為臉31MSP麻S擱的權(quán)A/套D田轉(zhuǎn)換器察?？糣SP501師0冷可以工作在三稠種模式下，缺對盆CC獎D擾信號、模擬視極頻信號和普通幼的交流信號進洗行牲A/瑞D繞轉(zhuǎn)吩。撥VSP501花0乳以其高精度、草高速度的模數(shù)對轉(zhuǎn)換能力，以深及它所具有的彈完善的頁性能結(jié)構(gòu)，廣童泛的應(yīng)用在工京業(yè)控制、醫(yī)療橡儀器、科學研先究等領(lǐng)域的高鍬精度圖像采集梳系統(tǒng)等慘。律VSP501惕0慘的引腳圖如巖圖聰3-值7秀所示。些圖修3-振7姐VSP501戀0廳引腳圖期VSP501相0滿的內(nèi)省部結(jié)構(gòu)圖如忘圖飼3-碑8行屬所示。主要包莖含直流重建、膏相關(guān)雙采樣、惠輸入箝位、可抗編程增益放大編器彼（凝DPG運A烏）、黑電平箝邊位想、蘿A/D坦員轉(zhuǎn)換器等模塊我。下面將分別渠介紹，闡佩述脾VSP501始0癢欺的工作原理。欣圖灘3-抓8孫VSP50亡1握0拋的內(nèi)部結(jié)構(gòu)圖壟1如、獄直流重哪建撫益直流重建的目班的是實現(xiàn)直流笨電平箝位。由太于澇CCD桶的輸出信號因勸為包含了一個宵較大的直流成姨分，這個直流裙量很容易造成勵放大器的飽和狐或者引起共模棒效應(yīng)。因此箏，柜CCD汽劉的輸出信號往按往不能直接加臂到后續(xù)放大器么的輸入端。直翼流重建電路的鵝功能是從信號秀中恢復(fù)出優(yōu)化斑的信號直流分閘量，即將疊加站在申CCD槳唐像素上的直流繁電平恢復(fù)到一麻個希望的值。島在實際電路設(shè)族計中，疼將虧CCD卡鐮輸出信號經(jīng)過搞一市個禾0.1u嘗F語的耦合電容連賞接易到條VSP501瓜0艱的統(tǒng)CCD盞豪信號輸入引腳女，在耦合電容蠶端產(chǎn)生一個理棍想的直流偏置麥電壓，可以棕將烘CCD剖啄信號的直流電矮平箝位宿在棚1.5洞V級左右。響2辣、牢相關(guān)雙采樣巨（滑CD狹S?。﹫F礙相關(guān)雙采樣擺（枕CD崇S炮）是根片據(jù)倘CCD歌崇輸出信號和噪艇聲信號的特點泥而設(shè)計，它能咸消除復(fù)位噪聲拍的干擾，跑對匆1/呢f紡噪聲和低頻噪監(jiān)聲也有抑制作慧用，可以顯著顯改善信噪比，擴提高信號檢測懷精度。由樹于猴CCD川肯每個像元的輸躁出信號中既包緊含有光敏信號喚，也包含有復(fù)它位脈沖電壓信捎號，若在光電獸信號的積分開猜始時刻和積分票結(jié)束時刻，分鐮別對輸出信號茄采樣（在一個單信號輸出周期瓣內(nèi)，產(chǎn)生兩個因采樣脈沖，分稱別采樣輸出信咽號的兩個電平突，即一次是對謙復(fù)位電平進行仿采樣，另一次菜是對信號電平勿進行采樣），例并且使得兩次驟采樣時間之間膚的間隔遠小于捉時間常糖數(shù)紹R腥C水（妻R鵲為復(fù)位管的導江通電阻），這剪樣兩次采樣的晚噪聲電壓相差絹無幾，兩次采浮樣的時間又是處相關(guān)的。若將柿兩次姻采樣值相減，戴就基本消除了主復(fù)位噪聲的干狹擾，得到信號營電平的實際有殖效幅值。歇3榆、嗎輸入箝純位燭磨輸入箝位的目侍的是去敵除侮CCD傳矛的黑電平偏移客。一該些即CCD鏈納信號有很大的狗黑電平偏移電封壓，如果不及庸時將這個偏移噴量去除，將會血對芯片內(nèi)畏部弦DPG錢A貼電路的可用放譯大空間有很大釋的影響。與其踩它模擬前端芯辯片的結(jié)構(gòu)不同控，夜VSP501慘0苗谷在迫CCD那麗信號進入芯片仆后就去除了這推個偏移電平，眉這樣做有兩個剝好處：其一是山減小對芯片采視集通道中的黑姻電平箝位模塊睜的影響，其二碗是確片保開DPGA攀確有更大的電壓劈放大的空間。思4奶、傍可編程增益放什大器猶（劇DPG倚A詞）區(qū)雕VSP501擴0買提供了一個分密辨率糠為宇10肝謙位、增益范圍格為乖0dB忙～還24dB槳雁的緞DPG帥A魚，魄DPG遞A園的增益系數(shù)集由跨SPI謝騾串行總線對相再應(yīng)寄存器的進犯行配置，具體金的淹DPGA好手增益值公式為毯：間叉Code仰絹Range冬趁皇Gain必Equat黎ion(dB射)城128印～步1024思匹Gain(d諷B)=尋20log棄(萌Code烘－棍128價)貸/64堤(賀4.1支)晃式留（拒4.透1航）中朵的糖徒Code妹宮為相應(yīng)寄存器燦的盡10bit煌偶數(shù)據(jù)值。粗VSP501欣0議的配置諷由啞暢FPGA榮負責完成。即5室、骨黑電平箝堆位禾拜黑電平箝位環(huán)眉路模塊用來移傅除采樣通道中艷剩余的偏移電睜壓，同時能夠浪跟懂隨辰CCD駁制黑電平信號的炸低頻變化。它班的工作原理是鳳：首先，通過橫對相應(yīng)寄存器硬配置，獲得需餡要的箝位電平嫌，可調(diào)范圍剩為涉0辮～娛510販LS竄B砍；然后，在信太號的消隱期感，沫ADC井走的輸出電壓與悅用戶通過寄存伴器配置的黑電寫平向比較；最侮后，比較后的糊信號通過濾波曉降低噪聲，將勿修正的信號通堡過燭DAC截薯重新輸買入添AD玩C允。通常，黑電廣平箝位環(huán)路應(yīng)售在每個行周期劣變化一次，但聰實際上這個環(huán)膏路可以變化得個更慢以適應(yīng)特是殊得需要。嘉6噴、篩A/D貝貫轉(zhuǎn)換繁器符歉VSP501瓜0揉抓內(nèi)部含有一個三高速、低功耗墨的跪A/D懷煩轉(zhuǎn)換器。它的砍高性能體現(xiàn)在價：精度為懼14六雕位；采樣率為軟3煌0MH恥z竭；差分非線性蔑好遞于住0.5LS叨B淋；市（擔-0.3壩～扔3.蕉6抗）屋V萍的輸入幅值范庫圍；更好的抗客噪能力?？轛SP501松0窯的硬件企電路呢設(shè)計蟲如下糖圖暖3-握9河所示遣。蒜圖火3-喘9富VSP50沉1貓0番硬件電路設(shè)計最3.4鵲FPG焦A耐硬件軌電路設(shè)計石Cyclon豪e濱系列嚴FPGA母簡介絲Altera脂公席司呢Cyclon撞e乓系內(nèi)列于FPG酸A部是目前市場上結(jié)性價比最優(yōu)且怖價格最低尾的毯FPG辮A寇。曬Cyclon予e貞器件具有為大縣批量價格敏感肺應(yīng)用優(yōu)化的功豈能集，這些應(yīng)遞用市場包括消披費類、工業(yè)類主、汽車業(yè)、計壩算機和通信類永。繭器件基于成本譜優(yōu)化的全腔銅五1.5VSR諒A瑞M憑工藝，容量凈從購291往0拘至昨2006繞0掌個邏輯單元不抽等，具有多虛達掩294912科bi畜t革嵌針入孤RA呼M肥，該系列各型鄭號資源詳細信譽息見表賺3督拾-3癥。武Cyclon枯eFPG緊A渴支持各種單閱端臺I/島O約標準最如但LVTT董L瑞、望LVCMO挽S各、熟PC恢I誤和豈SSTL-2桐/倆3岔，通討過嗚LVD悶S甩和尺RSD犯S桿標準提供多厚達記12則9吵個通道的差半分暴I/修O挎支持。每冊個喪LVD省S判通道數(shù)據(jù)傳輸冰速率高綠達懼640Mbp盛s津。親Cyclon誠e貼器件具有雙數(shù)狼據(jù)速圖率切(DDR)S井DRA菊M粒和含F(xiàn)CRA霉M午接口的專用電敲路戴。索Cyclon綁eFPG斧A怠中有兩川個界PL股L估提供六個輸出鷹和層次時鐘結(jié)家構(gòu)，以及復(fù)雜柴設(shè)計的時鐘管塞理電路。這些蓮業(yè)界最高效架雜構(gòu)特性的組合飯使兩得恒FPG孔A沒系列成走為帥ASI閱C漲最靈活和最合積算的替代方案馬。蓬表影3-3澇Cyclon涂eFPGA巷系列產(chǎn)品性能服特性薄EP怒1C腸3均EP盈1C襪4取EP收1C徑6艷EP明1C此12練EP烏1C腸20臉邏輯單線元炸(零LE)銜2910壇4000叔5980鉆12060代20060匆M4KRA腥M建巧塊吊(4kbit醬+柱奇偶校楊驗撕)制13麥17毀20跑52物64垮RA惹M鍛總量聲59904吊78336職92160姻239616叛294912航PLLs誠1挺2種2焰2倡2聰最大用裳戶慶I/東O仆數(shù)錦104曉301夸185其249間301針差分通道印34推129耐72房103福129截Cyclon舞e眾器件毛的性能足以和絕業(yè)界最快釋的惱FPG翻A喇進行競爭黑。贈Cyclon誕eFPG珠A佩綜合考慮了邏楊輯、存儲器右、段PL從L猶和高熔級厭I/老O島接口，是價格肆敏感應(yīng)用的最景佳選擇。結(jié)合損本系統(tǒng)的需要美，設(shè)計中采用遲了該系列的債EP擇1C桌3紐器攻件逼EP1C艷TQ席144徒C辛8邪。早EP吹1C鬼3TQ物144C求8今除表喉3-3文所示的特點外華，其它特性如津下：乎1哥、刃內(nèi)核工作電壓瘋為洪1.5壯V晃；側(cè)2迎、武片上的鎖相環(huán)歇電路可以提供碰輸入時鐘的割1革～呆3拋2揉分頻或倍頻頓、壞156叔～排417p婚s及移相或可變占?？毡鹊臅r鐘輸綿出，輸出時鐘徒信號的特性可測直接在開發(fā)軟掌件里設(shè)定。經(jīng)述過鎖相環(huán)輸出踐的時鐘信號既坊可以作為內(nèi)部守的全局時鐘，券也可以輸出到陡片外供其它電逼路使用；鏟3松、騙多功能牧的曠I/鍛O押結(jié)構(gòu)支持差分裝和單端輸入，磁并腫與殲3.3蛙V錢、敵3蝕2乞位移、購66MH現(xiàn)z盤的閣PC倡I帳局部總線兼容點，輸出可以根更據(jù)需要調(diào)整驅(qū)姿動能力，并具冒有三態(tài)緩沖、近總線狀態(tài)保持翁等功能；幻4劍、竊整個器件背的呈I/帆O谷引腳分為四個似區(qū)，每一個區(qū)膛可以獨立采用閥不同的輸入電縫壓，并可提供責不同電壓等級染的輸出。熄JTAG豆口敘及泡A療S拜模痛式接口呀FPGA謠的配惕置模謝式泡FPG淚A贏的配置方式多疊種多樣，各個榜廠商之間很少倡有通用的配置碌標準，隨著新飲器件的推出，晝配置方式也不撐斷更新。目前帽Altera枯公司所提供愈的軋FPGA滅配置方式主要伯有兩芬種：崇1坑、禮AS(Act肚iveSe期ria滲l延，主動方輔式宋)摟：餡FPG盲A槐處于主動地位鍛，品由旱FPG遠A恐控制配置過程舟，負責輸出控梨制和同步信號居給外部配置芯將片，接受配置上數(shù)據(jù)以完成配丈置垮。殿EPC對S黑系列配置器件鴨專乞供彼A漸S煎模式，越如蘿EPCS飽1敢，蠶EPCS鑒4田。寒A喬S辱配置模式電路鍬如晌圖毅3-鴨10拆所示，配置數(shù)嶺據(jù)通脈過槳DATA湖0步引腳送迎入峽FPG鄭A稱，配置數(shù)據(jù)被榆同步憤在拳DCL尊K灌輸入上塘，鑼1桶個時鐘周期傳蘋送販1研位數(shù)據(jù)。會2悠、裳JTA英G株方式掃：懇JTA林G睜方式是所有配鋪置方式中優(yōu)先惠級最高的，它滿利企用再IEEE11刮49.閱1濫中定義袋的鉆JTA亡G修標準接口進行謹配置。通過下趁載電纜摔由餅Quartu明sI啟I榜軟件進行配置場，也可以采用痕其他的智能主平機來模釀擬柴JTA前G梅時序巡，驕JTA墻G途口電路如茫圖貸3-爬10偶所示。遵圖攻3-搖10頁FPGA睬配置電路途本系統(tǒng)采商用氏AS+JTA翻G問方式。這樣可握以爺用圍JTA紫G友方式下載程序腸調(diào)試，而最后在程序調(diào)試無誤爽后，再昂用泰A愧S榨模式把程序固勺化到配置芯片靜里去。采用疏1M咳容量的鍵EPCS箏1撒串純行烈FPG蔽A罵配置芯片，完湖全滿足設(shè)計要日求。鬼3.5宿PCB罪板的設(shè)計濤濃P犧CB腐設(shè)計常識蒙一般來說，印貴制電路板包括附單面板、雙面禿板和多層板。紙單面板一面有根敷銅，另一面助沒有敷銅，用漫戶只可在有敷撐銅的一面放置盤元器件和進行珍布線。單面板餃成本低、無需啊打過孔，但是錫由于只能在敷下銅面上進行布拆線，因此限制難了它的應(yīng)用，庫僅在進行一些湯比較簡單的設(shè)蕩計才使用單面遙板。閃雙面板包括頂暮層和底層，均局有敷銅，都可忍以進行布線。舊頂層主要放置沾元器件，而底瓜層用來布線。峰在雙面板上進秀行設(shè)計相對比歸較容易，而且塑成本較低，因現(xiàn)此用雙面板制沸作電路是比較邁理想的選擇。匹多層板包含多挺個工作層，除出了頂層、底層有，還包括中間兆層、內(nèi)部電源糟層和地層等。獻隨著電子技術(shù)外的高速發(fā)展，腿電路設(shè)計越來丑越繁瑣，電路枕板也隨之越來至越復(fù)雜，多層波電路板得到了浸越來越多的應(yīng)京用。拾要進行電路板辱設(shè)計，首先得宋制作電子元器債件的封裝。元普器件封裝包括啦電子元器件的趴外形尺寸以及塵焊盤的位置，茂這是元器件被按焊接到電路板復(fù)上時的重要參俘考。蹈元器件的封裝換可以分為針腳叔式和貼片式。賽元器件封裝的田命名標準一般肆為元器件類型刊加上焊盤距離份或者焊盤數(shù)，吐通常可以根據(jù)趟元器件封裝編脫號來判斷元器披件的相關(guān)參數(shù)費。如仇AXIAL該0.4總表示此元器件群為軸狀封裝，景兩焊盤間的距染離為正400mi幣l治；勒DIP1莫6票表示該元器件園為雙列直插式鄰，引腳數(shù)州為檔16孫個程；艘QFP6價4意表示該器件為對四周扁平貼片喪式，引腳數(shù)橡為知6瓣4賀個。扶焊盤的作用是賓連接元器件引喬腳和導線。焊摘盤燙是魄PC界B簽設(shè)計中最重要道的概念之一，務(wù)也是我們最常維接觸的。選擇掙元器件的焊盤鬼類型要綜合考死慮該元器件的水外觀、布置形端式以及受熱情找況、受力方向笨等因素。例如勾，對發(fā)熱量較綿大且受力的焊輕盤，可將其設(shè)失計捉成竊“限淚滴皮狀蘆”隱。份當遇到需要在衫元器件引腳之托間進行布線的建情況時，將焊鳳盤設(shè)計成橢圓感形或扁圓形往醫(yī)往事半功倍?；孕性O(shè)計的元奔器件焊盤孔的布大小要參照元愿器件引腳粗細屆進行確定，基厘本原則是焊盤陰孔的尺寸較元王器件引腳直徑艘大鬧0.2mm盛左右。雜為連朵通葛PC待B雖板各層之間的幅電路，在需要協(xié)連通的導線交嚷匯處鉆上一個弱公共孔，這就于是過孔。過孔蜂一般分為三種誓，即從頂層貫股通到底層的穿餃透式過孔、從柏頂層通到內(nèi)層張或從內(nèi)層通到序底層的盲過孔狀以及內(nèi)層間的逗隱藏過孔。從夫俯視角度觀察寬過孔，包含兩鉗個尺寸，即通幟孔直徑和過孔務(wù)直徑。通孔和跌過孔間的孔壁泥，采用與導線禁相同的材料構(gòu)級成，連接位于佳不同板層的電輔路。一般情況減下，設(shè)計電路瘦時盡量少用過備孔，一旦選用鵲就務(wù)必處理好條它與周邊各實若體的間隙。此詠外，所承擔的洗載流量越大，南過孔尺寸就越潑大，如電源層株或地層與其他憶層連接時所用仙的過孔就要大殘一些。侄此外，歷膜館(Mask憶)罵在省PC頸B暖制作過程中也巴是必不可少的崗，根據(jù)其所起莊的作用，可分腔為助焊膜和阻絡(luò)焊膜。助焊膜廟涂于焊盤上，炭可提高焊接性蘭能，通常在電尼路板上觀察到樓的比焊盤略大液的淺色圓圈就烏是助焊膜。阻荒焊膜則正好相勇反，為了阻止葬電路板上非焊年盤處的銅箔粘煌錫，焊盤以外蛇的各部分都要群涂敷阻焊膜。摧在繪雁制振PC箏B翻電路板的過程征中需要考慮許并多方面的問題惜，信號完整性隸問題更是重中褲之重。信號完芬整性問題主要經(jīng)包括反射、振怖鈴、信號過沖靈以及信號之間償?shù)拇當_等。良吧好的信號質(zhì)量際是提供穩(wěn)定時辨序的基礎(chǔ)，信趕號完整性問題哨導致的信號質(zhì)忙量變差很可能源帶來時序的偏超移和紊亂，從倉而導致系統(tǒng)不競能正常工作。厘差的信號完整萬性不是由某個淘單一因素引起律的，而是由電掃路設(shè)計中多種菌因素共同導致武的，因此，信逮號完整性分析貫就成了進論行抵PC評B裹板級和系統(tǒng)級孔設(shè)計、分析的布基礎(chǔ)。開信號完整性問廉題一般是由電峰路板設(shè)計中的僅走線脆、甲PC律B援板材和阻抗匹遍配等導致的。濕可以采用先進沒的終ED善A診工具進行仿真碌來解決信號的玩反射、串擾問慚題。通過選擇六正確的布線策有略和終端匹配郵方式，可以得涼到理想的信號勿波形。強反射是源端與紗負載端阻抗不題匹配導致的，干負載會將一部就分電壓反射回連源端。寄在翻PC肯B灶布線過程中，件可以預(yù)先選擇拐合適的拓撲結(jié)犬構(gòu)來改善反射女現(xiàn)象，這種方羊法通常不需要送增加額外的電池子器件。常用境的布線拓撲方照法有樹狀法、治菊鏈法、星狀縫法和回路法。辱相比較而言，姻菊鏈法是比較噴好的布線法，錢適合于地址或?qū)φ邤?shù)據(jù)總線以駛及并聯(lián)終端的沫布線，基本上俊沒有分支旁路吩。此外，為了疏減輕反射，還抵可以選擇降低箭系統(tǒng)頻率以便軌在下一個信號辮加載到傳輸線糖上之前達到反螞射穩(wěn)態(tài)，但對童于高速系統(tǒng)來省說，在總線頻頌率達到一定閡駱值之后，反射屠在一個周期內(nèi)常無法達到穩(wěn)態(tài)緩，所以這種方嘆法在高速系統(tǒng)拍中不太實際。獅過沖是首個信濫號峰值或谷值駱超過設(shè)定電壓仰值，較強的過站沖會導致保護民二級管過早失薯效。下沖是指遇下一個谷值或題峰值，過分的資下沖可能會引綁起錯誤的數(shù)據(jù)密操作。過沖與帆下沖是由走線編過長和信號變加化太快兩方面評原因?qū)е碌?。究盡管大多數(shù)元笨件在接收端都障有輸入二極管研對其進行保護婦，但有時過沖室和下沖電平會往在瞬間遠遠超更過元件可承受充的電程壓范圍，從而常損壞元器件。托振鈴表現(xiàn)為信盈號反復(fù)出現(xiàn)過戴沖和下沖，在霜邏輯電平的門毯限上下抖動，繡震蕩成欠阻尼械狀態(tài)。振鈴主哨要是由傳輸線約上過度的寄生漁電感和電容引圍起接收端與源裕端阻抗失配造賊成的。同反射懷一樣，可通過論適當?shù)亩私舆M海行抑制。啟芯片內(nèi)部參考內(nèi)地與系統(tǒng)地之燥間存在引線電怪感，芯片輸出篩管腳與系統(tǒng)地慰之間存在負載湖電容，隨著數(shù)錦字設(shè)備速度逐辦漸變快，它們誦的輸出開關(guān)時羞間越來越少。乖如果地線通過勿電流的能力不帶夠，那么當大記量的開關(guān)電路值同時由邏輯高肝變?yōu)檫壿嫷蜁r說，就會導致芯巨片內(nèi)部參考地螞的電壓漂移，陷即地彈。由于刃地彈與引線電企感、負載電容原成正比，所以跨應(yīng)盡量減小分怨布電感量，采露用輸入電容小詠的器件以避免含讓某個邏輯門鐘驅(qū)動太多的負恩載。另外，采光用上升沿變化勵緩慢的器件也臂可以在一定程霧度上減小地彈賊的影響。珍電磁干擾將導暴致過量電磁輻取射，表現(xiàn)為當下數(shù)字系統(tǒng)加電通運行時，某個終傳輸線得到類秩似天線的特性齡，對周圍環(huán)境痕輻射電磁波，裕從而干擾周圍園電子設(shè)備的正王常工作。它產(chǎn)野生的主要原因風是電路工作頻知率太高以及布窄局布線不合理捉。主在電路設(shè)計中欲，信號完整性百問題是一個復(fù)恩雜的問題，往咸往有許多難以襲預(yù)料的因素會牙影響整個系統(tǒng)炸的性能。因此股信號完整性分妹析在高速電路憶設(shè)計中的作用俗舉足輕重，只督有解決好高速蜜設(shè)計中的信號衫完整性問題，便高速系統(tǒng)才敘能準確、穩(wěn)定沃地工作。致泰修P讀CB傍具體設(shè)計盤完成了系統(tǒng)所漏有的分塊硬件憂電路設(shè)計之后狠，最終要實現(xiàn)塞驅(qū)動和采樣的槽一體化設(shè)計，層這就要求各個久模塊電路必須瀉集中到一塊電少路板，所以我稀的符PCB槳板設(shè)計要包括庫：爆F(xiàn)碌PG敞A逢最小系統(tǒng)路、覺CC炭D芝驅(qū)動電路模塊質(zhì)、尸VSP501俊0蛾電路模塊。肺設(shè)計使用的孕是屯Protel促DXP2表00氧4感軟件。銅本設(shè)計的原則量是盡量縮小電萌路板的面積，鞏節(jié)約成本，而醫(yī)將信號完整性訂分析放在次要刻位置。本系統(tǒng)建所需要的電壓巾源共扒3墻個逝：法12持V彩，鞭為器CC春D牌正常工作器件王供壓付；冶3.3V遺和嗎1.5V僵，為沙FPG侵A景和五AFE覽供壓。本設(shè)計緩采用殊雙式面茄板，頂拆層主要已放置核心支器件，獨如化FPG賽A戰(zhàn)，侍VSP501艙0鵝等，底層主要貍放置一些去耦墻電容，電阻。待由于平時沒有浮畫哥過腦PC膏B醉，沒有設(shè)計經(jīng)軌驗，所以在設(shè)扇計認PC姑B頌的過程中遇到額了許多問題，士首先遇到的是村布局問題，須看到由原理圖宣導莖入永PC機B廣文件后的一大起堆元件，不知下道該怎么排列欄好，就按照橫寒豎排列整齊的氏方法排列，結(jié)挖果布線的時候凈發(fā)現(xiàn)問題很嚴圓重，許多線布磚不通。經(jīng)過老棋師指導，教布局時應(yīng)該分語塊布局，于是膜把板子分為電愁源、配置接口宋、貝CC渾D鉗接口擴、揮VSP501忘0賣、擴展接口及久按鍵等幾個部響分。增圖玻3-毒11種所示為骨初步紹布局后立的晚PCB解效果圖卡。甩圖錘3-融11拖PC夫B轉(zhuǎn)初步吸布局善效果圖耀經(jīng)過分塊布局刪后，設(shè)計的各義個部分擔在肝PC擱B小上體現(xiàn)出來，天這樣在布線的議時候思路清晰肥，知道怎么走翼線最好。學在布線名過程時桌，出現(xiàn)塔不能自動布線組的問題守，播而墊且圾FPG破A易芯片的引腳全酷部變綠。槳檢查后發(fā)現(xiàn)雹是痰FPG丹A淺芯片引腳瘋間距惡小于布線規(guī)則夕里設(shè)定死的艦10mi捕l廣安全間距失，改植為酬7mi添l皇就解決了。銷經(jīng)過幾次調(diào)整別，自動布線全視部不通了，但彎是發(fā)現(xiàn)許多線擠布得不合理輕，而且過孔太踐多，電源的走悉線也太細，私加工難度太大遭，稻不符合設(shè)計要鋸求，所以巴決定手動布線洪。肝還遇到的蠅問題就是蔽如何放置芯片互去耦電容稀。東開始時美只是折將所有電容并伙聯(lián)在一起犯，沒有認識到覆去耦電容的作匆用。后來老師砌指出槐去耦電容應(yīng)該扁放湯在宰FPG秤A渾的供電電源引鉤腳和地之間，運并該就近安放享。最好的方法房就是把去耦電擁容放在芯片的肯背面，能接地端一致朝喇里，接電源端訂通過過孔和芯排片對應(yīng)供電腳賓相連。予由于芯片的尺監(jiān)寸較小，筑080黨5殿的電容不好放娛置，所以填更改盲電容的往封裝鑒為嗽060疊3姐，這樣作布局更加僚方便津合理泄。車圖逃3-抓12蒜劈為畏調(diào)整后煙布線效果圖。導圖碧3-嗓1惰2集布線效果圖趣修改后的猶PCB考已掉滿足設(shè)計要求芹，但賞在老師指導下串再次訴對電路斤進行了優(yōu)化清。為了儀充分利疤用臣FPG釘A股豐富的嘉I/O癢管腳資源翁，方便電路擴乎展，增酒加輕I/晨O悔接酒口飽J掃4復(fù)到注3擔0感腳售，灑同時增加了按耐鍵修數(shù)目。最后再艘次對布線進行賄優(yōu)化，符補淚滴，并頁雙面幣對地過覆銅。至此襪完成竟了全部趨PCB林板的駐設(shè)計。票圖止3-謙13唉為最終版的未江覆銅餡的求PC草B洲效果圖。軟圖盡3-霧13碎最終餅版需PC可B爽效果圖示3.6桑系統(tǒng)硬件森的附焊接璃和測試滿經(jīng)過兩堂周時間，件拿到制作好的開PCB舒板凝，接著就城是趣元牧器件唯的孝焊接鎖和卷PC學B內(nèi)電路門測試岔。中首先焊隙接的是電源模介塊洲和晶振模塊雖，焊好后通共過茂5豆V火供電，得到了表穩(wěn)定這的筑3.3隨V更和不1.5糕V擊電壓輸出，說綱明電源設(shè)計符壩合要求。用示坊波器測量辟晶振輸出引腳諷，仇得到碌了穩(wěn)定召的各50MH荷z博時鐘信號隱，說明晶振肢也爛工作正常崇。掛其次閥焊接的范是扯EP1C練3叼、趟VSP501籮0瓣、遍74LVC1蔽624協(xié)5猛，曲及鋪其五去耦電容，上琴拉電阻等。染這幾塊芯片引改腳較多，焊接想的時候必須非經(jīng)常仔細，不要皇出現(xiàn)虛焊、短妨路等問題。最完好是第一次就崗焊好，因為第顧一次是最好焊及的，出問題的烤幾率也最小。軟最后底要燈焊上按鍵細、犬I/院O淡接口、配置接狡口以糧及喘LE前D娛。全部焊接完欺成后的系統(tǒng)板心如臭圖扶3-體14休和異圖禽3-1挨5梅所示故。雀圖記3-摸14纖系統(tǒng)息板正面圖墨圖氣3-15伙管系統(tǒng)板反面圖判系統(tǒng)勇電路板是月否設(shè)計成功，奔關(guān)鍵要看硬件倒電路板的各個瞎部分工作壟狀況心。要測試系統(tǒng)財電路板白的工作狀態(tài)，阻只需要對主芯賓片掠FPG逝A丹進行配置，再地通過它對按鍵戰(zhàn)、全LE夾D布指示燈必、熔74祝LVC零1624撈5銀進行測試。測悉試方案如會圖澡3-幻16棵所示。艇圖砍3-騰16集刃測試方案原理柱圖浮首先通奸過仿altpll資0糕模塊遮對障50MH示z箱的時鐘進真行豎2術(shù)倍頻，如果倍揭頻成功，就說大明壽FPG早A難的涉PL確L拘工作正常。倍阻頻后的時鐘再丈通過兩言個者2訂4濤位的計數(shù)消器燥lpmco御unter扭0令分頻，驅(qū)動電揪路板上釋的鍬LED稍3菊和浮LED征4思，使其不斷閃虎爍。澇對霜LED乳3見通過一個與門罰處理，使其在飯按沒鍵串KEY毀3延長按時會一直霞亮，否則就不瓦斷閃爍廈。象撥其次設(shè)計了按域鍵往KEY續(xù)1伙和投KEY疼2慮分別控塑制臥LED維1慢和衛(wèi)LED障2煤的亮滅。煮最后為了測襯試泊74LVC1齒624業(yè)5伏，試將計數(shù)器宗的懇q[11售]史～敢q[16位]饒作遲為慘CC竹D鎖驅(qū)動信號送貼到狹74LVC1常624童5泰的輸入端。舒仿真正確并綜努合攝后協(xié)JTA泊G縱口將程序成功鑄下載到系統(tǒng)板暮后，出現(xiàn)的現(xiàn)甜象及結(jié)論：追（凱1敘）虹LED跡3虎、劍LED使4域不停閃爍，按菠下蹲KEY滔3云后廢，爭LED啦3殖長亮。按邊下晴KEY嘉1角、犬KEY掀2與后鏈，潮LED遣1筑、校LED儉2陜亮。以上現(xiàn)象敏說遷明添FPG緩A犁芯片已成功配浴置并工作正常滴，按鍵年和物LE耽D貪模塊工作正常桂。利（償2繭）用示波器測恰試聰74LVC1帆624毛5逝的輸出，得到調(diào)了穩(wěn)定的方波民，頻率嬌與死q[11局]分～仿q[16洪]保相符。以上現(xiàn)均象說宗明泛74LVC1為624住5袍工作正常。叛第勁4批章街痕FPGA盤設(shè)計抽4.1信FPG披A巷設(shè)計方案禁采集裝置的順歪利工作，除了葬需要有硬件平壇臺外，還需要滋有軟件來支持鄉(xiāng)。在本課題中很，數(shù)據(jù)傳輸都尤是圍繞儲FPGA喘來實現(xiàn)的您，所甜以上FPG軍A上軟件的設(shè)計是桌整個采集系統(tǒng)姻的靈魂。下面范分別介巾紹聰CC烏D饞驅(qū)動怠、撥VSP501雖0董配置愉、伶雙口場RA怒M營緩沖器塌以及采控主模禁塊的碗程序設(shè)計。繡圖鐘4.侄1童所示蓋為煩FPG鉆A送設(shè)計方案。亦圖友4.1炒勤系統(tǒng)設(shè)計方案桃框圖重4.騾2霸TCD150薪1情D臨驅(qū)動時序震模塊營設(shè)計災(zāi)TCD150拒1D判的工作原憶理為區(qū)：蘭首先，當轉(zhuǎn)移搞脈陳沖寺S乘H院為高電平時，亞存儲柵中積分片產(chǎn)生的光生電垃荷并行的轉(zhuǎn)移碼到光電二極管凍兩側(cè)的模擬寄墾存器中量，久S狂H什為低電平時，荒存儲柵與模擬術(shù)寄存器隔離，藍存儲柵開始光雞積分，模擬寄精存器在其他驅(qū)后動脈沖下向輸析出端串行轉(zhuǎn)移命信號電荷，最混后唇由對O眉S蘋輸出饒。項O境S宮端首先輸性出日6怕4泄個虛設(shè)單元信喚號，其輸出順款序姐為暖1煌3頭個虛設(shè)信號內(nèi)，捕4巾8爛個暗信號嫂和甚3堂個緩沖假信號鍋，然后開始輸酒出異500桌0政個有效像元信列號，最后輸鄰出患1斜2僑個虛設(shè)單元信燃號，其輸出順三序滴為駕3彼個緩沖假信號強，怒6抱個虛設(shè)信號藍，停2淋個奇偶檢測信估號盤和方1謹個虛設(shè)信號，依之后是空驅(qū)動陸，可以任意數(shù)圓目。這樣就完們成了一幀信號皆的完整輸出，膛按樂照眉TCD150含1翠D儲的典型驅(qū)動脈隨沖頻率句1M族來算，至少需醬要百5.0因76m禁s鈔。嘩TCD150葬l條D淚的驅(qū)動信號時涼序如圖寬4.3映所示。訓由漫TCD150他1D可時序執(zhí)圖可柔知腹,蕩其驅(qū)動脈沖主燕要包括幀轉(zhuǎn)移霜脈沖源SH逗積，督電荷轉(zhuǎn)移脈沖張Φ朗1E半旺，粉Φ莖2E趟吳，膨復(fù)位脈沖田RS螺串，專鉗位脈獄沖刷C燃P料和采樣保持脈意沖尼S溪P栗。參斗閱添Toshib算a講公司修的霜TCD150超1D劃流技術(shù)資料可知書復(fù)位脈晉沖想R壞S賭的典型工作頻榮率神為蛇1MHz替,液電荷轉(zhuǎn)移脈沖堤Φ梯1E,鐮Φ渡2耀E奉典型工作頻率憶為跳0.5MH投z訊效。在滿稼足合TCD150冒1D申漢工作脈沖的前臺提燭下雙,瀉確定各歸路脈沖參數(shù)如梨下漏:RS,C劈P,S遭P繳的占空比絕為歸1腫:旁7,仗Φ弟1E搬,療Φ側(cè)2E談為占空優(yōu)比幕1:都1崗的方疊波玉,咽由舊于徐TCD150糖1D耕屈在正常工作時快有宇76樂席個啞像元輸警出俱,云因師此購,剛在一械個起SH素僵積分周期內(nèi)至漏少應(yīng)該包輔含池507位6賽個復(fù)位脈沖。減下面具體介紹滿每路脈沖時序侍的寫法。牢圖車4.素3雙TCD150齡lD衰驅(qū)動信號時序零圖禽首先介慌紹填R酒S釋、煤C驗P糕、轎S秩P興信號的產(chǎn)生：長R翼S模、耳C殃P(guān)倦、薯S久P窄的時鐘頻率是耀相同的，其時閥序溝要求偶如圖窯4.4且所示。排圖久4.餓4津RS究、聯(lián)CP聾、業(yè)SP匠時序圖烤本系統(tǒng)采稈用將R迎S長典型工作頻率檢1MHz宰，禾CLK故是由外部晶振顆產(chǎn)生的時唐鐘社,像可模選張8MHz礙,灌所有波形均由風它搏產(chǎn)敗生粥,穴由寸于紀R京S性占空比為注1虛：冬7壓,甩因此可對輸入茫時鐘脈拿沖掏8嶼址分葬頻業(yè),炊低電平占時鐘暖脈際沖涂1爭釣個周男期已,椒高電平占時鐘門脈亡沖烤7箭懷個周偏期倒,兇當計數(shù)器喊到株7牢虜時擋,撈計數(shù)器清膛零獸,胸重新計數(shù)沃。傻C紋P剝脈沖可通膊過青D貿(mào)黎觸發(fā)器或?qū)pR避S觸延時獲粱得索,順由淡于搞R邀S袍和竄C騎P斧脈沖的延時要喪大于等于漫0ns具,舊故采用兩炸個沉D午淋觸發(fā)器延擠時燦2襖北個霉CLK混脈沖可得綿到疾C翼P理波形鋼。銜同樣展的辦,S怒P鬧脈沖與暗CP遼脈沖延時大于獲等周于米0ns,門S聽P沙波形的產(chǎn)生啦與來C貍P石類雞似酸,攀在此不再贅述蠢。仇然后介紹射Φ和1E圓、紡Φ退2糞E那、含S鐮H巖信號的產(chǎn)生：策Φ茂1E踐、求Φ摘2誓E且、腎SH鄉(xiāng)時序演要求短如圖節(jié)4.5帖所示。哪圖柳4.漿5蘿Φ動1E偵、犁Φ升2E久、繼SH名時序圖輝TCD150涉1D放獎中有鎮(zhèn)5076漂個蠻R筑S值脈忙沖讓,逝每青個簽R曠S糊脈沖是督由搬8塊抹個須CLK燥產(chǎn)生新的祝,演因此至少要有按5076疏×8=4毫0608嚴該個嗎CLK裁，川所以要定纏義宇16蜜篩位計數(shù)烏器喂P1,SH少枝在計數(shù)器候為免0瘡～前8繳擇時為低電諷平變“剃0敲”陸,費8巡～這15糕逐為高電擾平匪“嬸1薪”任,織在計數(shù)躲為啄1槳6柔～旅41600業(yè)疼時倆S喂H乓為低電斯平閥“惠0劈”骨,婚計數(shù)敘到巡41600堡醬時宴,驅(qū)計數(shù)器清零重搖新計數(shù)泄。頑然后定義陡一役個恭6綱位的計數(shù)器填P2囑，在短P2勤小于等沫于堅3丈時，弟Φ鉤1E洽為低電平，當億計數(shù)器汪P2安大還于休3踩小于等擱于曾1呀9肌時，帝Φ誕1E敏為高電平，接蔥著當計數(shù)器女P2憤大樸于崇1磁9從小于等莊于叨2鍛7探時，升Φ責1E猛為低電平，計評數(shù)器大債于抄2涌7冷小舞于蜘3頓5嘉時，貸Φ珍1E蠶為高電平，在垃計數(shù)器租P2夠等虜于俊3耀5腿時，計數(shù)器刪P2恢跳轉(zhuǎn)剛到鄉(xiāng)2枯0窄，形成一個頻珠率怖為查0.5M唉Hz異的占空比據(jù)1:1通的方波。這樣鴿SH這和貪Φ絨1E緊的驅(qū)動脈沖就陪形成了，跡Φ縱2E臂只需對抹Φ企1E攤?cè)》刺蚁嗬纯伞Ａг谡螹odelS宜imS黑E箱里仿真后出來襪的波形如圖經(jīng)4.殊6阻所示，具體代梯碼見附錄。絮其閉中撐f稍1飛和發(fā)f2忘分別航對應(yīng)燃CC介D錦的頃Φ容1改E獄和丟Φ敬2陽E例。擠圖動4.在6階TCD15呈01吃D居驅(qū)動仿真時序缸圖兄從圖中可以看乳出溫r躬s飾、封c屠p毀、蛇s設(shè)p召間的延時大琴于朝0鋼，踩在險s茅h廣為高芒電平短期間，戚f林1統(tǒng)、共f剃2紹保持不變，驅(qū)津動設(shè)計完全滿桐足襪TCD150典1D輛時序要求。妄4.魯3圍VSP501敗0濾配置接口模塊避設(shè)計拋VSP501拋0園使用三線嚼式式(WR調(diào)T弟，單S負D望和互SCLK突)胳串行接口訪問側(cè)內(nèi)部寄存器進犯而設(shè)置芯片的勵工作方式。圖派4.歌7浸為悄SPI全時序圖，接口殲采噴用換1幕6俯位移位寄存器停，謠當委WR獅T提為低電平綢時，使能移位墻寄存器，此時符先傳送吩前交2證位的片選地址縫碼，隨后仆為鳥4童位的地址辜和浙1勝0范位的配置數(shù)據(jù)暢。賢當嶄WR沙T斃為高電平時，丘數(shù)據(jù)從移位寄趴存器傳送到串椅口寄存器陣列外中。傳輸過程償并無校驗或地臨址位回讀來確盲保有效的寄存恰器被寫入，如群果地址碼為無延效，則對應(yīng)的趨數(shù)據(jù)將被丟棄奴。痕圖翼4.挺7把VSP50恭1累0馬內(nèi)部宇寄存器寫入時工序圖進VSP501座0臨芯血片的程序設(shè)計馬主要是內(nèi)部寄換存器的寫入和茂外部時鐘控制想，這里先介紹泉寄存器的寫入文問題壘。額VSP501松0匹內(nèi)部寄存器的餡狀態(tài)關(guān)系到芯垂片能否按要求嘆正常工作。所跪以首先要對芯叮片內(nèi)部寄存器計的輸入，其各侄個狀態(tài)的作用掃有詳細的了解拴。內(nèi)部寄存器爺說明秧如澤表甜4.隨1保所示。塑表貪4.1VS潤P5010廣內(nèi)部寄存器說踏明丈接下來要對芯藥片的寄存器進抵行設(shè)置，根據(jù)講設(shè)計具體要求適，這里需要設(shè)妹置其中的仍5衫個，分別歌為銳Config輛uratio挪n飾、死DPGAg降ainEV座E材N漫、簽DPGAg秀