電子設(shè)計(jì)自動(dòng)化

電子設(shè)計(jì)自動(dòng)化第1頁(yè)，共52頁(yè)，2023年，2月20日，星期一1.1引言電子設(shè)計(jì)自動(dòng)化：簡(jiǎn)稱(chēng)EDA（ElectronicDesignAutomation）從理論角度：EDA技術(shù)是以計(jì)算機(jī)和微電子技術(shù)為先導(dǎo)，匯集了數(shù)據(jù)庫(kù)、計(jì)算機(jī)圖形學(xué)、圖論與拓?fù)溥壿?、?jì)算數(shù)學(xué)、優(yōu)化理論以及微電子工藝與結(jié)構(gòu)學(xué)等多種學(xué)科最新成果的先進(jìn)技術(shù)。從技術(shù)應(yīng)用角度：EDA技術(shù)是以大規(guī)模集成電路為設(shè)計(jì)載體，以硬件描述語(yǔ)言為描述系統(tǒng)的主要表達(dá)方式，以計(jì)算機(jī)為設(shè)計(jì)環(huán)境，利用軟件開(kāi)發(fā)工具自動(dòng)完成設(shè)計(jì)系統(tǒng)的編譯、化簡(jiǎn)、綜合、仿真、布局布線、優(yōu)化，直至完成對(duì)特定芯片的適配、映射、編程下載，最終將設(shè)計(jì)系統(tǒng)集成到特定的芯片中，完成專(zhuān)用集成電路芯片的設(shè)計(jì)。第2頁(yè)，共52頁(yè)，2023年，2月20日，星期一1.2EDA技術(shù)發(fā)展EDA技術(shù)伴隨著計(jì)算機(jī)、集成電路、電子系統(tǒng)設(shè)計(jì)的發(fā)展，經(jīng)歷了三個(gè)發(fā)展階段：計(jì)算機(jī)輔助設(shè)計(jì)CAD（CAD：ComputerAssistDesign）計(jì)算機(jī)輔助工程設(shè)計(jì)CAE（CAE:ComputerAssistEngineeringDesign）電子系統(tǒng)設(shè)計(jì)自動(dòng)化ESDA（ESDA:ElectronicSystemDesignAutomation） 90年代后期，設(shè)計(jì)師逐步從使用硬件轉(zhuǎn)向設(shè)計(jì)硬件，從電路級(jí)電子產(chǎn)品開(kāi)發(fā)轉(zhuǎn)向系統(tǒng)級(jí)芯片開(kāi)發(fā)（即片上系統(tǒng)集成SOC：Systemonchip），后來(lái)發(fā)展的電子系統(tǒng)設(shè)計(jì)自動(dòng)化ESDA（ElectronicSystemDesignAutomation）工具則以系統(tǒng)級(jí)設(shè)計(jì)為核心，包括系統(tǒng)行為級(jí)描述與結(jié)構(gòu)級(jí)綜合，系統(tǒng)仿真與測(cè)試驗(yàn)證，系統(tǒng)劃分與指標(biāo)分配，系統(tǒng)決策與文件生成等一整套設(shè)計(jì)工具。第3頁(yè)，共52頁(yè)，2023年，2月20日，星期一1.3EDA系統(tǒng)構(gòu)成EDA技術(shù)研究的對(duì)象是電子設(shè)計(jì)的全過(guò)程，有系統(tǒng)級(jí)、電路級(jí)和物理級(jí)各個(gè)層次的設(shè)計(jì)；涉及的電子系統(tǒng)從低頻、高頻到微波，從線性到非線性，從模擬到數(shù)字，從通用集成電路到專(zhuān)用集成電路構(gòu)造的電子系統(tǒng)，因此EDA技術(shù)研究的范疇相當(dāng)廣泛。如果從PLD開(kāi)發(fā)與應(yīng)用角度看，EDA系統(tǒng)應(yīng)當(dāng)包含以下子模塊：設(shè)計(jì)輸入子模塊設(shè)計(jì)數(shù)據(jù)庫(kù)子模塊分析驗(yàn)證子模塊綜合仿真子模塊布局布線子模塊等第4頁(yè)，共52頁(yè)，2023年，2月20日，星期一1.設(shè)計(jì)輸入模塊：接受用戶的設(shè)計(jì)描述，并進(jìn)行語(yǔ)義正確性、語(yǔ)法規(guī)則的檢查，檢查通過(guò)后，將用戶的設(shè)計(jì)描述轉(zhuǎn)換為EDA軟件系統(tǒng)的內(nèi)部數(shù)據(jù)格式，存入設(shè)計(jì)數(shù)據(jù)庫(kù)備其它模塊調(diào)用。該模塊一般包含針對(duì)不同描述方式的編輯器，如圖形編輯器、文本編輯器等，同時(shí)包含對(duì)應(yīng)的分析器。

2.設(shè)計(jì)數(shù)據(jù)庫(kù)模塊：存放系統(tǒng)提供的庫(kù)單元以及用戶的設(shè)計(jì)描述和中間設(shè)計(jì)結(jié)果。第5頁(yè)，共52頁(yè)，2023年，2月20日，星期一3.分析驗(yàn)證模塊：包括各個(gè)層次的模擬驗(yàn)證、設(shè)計(jì)規(guī)則的檢查、故障診斷等。4.綜合仿真模塊：包括各個(gè)層次的綜合工具，理想的情況是：從高層次到低層次的綜合仿真全部由EDA工具自動(dòng)完成。5.布局布線模塊：實(shí)現(xiàn)由邏輯設(shè)計(jì)到物理實(shí)現(xiàn)的映射，因此該模塊與物理實(shí)現(xiàn)的方式密切相關(guān)。例如，最終的物理實(shí)現(xiàn)可以是門(mén)陣列、可編程邏輯器件等，由于對(duì)應(yīng)的器件不同，因此各自的布局布線工具會(huì)有很大的差異。第6頁(yè)，共52頁(yè)，2023年，2月20日，星期一全球提供EDA軟件工具的廠商有近百家之多，可以分為兩大類(lèi)一類(lèi)是EDA專(zhuān)業(yè)軟件公司開(kāi)發(fā)的EDA軟件工具；另一類(lèi)是半導(dǎo)體器件廠商，為了銷(xiāo)售公司的產(chǎn)品開(kāi)發(fā)的EDA軟件工具。第7頁(yè)，共52頁(yè)，2023年，2月20日，星期一1.4EDA發(fā)展趨勢(shì)1.輸入工具的發(fā)展 早期的原理圖輸入方式80年代末，各種硬件描述語(yǔ)言描述為主的設(shè)計(jì)方式90年代EDA公司相繼推出一批圖形化免編程的設(shè)計(jì)輸入工具,更加直觀且人性化。2.具有混合信號(hào)處理能力 數(shù)字電路設(shè)計(jì)的EDA工具90年代以來(lái)數(shù)/?；旌闲盘?hào)設(shè)計(jì)工具的開(kāi)發(fā)。對(duì)數(shù)字信號(hào)的語(yǔ)言描述IEEE已經(jīng)制定了VHDL標(biāo)準(zhǔn)對(duì)模擬信號(hào)的語(yǔ)言描述正在制定AHDL標(biāo)準(zhǔn)提出了對(duì)微波信號(hào)的MHDL描述語(yǔ)言。

第8頁(yè)，共52頁(yè)，2023年，2月20日，星期一3.更為有效的仿真工具仿真的兩個(gè)階段設(shè)計(jì)前期的系統(tǒng)級(jí)仿真：主要驗(yàn)證系統(tǒng)的功能；設(shè)計(jì)過(guò)程中的電路級(jí)仿真：主要驗(yàn)證系統(tǒng)的性能，決定怎樣實(shí)現(xiàn)設(shè)計(jì)所需的精度。 在整個(gè)電子設(shè)計(jì)過(guò)程中仿真是花費(fèi)時(shí)間最多的工作，也是占用EDA工具資源最多的一個(gè)環(huán)節(jié)。提高仿真的有效性一方面是建立合理的仿真算法，另一方面是系統(tǒng)級(jí)仿真中系統(tǒng)級(jí)模型的建模，電路級(jí)仿真中電路級(jí)模型的建模。預(yù)計(jì)在下一代EDA工具中，仿真工具將有一個(gè)較大的發(fā)展。第9頁(yè)，共52頁(yè)，2023年，2月20日，星期一4.更為理想的綜合工具設(shè)計(jì)綜合工具的目的：將設(shè)計(jì)者的精力從繁瑣的版圖設(shè)計(jì)和分析中轉(zhuǎn)移到設(shè)計(jì)前期的算法開(kāi)發(fā)和功能驗(yàn)證上。設(shè)計(jì)綜合工具由最初的只能實(shí)現(xiàn)邏輯綜合，逐步發(fā)展到可以實(shí)現(xiàn)設(shè)計(jì)前端的綜合直至設(shè)計(jì)后端的版圖綜合以及測(cè)試綜合的理想且系統(tǒng)的綜合工具。設(shè)計(jì)前端的綜合工具也稱(chēng)高層次綜合工具，可以實(shí)現(xiàn)從算法級(jí)的行為描述到寄存器傳輸級(jí)結(jié)構(gòu)描述的轉(zhuǎn)換，給出滿足約束條件的硬件結(jié)構(gòu)。邏輯綜合的結(jié)果將作為版圖綜合的輸入數(shù)據(jù)，進(jìn)行版圖綜合。版圖綜合則是將門(mén)級(jí)和電路級(jí)的結(jié)構(gòu)描述轉(zhuǎn)換成物理版圖的描述，版圖綜合實(shí)現(xiàn)最佳的版圖設(shè)計(jì)。測(cè)試綜合貫穿在設(shè)計(jì)過(guò)程的始終。測(cè)試綜合時(shí)可以消除設(shè)計(jì)中的冗余邏輯、診斷不可測(cè)的邏輯結(jié)構(gòu)、自動(dòng)插入可測(cè)性結(jié)構(gòu)、生成測(cè)試向量，縮短設(shè)計(jì)周期，減少測(cè)試費(fèi)用。第10頁(yè)，共52頁(yè)，2023年，2月20日，星期一5.IP復(fù)用IP（IntellectualProperty）的含義是指知識(shí)產(chǎn)權(quán)、著作權(quán)等，在電子設(shè)計(jì)領(lǐng)域IP核指的是完成某種功能的虛擬電路模塊，一般將IP核分為軟核和硬核。軟核指的是以硬件描述語(yǔ)言進(jìn)行描述的設(shè)計(jì)模塊，允許用戶調(diào)用、或者重新定義關(guān)鍵性能參數(shù)的IP核。硬核指的是以版圖形式描述的設(shè)計(jì)模塊，由于硬核基于一定的設(shè)計(jì)工藝，設(shè)計(jì)者不能再對(duì)其進(jìn)行改動(dòng)。標(biāo)準(zhǔn)：虛擬插座接口協(xié)會(huì)VSIA（VirtualSocketInterfaceAssociation），制定的關(guān)于IP產(chǎn)品的標(biāo)準(zhǔn)與規(guī)范。虛擬元件交易所VCX，以加強(qiáng)IP信息的交流。第11頁(yè)，共52頁(yè)，2023年，2月20日，星期一6.片上系統(tǒng)片上系統(tǒng)SOC（SystemOnChip）集成指的是把一個(gè)完整的系統(tǒng)集成在一個(gè)芯片上。由于微電子技術(shù)的進(jìn)步，已經(jīng)為SOC設(shè)計(jì)實(shí)現(xiàn)提供了硬件基礎(chǔ)；而EDA軟件技術(shù)的發(fā)展，則為SOC設(shè)計(jì)創(chuàng)造了必要的開(kāi)發(fā)平臺(tái)。目前，使用PLD芯片完成SOC設(shè)計(jì)已經(jīng)成為現(xiàn)實(shí)。如Altera公司推出的Excalibur系列器件就是嵌入了硬核RISC微處理器的PLD器件。Xilinx公司最新推出的Virtex系列產(chǎn)品可以完成SOC設(shè)計(jì)。Xilinx公司還提供了大量的軟IP核，有PCI、存儲(chǔ)器、通信模塊和圖像處理等，Virtex系列產(chǎn)品支持這些軟IP核的應(yīng)用，為SOC設(shè)計(jì)提供了可能。第12頁(yè)，共52頁(yè)，2023年，2月20日，星期一1.5常用EDA工具1.MAX+plusIIMAX+plusII是MultipleArrayMatrixandProgrammableLogicUseSystem的縮寫(xiě)，是Altera公司的PLD軟件開(kāi)發(fā)工具?？梢赃\(yùn)行在多種操作平臺(tái)上，提供一種與器件結(jié)構(gòu)無(wú)關(guān)的設(shè)計(jì)環(huán)境，設(shè)計(jì)人員使用開(kāi)發(fā)工具進(jìn)行設(shè)計(jì)，通過(guò)設(shè)計(jì)軟件提供的多種輸入方式，編譯、仿真和綜合，最終將設(shè)計(jì)方案轉(zhuǎn)化為PLD器件所需要的文件格式。MAX+plusII支持Altera公司的部分PLD系列器件的編程，如：Classic系列、MAX系列、FLEX系列和ACEX1K系列等。1.5.1Altera公司的EDA工具第13頁(yè)，共52頁(yè)，2023年，2月20日，星期一2.QuartusIIAltera公司最新推出的QuartusII設(shè)計(jì)軟件支持APEX系列、Cyclone系列、Stratix系列和Excalibur系列等新型系列器件的開(kāi)發(fā)。含有工作組計(jì)算、集成邏輯分析儀、EDA工具集成、多過(guò)程支持、增強(qiáng)重編譯和IP集成等特性。加強(qiáng)了網(wǎng)絡(luò)功能。支持高速I(mǎi)/O設(shè)計(jì)。第14頁(yè)，共52頁(yè)，2023年，2月20日，星期一1.5.2Xilinx公司的EDA工具ISE簡(jiǎn)介ISE（IntegratedSystemConfiguration）是集成系統(tǒng)環(huán)境的簡(jiǎn)稱(chēng)，是Xilinx公司提供的一套完整的軟件工具集，利用ISE可以完成FPGA/CPLD開(kāi)發(fā)過(guò)程中的全部操作。Xilinx公司提供的集成系統(tǒng)環(huán)境ISE，從設(shè)計(jì)輸入、仿真、編譯、綜合、布局布線直至下載都在ISE集成環(huán)境下完成。最新版本:ISE6.x。ISE工具分為輸入工具、仿真工具、綜合工具、實(shí)現(xiàn)工具和輔助工具等幾大類(lèi)。第15頁(yè)，共52頁(yè)，2023年，2月20日，星期一1.5.3Lattice公司的EDA工具 Lattice公司已經(jīng)推出了第四代ispLSI器件的開(kāi)發(fā)軟件ispDesign

EXPERT。在推出ispDesign

EXPERT開(kāi)發(fā)軟件之前，先后有pDS開(kāi)發(fā)軟件、ispSynarioSystem開(kāi)發(fā)軟件和ispEXPERTSystem開(kāi)發(fā)軟件，這些開(kāi)發(fā)軟件均可對(duì)Lattice公司的所有ispLSI器件進(jìn)行設(shè)計(jì)文件的輸入、編譯、仿真、下載。第16頁(yè)，共52頁(yè)，2023年，2月20日，星期一第2章MAX+plusII軟件及應(yīng)用

2.1MAX+plusII軟件概述2.2MAX+plusII使用流程2.3圖形文件輸入2.4文本文件輸入2.5層次化設(shè)計(jì)2.6參數(shù)化模塊庫(kù)的使用2.7軟件使用中常見(jiàn)錯(cuò)誤及其排除第17頁(yè)，共52頁(yè)，2023年，2月20日，星期一MAX+plusII分為商業(yè)版、基本版和學(xué)生版。Altera公司推薦pc系統(tǒng)的使用配置：奔騰系列計(jì)算機(jī)、WindowsNT4.0、Windows98\2000\XP、有效內(nèi)存，參考表2.1、與MicrosoftWindows兼容的圖形卡和17英寸彩色顯示、CD-ROM驅(qū)動(dòng)器、并口和RS232串口。器件系列最小有效內(nèi)存（Mbytes）最小物理內(nèi)存（Mbytes）ACEX1K256128FLEX10K256128FLEX60006432FLEX80006432MAX90006432MAX70004816表2.1MAX+plusII軟件運(yùn)行的內(nèi)存要求第18頁(yè)，共52頁(yè)，2023年，2月20日，星期一使用MAX+plusII軟件進(jìn)行可編程邏輯器件的設(shè)計(jì)開(kāi)發(fā)過(guò)程主要有四個(gè)階段：1.設(shè)計(jì)輸入：原理圖設(shè)計(jì)輸入、硬件描述語(yǔ)言設(shè)計(jì)輸入、波形圖設(shè)計(jì)輸入、底層設(shè)計(jì)輸入、層次設(shè)計(jì)輸入2.設(shè)計(jì)處理3.設(shè)計(jì)校驗(yàn)：包括仿真分析、定時(shí)分析4.器件編程2.1.1MAX+plusII簡(jiǎn)介第19頁(yè)，共52頁(yè)，2023年，2月20日，星期一設(shè)置license：雙擊MAX+plusII圖標(biāo)，進(jìn)入MAX+plusII項(xiàng)目管理器界面。選擇Options/LicenseSetup命令，則出現(xiàn)LicenseSetup對(duì)話框，單擊Browse按鈕，在彈出的LicenseFile對(duì)話框中選擇license.dat文件。如果授權(quán)許可文件正確，將看到LicenseSetup對(duì)話框右側(cè)欄目UnlicensedFeature的功能全部被移到左側(cè)LicensedFeature欄目下，單擊OK，則軟件提供的所有功能可以使用。2.1.2MAX+plusII安裝第20頁(yè)，共52頁(yè)，2023年，2月20日，星期一2.2MAX+plusII使用流程目的：為方便設(shè)計(jì)模塊的管理。項(xiàng)目下的設(shè)計(jì)文件格式可以是原理圖、文本文件、波形圖、符號(hào)以及底層輸入等不同形式。1.建立設(shè)計(jì)項(xiàng)目在MAX+plusII項(xiàng)目管理器File菜單下選中Project/Name，出現(xiàn)對(duì)話框，在項(xiàng)目命名對(duì)話框里，選擇正確的驅(qū)動(dòng)器、路徑，輸入設(shè)計(jì)項(xiàng)目名，按OK，MAX+plusII標(biāo)題欄將會(huì)顯示新建立的項(xiàng)目名稱(chēng)。2.2.1建立項(xiàng)目第21頁(yè)，共52頁(yè)，2023年，2月20日，星期一2.輸入設(shè)計(jì)文件在MAX+plusII的項(xiàng)目管理器File菜單下選中New，出現(xiàn)新建文件對(duì)話框。根據(jù)設(shè)計(jì)文件需要選擇對(duì)應(yīng)的格式。在接著打開(kāi)的編輯窗口輸入設(shè)計(jì)文件，由于文件格式不同，打開(kāi)的編輯窗口也有所不同。第22頁(yè)，共52頁(yè)，2023年，2月20日，星期一1.編譯器在MAX+plusII菜單中選擇Compiler項(xiàng)，出現(xiàn)編譯窗口。2.2.2設(shè)計(jì)處理編譯網(wǎng)表提取數(shù)據(jù)庫(kù)建立邏輯綜合邏輯劃分分配定時(shí)模擬網(wǎng)表裝配第23頁(yè)，共52頁(yè)，2023年，2月20日，星期一選擇Start按鈕，編譯過(guò)程中如果出錯(cuò)，其錯(cuò)誤及警告等信息將會(huì)顯示在自動(dòng)打開(kāi)的Message-Compiler窗口，可以定位錯(cuò)誤。修改錯(cuò)誤，再次運(yùn)行編譯，直至糾正全部錯(cuò)誤。編譯結(jié)束，編譯器將會(huì)產(chǎn)生相應(yīng)的輸出文件，輸出文件的圖標(biāo)出現(xiàn)在對(duì)應(yīng)模塊框的下方，有*.rpt、*.snf和*.pof文件等。雙擊文件圖標(biāo)，可以打開(kāi)輸出文件。3.執(zhí)行編譯第24頁(yè)，共52頁(yè)，2023年，2月20日，星期一2.2.3設(shè)計(jì)檢驗(yàn)檢驗(yàn)過(guò)程分：仿真分析：需要輸入激勵(lì)信號(hào)，重點(diǎn)檢查邏輯功能是否符合設(shè)計(jì)要求。定時(shí)分析：重點(diǎn)檢查設(shè)計(jì)的內(nèi)部定時(shí)及器件的最高工作頻率是否符合設(shè)計(jì)要求。1.仿真分析步驟：打開(kāi)波形圖編輯窗口，建立波形圖文件，接著在波形圖中調(diào)入輸入、輸出引腳和中間節(jié)點(diǎn)，輸入激勵(lì)信號(hào)，進(jìn)行仿真分析。原理：根據(jù)編譯產(chǎn)生的*.SNF文件中包含的邏輯信息和時(shí)間信息，讀取輸入的激勵(lì)信號(hào)，進(jìn)行中間信號(hào)和輸出信號(hào)的分析和計(jì)算。仿真分析結(jié)束：生成仿真波形圖文件*.SCF。第25頁(yè)，共52頁(yè)，2023年，2月20日，星期一(1)打開(kāi)波形圖編輯窗口。(2)從SNF文件中提取節(jié)點(diǎn)信息。第26頁(yè)，共52頁(yè)，2023年，2月20日，星期一(3)波形圖文件存盤(pán)。(4)改變柵格寬度和結(jié)束時(shí)間

改變柵格寬度改變結(jié)束時(shí)間第27頁(yè)，共52頁(yè)，2023年，2月20日，星期一(5)輸入信號(hào)賦值。通過(guò)高電平的或設(shè)置低電平的按鈕進(jìn)行電平設(shè)置。通過(guò)按鈕進(jìn)行時(shí)鐘設(shè)置。設(shè)置時(shí)鐘信號(hào)的起始值時(shí)鐘信號(hào)的最小周期時(shí)鐘周期的放大倍數(shù)常用按鈕：不定狀態(tài)：將被選中的信號(hào)設(shè)置為不定狀態(tài)。高阻狀態(tài)：將被選中的信號(hào)設(shè)置為高阻狀態(tài)。邏輯取反：將被選中的信號(hào)進(jìn)行邏輯取反的操作。周期信號(hào)：將被選中的信號(hào)設(shè)置為周期信號(hào)。組群信號(hào)：將被選中的組群信號(hào)或總線信號(hào)賦組值。第28頁(yè)，共52頁(yè)，2023年，2月20日，星期一(6)仿真分析完成輸入信號(hào)的賦值，將仿真文件初始設(shè)置存盤(pán)后，在MAX+plusII菜單中選擇Simulator，屏幕顯示仿真分析對(duì)話框。第29頁(yè)，共52頁(yè)，2023年，2月20日，星期一點(diǎn)擊Start，當(dāng)顯示零錯(cuò)誤和零警告，點(diǎn)擊OK，屏幕則出現(xiàn)仿真結(jié)果波形圖。波形可以以組的形式顯示，也可以以單個(gè)信號(hào)的形式顯示。第30頁(yè)，共52頁(yè)，2023年，2月20日，星期一1器件選擇在Assign菜單下選擇Device命令項(xiàng)，出現(xiàn)Device對(duì)話框：選擇器件系列選擇器件2.2.4器件選擇與引腳鎖定第31頁(yè)，共52頁(yè)，2023年，2月20日，星期一2引腳鎖定引腳鎖定的含義就是要將設(shè)計(jì)文件的輸入輸出信號(hào)分配到器件特定的引腳上，引腳鎖定的方法有多種，可以采用執(zhí)行Assign下Pin/location/chip命令方式，也可以調(diào)用底層編輯器，選擇Layout/DeviceView，直接將引腳拖到引腳的位置上。輸入信號(hào)的名稱(chēng)引腳的屬性引腳號(hào)第32頁(yè)，共52頁(yè)，2023年，2月20日，星期一運(yùn)行MAX+plusII編譯器Compiler之后，將生成編程文件*.POF、*.JED或*.SOF，編程文件提供給MAX+plusII編程器Programmer，可以對(duì)Altera公司的可編程器件進(jìn)行編程，編程器還可對(duì)器件進(jìn)行校驗(yàn)、試驗(yàn)、檢查器件是否空白、進(jìn)行功能測(cè)試等。在運(yùn)行MAX+plusII編程器Programmer之前，首先將編程硬件與計(jì)算機(jī)相連，插入可編程邏輯器件，然后選擇編程文件，運(yùn)行編程器，將編譯通過(guò)的編程數(shù)據(jù)傳送到可編程器件中。2.2.5器件編程第33頁(yè)，共52頁(yè)，2023年，2月20日，星期一1.設(shè)置編程硬件在MAX+plusII菜單下選擇Programmer，系統(tǒng)進(jìn)入編程狀態(tài)。從菜單欄中選擇Options/HardwareSetup命令，系統(tǒng)彈出HardwareSetup對(duì)話框，單擊對(duì)話框中的下拉按鈕，彈出幾種編程硬件方式，常用的有BitBlaster串行下載硬件設(shè)置和ByteBlaster（MV）并行下載硬件設(shè)置。第34頁(yè)，共52頁(yè)，2023年，2月20日，星期一2.運(yùn)行編程器 選擇編程對(duì)話框Program或Configure，編程模塊將編程數(shù)據(jù)寫(xiě)入可編程器件中。如果編程器件選擇的是MAX系列，則Program按鈕有效；如果選擇的編程器件是FLEX和ACEX系列，則Configure按鈕有效。Examine：將編程數(shù)據(jù)讀入緩沖區(qū)。Verify：檢驗(yàn)器件中的編程數(shù)據(jù)是否同 編譯生成的編程數(shù)據(jù)一致。如果設(shè)置了 編程器件的保密位，則無(wú)法從器件中讀 入數(shù)據(jù)，此時(shí)不能檢驗(yàn)。BlankCheck：測(cè)試器件是否未編程或已被擦除。Test：用*.SCF或*.VEC文件進(jìn)行功能仿真。SecurityBit：選中該項(xiàng)，則在器件中設(shè)置保密位。第35頁(yè)，共52頁(yè)，2023年，2月20日，星期一3.其他格式的編程文件（1）.sof文件：是SRAMObject文件，專(zhuān)門(mén)用于FLEX系列、ACEX系列等器件的串行下載BitBlaster或并行下載ByteBlaster方式的編程文件，（2）.pof文件：是ProgrammingObject文件，主要用于的MAX器件的編程。（3）ASCII碼格式文件：有3種不同擴(kuò)展名的ASCII碼格式文件，分別是.jam、.jed和.ttf。（4）二進(jìn)制格式文件：.jbc和.rbf文件。.jbc文件是JamByte-Code文件，可以供多數(shù)可編程邏輯器件使用。.rbf文件供FLEX系列器件使用的編程文件，該文件的數(shù)據(jù)是低位在前串行方式，因此可以用計(jì)算機(jī)或單片機(jī)等微處理器，以PS或PSA方式對(duì)器件進(jìn)行在線編程。（5）.sbf文件：針對(duì)FLEX系列器件使用BitBlaster串行下載方式且在PS方式下的配置文件。（6）.hex文件：使用第三方編程器對(duì)并行EPROM編程的數(shù)據(jù)文件。第36頁(yè)，共52頁(yè)，2023年，2月20日，星期一產(chǎn)生其他格式的編程文件：在Files菜單下選擇ConvertSRAMObjectFiles，系統(tǒng)進(jìn)入ConvertSRAMObjectFiles對(duì)話框。對(duì)話框分為兩部分，上半部分是轉(zhuǎn)換的輸入源文件，下半部分是轉(zhuǎn)換的輸出文件，點(diǎn)擊OK則完成轉(zhuǎn)換，在對(duì)應(yīng)的目錄下就可以查看到轉(zhuǎn)換后的文件。第37頁(yè)，共52頁(yè)，2023年，2月20日，星期一MAX+plusII提供了原理圖編輯器，通過(guò)該編輯器可以建立并保存原理圖文件。原理圖文件輸入主要包括以下幾個(gè)步驟：（1）原理圖文件的建立（2）原理圖文件的編輯（3）原理圖文件的保存及錯(cuò)誤檢查（4）建立默認(rèn)邏輯符號(hào)2.3圖形文件輸入第38頁(yè)，共52頁(yè)，2023年，2月20日，星期一MAX+plusII中的原理圖文件后綴為*.gdf，在MAX+plusII的項(xiàng)目管理器File菜單下選中New，出現(xiàn)新建文件對(duì)話框。①在對(duì)話框中選擇GraphicEditorfile，即原理圖輸入文件，選擇OK。②在無(wú)名稱(chēng)的原理圖編輯窗口的File菜單下，選中Save或SaveAs，選擇建立項(xiàng)目的目錄，輸入原理圖文件名，按OK。2.3.1原理圖文件的建立第39頁(yè)，共52頁(yè)，2023年，2月20日，星期一編輯原理圖的主要工作有：調(diào)用元器件、連接元器件、建立輸入和輸出引腳等。1.調(diào)用符號(hào)調(diào)用符號(hào)有幾種方法：一是在原理圖編輯窗口的空白處，雙擊鼠標(biāo)左鍵；二是原理圖編輯窗口空白處單擊鼠標(biāo)右鍵，在出現(xiàn)的對(duì)話框內(nèi)選擇entersymbol項(xiàng)；三是在symbol菜單下選擇entersymbol。三種方法執(zhí)行的結(jié)果均出現(xiàn)調(diào)用符號(hào)對(duì)話框，2.3.2原理圖文件的編輯第40頁(yè)，共52頁(yè)，2023年，2月20日，星期一2.邏輯符號(hào)之間的連接邏輯符號(hào)之間的連接：直接連線法：當(dāng)鼠標(biāo)移動(dòng)至邏輯符號(hào)可以連接的引線處，鼠標(biāo)標(biāo)識(shí)變成十字形式，按住鼠標(biāo)左鍵拖到另一邏輯符號(hào)的連接引腳處，即可實(shí)現(xiàn)邏輯符號(hào)對(duì)應(yīng)引腳的連接。命名法：通過(guò)對(duì)邏輯符號(hào)引腳的命名實(shí)現(xiàn)邏輯符號(hào)之間的連接。連接線型的選擇：在Options菜單下選擇LineStyle線型；或原理圖空白處單擊鼠標(biāo)右鍵，在出現(xiàn)的對(duì)話框里選擇LineStyle。線型有幾種，其中細(xì)實(shí)線類(lèi)型為實(shí)際連接線；粗實(shí)線類(lèi)型為總線連接線，表示一組信號(hào)。一般情況下，總線有線網(wǎng)名，如D[7..0]，表示有一個(gè)8位總線D7、D6、…D0。連接線的刪除：選中待刪除的連接線，按DEL鍵。第41頁(yè)，共52頁(yè)，2023年，2月20日，星期一3.建立輸入和輸出信號(hào)輸入和輸出引線的調(diào)用：利用調(diào)用符號(hào)的方法，在調(diào)用符號(hào)對(duì)話框的SymbolName處，輸入input或output，按OK，輸入或輸出引線則出現(xiàn)在原理圖上。輸入和輸出線的命名：指向input或output的默認(rèn)名“PIN_NAME”,雙擊鼠標(biāo),鍵入自定義的名稱(chēng)。按回車(chē)鍵，自動(dòng)指向下一條引線的“PIN_NAME”處，繼續(xù)對(duì)下一條引線命名。4.圖紙尺寸的修改選擇File菜單下的Size，屏幕出現(xiàn)Size對(duì)話框。 Orientation：指明圖紙方向。 SheetSize：選擇圖紙尺寸。 Automatic：自動(dòng)選擇圖紙尺寸。第42頁(yè)，共52頁(yè)，2023年，2月20日，星期一在File菜單下選擇Project/Save&Check命令保存文件，同時(shí)打開(kāi)MAX+plusII編譯器窗口，檢查該文件的錯(cuò)誤并給出報(bào)告。若無(wú)錯(cuò)誤和警告，選擇OK，返回原理圖編輯窗口；若有錯(cuò)誤，錯(cuò)誤提示信息列在Message-Compiler窗口。雙擊錯(cuò)誤信息行Error:…

，MAX+plusII自動(dòng)打開(kāi)原理圖編輯器，并定位在錯(cuò)誤點(diǎn)。2.3.3原理圖文件的處理第43頁(yè)，共52頁(yè)，2023年，2月20日，星期一原理圖輸入文件檢查無(wú)誤，可根據(jù)需要將其建立一個(gè)默認(rèn)邏輯符號(hào)，供其它原理圖文件調(diào)用。操作如下：在File菜單下選擇CreateDefaultSymbol建立默認(rèn)符號(hào)。該邏輯符號(hào)的調(diào)用方法與其它邏輯符號(hào)的調(diào)用方法相同。2.3.4建立默認(rèn)符號(hào)第44頁(yè)，共52頁(yè)，2023年，2月20日，星期一

MAX+plusII軟件平臺(tái)接受的文本設(shè)計(jì)文件：硬件描述語(yǔ)言HDL編寫(xiě)的文件，包括：VHDL、VerilogHDL或AHDL。VHDL文件后綴為.vhd，AHDL文件后綴為*.tdf，VerilogHDL文件后綴為.v。2.4.1VHDL文件的建立

①在MAX+plusII管理器的File菜單下，調(diào)入項(xiàng)目或新建項(xiàng)目。②在MAX+plusII的項(xiàng)目管理器File菜單下，選擇New，在對(duì)話框中選擇TextEditorfile，即文本輸入文件，選擇OK，未命名的文本編輯窗口被打開(kāi)。③在文本編輯窗口的File菜單下，選中Save或SaveAs，在接著出現(xiàn)的窗口下，選擇建立項(xiàng)目的目錄，輸入VHDL文件名，按OK，建立一個(gè)新文本文件。2.4文本文件輸入第45頁(yè)，共52頁(yè)，2023年，2月20日，星期一2.4.2VHDL文件的編輯直接編輯利用模板編輯AHDLT