第七章雙極型邏輯集成電路

第七章雙極型邏輯集成電路第1頁(yè)，共107頁(yè)，2023年，2月20日，星期一2009-3-15韓良2§7-1TTL與非門(mén)電路

TTL（TransistorTransistorLogic）——晶體管晶體管邏輯集成電路是雙極型集成電路的基礎(chǔ)，是集成電路產(chǎn)生最早的產(chǎn)品。第2頁(yè)，共107頁(yè)，2023年，2月20日，星期一2009-3-15韓良3

思考題1.各種結(jié)構(gòu)的TTL與非門(mén)單元電路各自的特點(diǎn)是什么？2.各種結(jié)構(gòu)的TTL與非門(mén)單元電路中各個(gè)元器件的作用是什么？3.什么是OC門(mén)？它解決了什么問(wèn)題？第3頁(yè)，共107頁(yè)，2023年，2月20日，星期一2009-3-15韓良47.1.1兩管單元TTL與非門(mén)

1.結(jié)構(gòu)和工作原理VCCFR2R1ABCT1T2開(kāi)態(tài)：輸入全為高電平或浮空F=A.B.C

T1

反向有源

T2

飽和輸出低電平關(guān)態(tài)：輸入有低電平

T1

深飽和

T2

截止輸出高電平()OLRCESOOLIIrVV-+=22CES2OHCCOHIRVV2-=第4頁(yè)，共107頁(yè)，2023年，2月20日，星期一2009-3-15韓良57.1.1兩管單元TTL與非門(mén)

2.電壓傳輸特性VCCFR2R1ABCT1T201234VoVi0.80.4單位:VF=A.B.C第5頁(yè)，共107頁(yè)，2023年，2月20日，星期一2009-3-15韓良67.1.1兩管單元TTL與非門(mén)

3.抗干擾能力VCCFR2R1ABCT1T201234VoVi0.80.4單位:VVILVIHVOLVLVWVOLVNMLVOHVNMH

從電壓傳輸特性上可以看到，當(dāng)輸入信號(hào)偏離正常的低(高)電平而升高(或降低)時(shí)，輸出的高(低)電平并不是立刻改變。因此，允許輸入的高、低電平信號(hào)各有一個(gè)波動(dòng)范圍。在保證輸出高、低電平基本不變的條件下，輸入電平的允許波動(dòng)范圍稱為輸入端噪聲容限。VOH第6頁(yè)，共107頁(yè)，2023年，2月20日，星期一01234VoVi0.80.4單位:VVOLVNMLVOHVNMHVDDVOHminVSSVOLmaxVILmaxVIHminVNMLmaxVNMHmax第7頁(yè)，共107頁(yè)，2023年，2月20日，星期一2009-3-15韓良87.1.1兩管單元TTL與非門(mén)

4.瞬態(tài)特性VCCFR2R1ABCT1T2截止過(guò)程：由于多射極晶體管T1的反抽作用，T2迅速截止，輸出電平上升速度主要取決于IR2和負(fù)載電容的大小。一般速度較快。導(dǎo)通過(guò)程:導(dǎo)通速度取決于輸出晶體管T2基極驅(qū)動(dòng)電流和負(fù)載電容大小。前者一般較小，導(dǎo)通速度慢。第8頁(yè)，共107頁(yè)，2023年，2月20日，星期一2009-3-15韓良97.1.1兩管單元TTL與非門(mén)

5.常用單元電路形式VCC（a）VCC（b）VCC（c）圖(b)提高了本級(jí)門(mén)低電平抗干擾能力，同時(shí)也使輸出低電平抬高。因此對(duì)后級(jí)門(mén)有一定要求。圖(c)輸出高電平被箝位，使輸出邏輯擺幅變低，提高電平轉(zhuǎn)換速度。靜態(tài)功耗將增大。第9頁(yè)，共107頁(yè)，2023年，2月20日，星期一2009-3-15韓良107.1.1兩管TTL與非門(mén)

6.多發(fā)射極晶體管的設(shè)計(jì)VCCFR2R1ABCT1T2①降低多發(fā)射極晶體管T1反向漏電流的重要性

當(dāng)輸入端全接高電平時(shí)，多發(fā)射極晶體管T1反向有源工作，輸入端產(chǎn)生與T1基極電流成正比的輸入漏電流，會(huì)引起前級(jí)輸出的高電平下降，嚴(yán)重時(shí)會(huì)引起邏輯錯(cuò)誤。第10頁(yè)，共107頁(yè)，2023年，2月20日，星期一2009-3-15韓良11BCE

晶體管反向有源時(shí)，集電結(jié)正偏，基區(qū)寄生電阻在基區(qū)引起電位差，基極電流很少進(jìn)入內(nèi)基區(qū)，即引起晶體管效應(yīng)的基極電流很小，因而產(chǎn)生的反向漏電流很小。②長(zhǎng)脖子基區(qū)減小反向漏電流原理BAC7.1.1兩管TTL與非門(mén)

6.多發(fā)射極晶體管的設(shè)計(jì)第11頁(yè)，共107頁(yè)，2023年，2月20日，星期一2009-3-15韓良12③長(zhǎng)脖子基區(qū)多發(fā)射極晶體管版圖長(zhǎng)脖子基區(qū)長(zhǎng)脖子基區(qū)通常選取2~3方（約500歐姆）等位接觸

為了使多個(gè)發(fā)射區(qū)處于相同的基區(qū)電位，在多個(gè)發(fā)射區(qū)旁應(yīng)設(shè)計(jì)基區(qū)等位孔并用金屬覆蓋。7.1.1兩管TTL與非門(mén)

6.多發(fā)射極晶體管的設(shè)計(jì)第12頁(yè)，共107頁(yè)，2023年，2月20日，星期一2009-3-15韓良13

晶體管反向有源時(shí)，集電結(jié)正偏，由于肖特基二極管正向壓降低對(duì)集電結(jié)進(jìn)行鉗位，基極電流被旁路掉，不會(huì)產(chǎn)生的反向漏電流。只有當(dāng)基極電流較大時(shí)才會(huì)有一部分流入基區(qū)產(chǎn)生的反向漏電流。④肖特基晶體管減小反向漏電流原理P-SubN–-epiP+P+PN+N+EBC7.1.1兩管TTL與非門(mén)

6.多發(fā)射極晶體管的設(shè)計(jì)第13頁(yè)，共107頁(yè)，2023年，2月20日，星期一2009-3-15韓良14⑤肖特基多發(fā)射極晶體管版圖肖特基二極管等位接觸

為了使多個(gè)發(fā)射區(qū)處于相同的基區(qū)電位，在多個(gè)發(fā)射區(qū)旁應(yīng)設(shè)計(jì)基區(qū)等位孔并用金屬覆蓋。7.1.1兩管TTL與非門(mén)

6.多發(fā)射極晶體管的設(shè)計(jì)第14頁(yè)，共107頁(yè)，2023年，2月20日，星期一2009-3-15韓良157.1.2三管單元TTL與非門(mén)

1.結(jié)構(gòu)及工作原理VCCFR2R1ABCR3T1T2T3D開(kāi)態(tài)：輸入全為高電平或浮空T1

反向有源，T2

、T3飽和關(guān)態(tài)：輸入有低電平T1

深飽和，T2

、T3截止CES3OLVV=輸出低電平輸出高電平R2CCOHIRVV2-=-VD第15頁(yè)，共107頁(yè)，2023年，2月20日，星期一2009-3-15韓良16VCCFR2R1ABCR3T1T2T3DT2的作用：提高抗干擾能力加快了導(dǎo)通速度影響了截止速度D的作用：加快T3退飽和(截止)

控制T3飽和度R3的作用：為T(mén)3提供泄放通路（加快截止，對(duì)導(dǎo)通不利）

扇出能力差，速度慢，容性負(fù)載能力差7.1.2三管單元TTL與非門(mén)

2.特點(diǎn)第16頁(yè)，共107頁(yè)，2023年，2月20日，星期一2009-3-15韓良177.1.2三管單元TTL與非門(mén)

3.常用單元電路形式VCCFT1RT3VCCFVCCF（a）（b）（c）圖(b)輸出高電平被箝位降低輸出的邏輯擺幅圖(c)將二極管D改為電阻R。

R=0時(shí),T3不飽和，速度快，但低電平驅(qū)動(dòng)差。

R=∞時(shí)，屬于OC門(mén)，速度慢，低電平驅(qū)動(dòng)強(qiáng)。

一般可取R=100（抗飽和與非門(mén)）

三管單元仍沒(méi)能被以單塊集成電路形式應(yīng)用到市場(chǎng)，而是常作簡(jiǎn)化邏輯單元電路被應(yīng)用在中大規(guī)模集成電路中。第17頁(yè)，共107頁(yè)，2023年，2月20日，星期一2009-3-15韓良187.1.3四管單元TTL與非門(mén)VCCFR2R1ABCR3T1T2T3DT4R4

設(shè)電源電壓VCC=5V,輸入信號(hào)的高、低電平分別為VIH=3.4V,VIL=0.2V。PN結(jié)的開(kāi)啟電壓VON=0.7V。當(dāng)輸入有低電平時(shí)，如VA=

VIL,T1發(fā)射結(jié)必然導(dǎo)通，導(dǎo)通后T1的基極電位被鉗在

VB1=VIL+VON=0.9V第18頁(yè)，共107頁(yè)，2023年，2月20日，星期一2009-3-15韓良197.1.3四管單元TTL與非門(mén)VCCFR2R1ABCR3T1T2T3DT4R4

因此T2的發(fā)射結(jié)不會(huì)導(dǎo)通。由于T1的集電極回路電阻是R2和T2的B-C結(jié)反向電阻之和，阻值非常大，因而T1工作在深飽和區(qū),VCE(sat)=0V。T2截至，Vc2為高電平，VE2為低電平，從而T3導(dǎo)通，T4截至，輸出高電平。R2CCOHIRVV2-=-VD-Vbe3第19頁(yè)，共107頁(yè)，2023年，2月20日，星期一2009-3-15韓良207.1.3四管單元TTL與非門(mén)VCCFR2R1ABCR3T1T2T3DT4R4

當(dāng)輸入全為高電平VIH時(shí)，如果不考慮T2的存在，則應(yīng)有VB1=VIH+VON=4.1V。而由于T2和T4的存在，T2和T4的發(fā)射結(jié)必然同時(shí)導(dǎo)通。VB1被鉗在2.1V，T2導(dǎo)通使Vc2降低而VE2升高，導(dǎo)致T3截至，T4導(dǎo)通，輸出低電平。CES4OLVV=第20頁(yè)，共107頁(yè)，2023年，2月20日，星期一2009-3-15韓良217.1.3四管單元TTL與非門(mén)VCCFR2R1ABCR3T1T2T3DT4R4T3、T4：構(gòu)成推挽輸出，負(fù)載能力加強(qiáng)二極管D：防止T3、T4同時(shí)導(dǎo)通SN54/74和SN54L/74L系列電阻R4：起限流作用第21頁(yè)，共107頁(yè)，2023年，2月20日，星期一2009-3-15韓良227.1.4五管單元TTL與非門(mén)

VCCFR2R1ABCR3T1T2T3DT4R4四管單元與非門(mén)在輸出端從低電平向高電平轉(zhuǎn)換的瞬間，從電源經(jīng)R4、T3、D到T4有瞬態(tài)大電流流過(guò)，因而在二極管D的PN結(jié)有大量的存儲(chǔ)電荷，由于在線路上沒(méi)有泄放回路，這些電荷只能靠管子本身的復(fù)合消失，影響開(kāi)關(guān)速度。第22頁(yè)，共107頁(yè)，2023年，2月20日，星期一2009-3-15韓良237.1.4五管單元TTL與非門(mén)

1.結(jié)構(gòu)及工作原理VCCFR2R1ABCR3T1T2T3T4R5T5R4開(kāi)態(tài)：輸入全為高電平或浮空T1

反向有源，T2、T5飽和T3正向?qū)?，T4截止關(guān)態(tài)：輸入有低電平T1

深飽和，T2、T5截止，T3、T4正向?qū)ㄝ敵龈唠娖紺ES5OLVV=輸出低電平R2CCOHIRVV2-=-Vbe4-Vbe3第23頁(yè)，共107頁(yè)，2023年，2月20日，星期一2009-3-15韓良247.1.4五管單元TTL與非門(mén)

2.特點(diǎn)VCCFR2R1ABCR3T1T2T3T4R5T5R4T3

、T4構(gòu)成達(dá)林頓管，代替四管單元的T3和D，T4的VBE同時(shí)起到電平位移作用，但由于此時(shí)VCB4=VCE3＞0，T4不進(jìn)入飽和，所以T4導(dǎo)通時(shí)基區(qū)的存儲(chǔ)電荷大大減小，而且T4的基極有R4泄放電阻，可在倒相時(shí)泄放存儲(chǔ)電荷，因而提高了電路的工作速度。第24頁(yè)，共107頁(yè)，2023年，2月20日，星期一2009-3-15韓良257.1.4五管單元TTL與非門(mén)

2.特點(diǎn)VCCFR2R1ABCR3T1T2T3T4R5T5R4而且，達(dá)林頓管射隨器的電流增大，輸出電阻小，有利于對(duì)負(fù)載電容的充電。從而提高了電路的工作速度，也增大了電路高電平輸出時(shí)的負(fù)載能力。第25頁(yè)，共107頁(yè)，2023年，2月20日，星期一2009-3-15韓良267.1.4五管單元TTL與非門(mén)

2.特點(diǎn)VCCFR2R1ABCR3T1T2T3T4R5T5R4T3、T4：達(dá)林頓結(jié)構(gòu)，加強(qiáng)驅(qū)動(dòng)T5與T3、T4：構(gòu)成推挽輸出，加強(qiáng)驅(qū)動(dòng)能力；電阻R4

：為T(mén)4提供泄放電荷通路；電阻R5：起限流作用。SN54H/74H系列

做內(nèi)部驅(qū)動(dòng)門(mén)時(shí)，可以取R5=0,以便加快速度第26頁(yè)，共107頁(yè)，2023年，2月20日，星期一2009-3-15韓良277.1.5六管單元TTL與非門(mén)四管和五管與非門(mén)電路中，輸出管T5的基極回路由電阻R3構(gòu)成。當(dāng)輸入電壓Vi≥0.55V時(shí)，T2管開(kāi)始導(dǎo)通，而此時(shí)T5管尚未導(dǎo)通，對(duì)應(yīng)下圖紅線段的線性區(qū)。VCCFR2R1ABCR3T1T2T3T4R5T5R4ViVo00.6v1.3v斜率=R2R3三、四、五管單元第27頁(yè)，共107頁(yè)，2023年，2月20日，星期一2009-3-15韓良287.1.5六管單元TTL與非門(mén)由于電壓傳輸特性曲線上出現(xiàn)了線性區(qū)。使電路的抗干擾能力下降。而且在電路導(dǎo)通的瞬間，由于R3的存在，分走了部分T5的基極驅(qū)動(dòng)電流，使下降時(shí)間延長(zhǎng)。VCCFR2R1ABCR3T1T2T3T4R5T5R4ViVo00.6v1.3v斜率=R2R3三、四、五管單元第28頁(yè)，共107頁(yè)，2023年，2月20日，星期一2009-3-15韓良297.1.5六管單元TTL與非門(mén)VCCFR2R1ABCRbT1T2T3T4R5T5R4RcT6T6,Rb,Rc構(gòu)成有源泄放網(wǎng)絡(luò)代替R3，由于Rb的存在，使T6管比T5管晚導(dǎo)通，所以T2管的發(fā)射極電流全部灌入T5管的基極，使T2和T5管幾乎同時(shí)導(dǎo)通，改善了電壓傳輸特性。提高了抗干擾能力。ViVo00.6v1.3v斜率=R2R3三、四、五管單元有源泄放網(wǎng)絡(luò)在TTL后續(xù)系列電路中被廣泛采用

第29頁(yè)，共107頁(yè)，2023年，2月20日，星期一2009-3-15韓良307.1.5六管單元TTL與非門(mén)VCCFR2R1ABCRbT1T2T3T4R5T5R4RcT6而當(dāng)T5管導(dǎo)通飽和后，T6管也逐漸導(dǎo)通并進(jìn)入飽和，對(duì)T5管進(jìn)行分流，使T5管的飽和度變淺，超量存儲(chǔ)電荷變小，因而T5管退出飽和的速度得到提高。在截止的瞬態(tài)，由于T6的基極沒(méi)有泄放回路，完全靠復(fù)合消除存儲(chǔ)電荷所以T6管比T5管晚截止，使T5管有一個(gè)很好的泄放回路而很快脫離飽和，提高了電路的工作速度。有源泄放網(wǎng)絡(luò)在TTL后續(xù)系列電路中被廣泛采用

第30頁(yè)，共107頁(yè)，2023年，2月20日，星期一2009-3-15韓良317.1.5六管單元TTL與非門(mén)VCCFR2R1ABCRbT1T2T3T4R5T5R4RcT6有源泄放網(wǎng)絡(luò)(T6

RbRc)1.縮短導(dǎo)通時(shí)間和截止時(shí)間，提高了速度。2.同時(shí)使電壓傳輸特性曲線矩形化，增強(qiáng)抗干擾能力。有源泄放網(wǎng)絡(luò)在TTL后續(xù)系列電路中被廣泛采用。

3.降低了功耗第31頁(yè)，共107頁(yè)，2023年，2月20日，星期一2009-3-15韓良327.1.6STTL與非門(mén)

在六管單元基礎(chǔ)上，將進(jìn)入飽和區(qū)工作的晶體管都加上肖特基二極管箝位（采用抗飽和晶體管），減少存儲(chǔ)電荷，提高速度。但VOL略有上升。VCCFR2R1ABCRbT1T2T3T4R5T5R4RcT6SN54S/74S系列第32頁(yè)，共107頁(yè)，2023年，2月20日，星期一2009-3-15韓良337.1.7LSTTL與非門(mén)

1.結(jié)構(gòu)及特點(diǎn)SN54LS/74LS系列1.將多射極晶體管改為肖特基二極管(響應(yīng)快)，提高速度，減小IIH。但是抗干擾能力下降。2.將電阻R4由接地改為接輸出，降低功耗。在STTL單元基礎(chǔ)上改進(jìn)：3.將所有電阻阻值加大，降低功耗。犧牲一定速度。CRbVCCFR2R1ABT2T3T4R5T5R4RcT64.增加兩個(gè)反饋二極管，加快負(fù)載電容放電，并加快T5管導(dǎo)通，提高速度。第33頁(yè)，共107頁(yè)，2023年，2月20日，星期一2009-3-15韓良347.1.7LSTTL與非門(mén)

2.輸入端改進(jìn)SN54ALS/74ALS系列VCCR1ABCT2提高抗干擾能力提高泄放速度ABCT2VCCR1極大地減小了輸入端路電流IIL第34頁(yè)，共107頁(yè)，2023年，2月20日，星期一2009-3-15韓良357.1.8TTLOC門(mén)（OpenCollector）

YVCCVCCVCC

如右圖所示，普通TTL電路在進(jìn)行“線與”時(shí)，如果有兩個(gè)輸出為高電平，另一個(gè)輸出為低電平，則會(huì)有很大的電流灌向輸出低電平的電路。

這個(gè)電流的數(shù)值將遠(yuǎn)遠(yuǎn)超過(guò)正常工作時(shí)的電流，可能使門(mén)電路損壞。采用OC門(mén)可以解決此問(wèn)題。第35頁(yè)，共107頁(yè)，2023年，2月20日，星期一2009-3-15韓良367.1.8TTLOC門(mén)（OpenCollector）

1.基本結(jié)構(gòu)VCCFR1ABCT1T2VCCFR2R1ABCR3T1T2T3VCCFR2R1ABCRbT1T2T5RcT6第36頁(yè)，共107頁(yè)，2023年，2月20日，星期一2009-3-15韓良377.1.8TTLOC門(mén)（OpenCollector）

2.基本應(yīng)用YRLVCCVCCVCCVCCYVCCVCCVCC第37頁(yè)，共107頁(yè)，2023年，2月20日，星期一2009-3-15韓良387.1.9TTL三態(tài)門(mén)輸出有三種狀態(tài)：0,1,Z

當(dāng)OC門(mén)的輸出由低電平變?yōu)楦唠娖綍r(shí)，由于沒(méi)有一般與非門(mén)的有源上拉作用，驅(qū)動(dòng)容性負(fù)載只能通過(guò)數(shù)值較大的上拉電阻來(lái)實(shí)現(xiàn)，所以速度慢，負(fù)載能力差?？梢圆捎萌龖B(tài)邏輯門(mén)電路。第38頁(yè)，共107頁(yè)，2023年，2月20日，星期一2009-3-15韓良397.1.9TTL三態(tài)門(mén)輸出有三種狀態(tài)：0,1,ZVCCMGVCCFAB基本門(mén)控制門(mén)CDFABEBUSG1G2G3應(yīng)用示例第39頁(yè)，共107頁(yè)，2023年，2月20日，星期一2009-3-15韓良40§7-2

單管邏輯門(mén)電路第40頁(yè)，共107頁(yè)，2023年，2月20日，星期一2009-3-15韓良41

思考題1.單管邏輯門(mén)的工作原理是什么？2.單管邏輯門(mén)運(yùn)用特點(diǎn)是什么？級(jí)連時(shí)應(yīng)注意什么？第41頁(yè)，共107頁(yè)，2023年，2月20日，星期一2009-3-15韓良427.2.1單管禁止門(mén)A為0時(shí)，禁止B信號(hào)B為1時(shí)，禁止A信號(hào)VCCRLTABFABF001011100111F=A·BABFABF第42頁(yè)，共107頁(yè)，2023年，2月20日，星期一2009-3-15韓良437.2.2單管串級(jí)與非門(mén)

與單管禁止門(mén)相比較：由單發(fā)射極改為多發(fā)射極，多發(fā)射級(jí)的輸入信號(hào)之間是“與”的關(guān)系。VCCRLTABFCF=A·B·CABFC第43頁(yè)，共107頁(yè)，2023年，2月20日，星期一2009-3-15韓良447.2.3單管邏輯門(mén)的邏輯擴(kuò)展

1.C1-E2連接F1=A1·B1·C1

VCCRLB2F2A1B1C1A2F1=A2A1·B1·C1+A2·B2F2A2B1C1B2A1F2=A2·B2·F1第44頁(yè)，共107頁(yè)，2023年，2月20日，星期一2009-3-15韓良457.2.3單管邏輯門(mén)的邏輯擴(kuò)展

2.C1-C2“線與”F=A1·B1·C1+A2·B2·C2FA1B2C2A2C1B1VCCRLFA1B1C1A2B2C2第45頁(yè)，共107頁(yè)，2023年，2月20日，星期一2009-3-15韓良467.2.3單管邏輯門(mén)的邏輯擴(kuò)展

3.E1-E2連結(jié)RL'A'AFRLF'OPVCCAA'FF’OPF'=A'

·OPF=A·OP第46頁(yè)，共107頁(yè)，2023年，2月20日，星期一2009-3-15韓良477.2.3單管邏輯門(mén)的邏輯擴(kuò)展

4.C1-B2連接VCCRLT2B2FC2T1A1B1C1FA1B1C1B2C2F=A1·B1·C1·B2·C2第47頁(yè)，共107頁(yè)，2023年，2月20日，星期一2009-3-15韓良487.2.3單管邏輯門(mén)的邏輯擴(kuò)展

5.異或非門(mén)F=A⊕BABFVCCRLABF第48頁(yè)，共107頁(yè)，2023年，2月20日，星期一2009-3-15韓良497.2.4單管邏輯門(mén)運(yùn)用特點(diǎn)

1.輸出低電平逐級(jí)提高VCCRLTABFVCCRLTABFVC=VE

+VCES應(yīng)注意不要高于后級(jí)的閾值電壓。必要時(shí)后級(jí)應(yīng)采用高閾值門(mén)將輸出低電平降低。VCCFA高閾值門(mén)VCCRLTABF第49頁(yè)，共107頁(yè)，2023年，2月20日，星期一2009-3-15韓良507.2.4單管邏輯門(mén)運(yùn)用特點(diǎn)

2.驅(qū)動(dòng)基極負(fù)載時(shí)輸出高電平會(huì)被后級(jí)箝位VCCRLTABFVB=VE

+VBE

這時(shí)與基極負(fù)載之間應(yīng)加隔離管。

若驅(qū)動(dòng)多個(gè)負(fù)載，會(huì)有槍電流現(xiàn)象。VCCFRLTABVCCFRLTABVCCVCC第50頁(yè)，共107頁(yè)，2023年，2月20日，星期一2009-3-15韓良51§7-3TTL集成電路版圖設(shè)計(jì)第51頁(yè)，共107頁(yè)，2023年，2月20日，星期一2009-3-15韓良52

思考題1.

集成電路版圖設(shè)計(jì)為什么非常重要？2.版圖設(shè)計(jì)基本尺寸分為哪兩大類？影響它們的因素有哪些？3.晶體管圖形尺寸與哪些因素有關(guān)？4.擴(kuò)散電阻條寬如何確定？5.隔離區(qū)如何劃分？第52頁(yè)，共107頁(yè)，2023年，2月20日，星期一2009-3-15韓良537.3.1集成電路版圖設(shè)計(jì)的重要性

集成電路版圖就是集成電路制作過(guò)程中所需要的光刻掩膜版的設(shè)計(jì)圖，是在考慮工藝條件的基礎(chǔ)上確定了集成電路中每個(gè)器件的形狀、尺寸、位置、及器件之間的連接關(guān)系和連線寬度。

因此，集成電路版圖對(duì)集成電路功能的正確性、性能的好壞起著決定性作用。第53頁(yè)，共107頁(yè)，2023年，2月20日，星期一2009-3-15韓良547.3.1集成電路版圖設(shè)計(jì)的重要性第54頁(yè)，共107頁(yè)，2023年，2月20日，星期一2009-3-15韓良557.3.2TTL集成電路版圖設(shè)計(jì)的一般過(guò)程1.了解工藝流程及工藝參數(shù)，掌握（確定）設(shè)計(jì)規(guī)則；2.

根據(jù)電路參數(shù)要求進(jìn)行定性和定量分析，確定電路結(jié)構(gòu)和各個(gè)元器件的工作參數(shù)；

3.

按器件參數(shù)要求，根據(jù)設(shè)計(jì)規(guī)則設(shè)計(jì)各元件的基本圖形和基本尺寸；第55頁(yè)，共107頁(yè)，2023年，2月20日，星期一2009-3-15韓良567.3.2TTL集成電路版圖設(shè)計(jì)的一般過(guò)程（續(xù)）

4.

劃分隔離區(qū)：處于外延層的電極的電位相同的晶體管可以放在同一個(gè)隔離區(qū)，二極管按晶體管的原則處理，電阻要根據(jù)類型遵循隔離原則；5.布局布線：相關(guān)器件靠近，熱量分布均勻，布線要短，適當(dāng)調(diào)整器件圖形，面積要小，接近方形，滿足封裝要求。第56頁(yè)，共107頁(yè)，2023年，2月20日，星期一2009-3-15韓良577.3.3

版圖設(shè)計(jì)規(guī)則的基本內(nèi)容

版圖設(shè)計(jì)規(guī)則是版圖設(shè)計(jì)過(guò)程中要遵守的各層掩膜圖形的最小線寬及相關(guān)掩膜圖形之間的最小間距，它代表了工藝實(shí)現(xiàn)的水平，但不是唯一設(shè)計(jì)尺寸。

最小線寬一般包括：金屬布線層的最小寬度，引線孔、通孔的最小寬度，各種擴(kuò)散區(qū)的最小寬度等。

最小間距一般包括：同層掩膜版中相鄰圖形之間的最小間距和不同層相關(guān)掩膜版圖形之間的最小間距。如基區(qū)擴(kuò)散最小間距、發(fā)射區(qū)擴(kuò)散與基區(qū)擴(kuò)散最小套刻間距等。第57頁(yè)，共107頁(yè)，2023年，2月20日，星期一2009-3-15韓良587.3.3

版圖設(shè)計(jì)規(guī)則的基本內(nèi)容

1.影響最小線寬的因素：

①制版能力：制版設(shè)備、掩膜版質(zhì)量、操作水平等

②光刻水平：光刻設(shè)備、光刻膠質(zhì)量、操作水平等

③介質(zhì)成分、厚度以及雜質(zhì)分布均勻度等第58頁(yè)，共107頁(yè)，2023年，2月20日，星期一2009-3-15韓良597.3.3

版圖設(shè)計(jì)規(guī)則的基本內(nèi)容

2.影響最小間距的因素①掩膜對(duì)準(zhǔn)容差：掩膜容差、光刻對(duì)準(zhǔn)容差（多次性）②橫向擴(kuò)散：與PN結(jié)深度有關(guān)，具有方向性③耗盡層寬度：與工作電壓、雜質(zhì)濃度有關(guān)④可靠性的余度：包括其它未考慮因素第59頁(yè)，共107頁(yè)，2023年，2月20日，星期一2009-3-15韓良607.3.4

多射級(jí)晶體管的版圖設(shè)計(jì)

1.減小反向漏電流的重要性

當(dāng)輸入端A為高電平，C為低電平時(shí)，VOHVOLVCCFR2R1ACT1T2E1E2NPNI叉E1本來(lái)應(yīng)該截止，現(xiàn)在卻因?yàn)闄M向NPN的存在而有交叉漏電流。I叉大小與橫向NPN的交叉放大系數(shù)有關(guān)。第60頁(yè)，共107頁(yè)，2023年，2月20日，星期一2009-3-15韓良617.3.4

多射級(jí)晶體管的版圖設(shè)計(jì)

1.減小反向漏電流的重要性VCCFR2R1ACT1T2E1E2

當(dāng)輸入端全為高電平時(shí)，T1工作在反向有源，如果較大，會(huì)引起前級(jí)輸出的高電平下降，嚴(yán)重時(shí)會(huì)引起邏輯錯(cuò)誤。VOHVOH第61頁(yè)，共107頁(yè)，2023年，2月20日，星期一2009-3-15韓良627.3.4

多射級(jí)晶體管的版圖設(shè)計(jì)

2.采用長(zhǎng)脖子基區(qū)結(jié)構(gòu)VCCFR2R1ABCT1T2

T1反向有源時(shí)，集電結(jié)正偏，基極電流的大部分不進(jìn)入內(nèi)基區(qū)，減小了晶體管效應(yīng)，βR，β叉均變小。（2~3方）第62頁(yè)，共107頁(yè)，2023年，2月20日，星期一2009-3-15韓良637.3.4

多射級(jí)晶體管的版圖設(shè)計(jì)

3.采用肖特基晶體管結(jié)構(gòu)VCCFR2R1ABCT1T2

T1反向有源時(shí)，集電結(jié)正偏，基極電流的大部分被肖特基二極管分流，減小了晶體管效應(yīng)。第63頁(yè)，共107頁(yè)，2023年，2月20日，星期一2009-3-15韓良647.3.5

二極管的版圖設(shè)計(jì)

根據(jù)電路對(duì)二極管的具體要求（如二極管的正向壓降、反向擊穿電壓、恢復(fù)時(shí)間），選取相應(yīng)結(jié)構(gòu)的二極管。根據(jù)工作電流和對(duì)寄生串連電阻的要求選取相應(yīng)大小的面積。肖特基二極管要注意減小邊緣電場(chǎng)集中現(xiàn)象，以便改善擊穿特性。第64頁(yè)，共107頁(yè)，2023年，2月20日，星期一2009-3-15韓良657.3.6TTL集成電路版圖設(shè)計(jì)舉例——中速中功耗八輸入端與非門(mén)（有與擴(kuò)展端）

(1)靜態(tài)參數(shù)要求第65頁(yè)，共107頁(yè)，2023年，2月20日，星期一2009-3-15韓良66

典型PN結(jié)隔離工藝

P-sub<111>

=7~15cmRBL=20/epi=0.2~0.5cmWepi=5~7mRB=200/Xjc=2.5~3mRE=20/Xje=1.5~2m207.3.6TTL集成電路版圖設(shè)計(jì)舉例——中速中功耗八輸入端與非門(mén)（有與擴(kuò)展端）

(1)工藝條件第66頁(yè)，共107頁(yè)，2023年，2月20日，星期一2009-3-15韓良677.3.6TTL集成電路版圖設(shè)計(jì)舉例

(2)工藝層鈍化層保護(hù)芯片表面，鈍化窗口作為壓焊點(diǎn)鈍化窗口（pad）7器件電極的連線金屬（Metal）6金屬與隔離墻、基區(qū)擴(kuò)散、發(fā)射區(qū)擴(kuò)散的接觸孔引線孔Contact）5制作NPN管的發(fā)射區(qū)，制作外延層電極的歐姆接觸，制作電阻（經(jīng)常用作“磷橋”）發(fā)射區(qū)擴(kuò)散（N+）4制作NPN管的基區(qū)、制作橫向PNP管的發(fā)射區(qū)和集電區(qū)，制作電阻（精度適中）基區(qū)擴(kuò)散（P）3器件間的電性能隔離隔離墻（P+）2減小寄生PNP影響，減小串聯(lián)電阻，制作小電阻（精度差）埋層（N+-BL）1圖層標(biāo)識(shí)主要用途工藝層序號(hào)第67頁(yè)，共107頁(yè)，2023年，2月20日，星期一2009-3-15韓良687.3.6TTL集成電路版圖設(shè)計(jì)舉例

(3)設(shè)計(jì)規(guī)則

1.擴(kuò)散區(qū)與引線孔最小套刻間距62.引線孔最小尺寸10x123.硼擴(kuò)散區(qū)和磷擴(kuò)散區(qū)最小寬度144.硼擴(kuò)與磷擴(kuò)最小套刻間距8

5.硼擴(kuò)、磷擴(kuò)最小間距14

6.隔離擴(kuò)散區(qū)最小寬度16

7.元件與隔離槽最小間距22

8.金屬線最小寬度12

9.金屬線最小間距1010.金屬線與引線孔最小套刻間距4

11.鈍化窗口最小尺寸100x10012.鈍化窗口最小間距10013.隔離槽與鈍化窗口最小間距5014.劃片道最小寬度200第68頁(yè)，共107頁(yè)，2023年，2月20日，星期一2009-3-15韓良697.3.6TTL集成電路版圖設(shè)計(jì)舉例

(4)設(shè)計(jì)規(guī)則解析序號(hào)規(guī)則名稱目的1埋層最小寬度保證光刻質(zhì)量2隔離墻最小寬度保證光刻質(zhì)量和摻雜質(zhì)量3隔離墻與埋層最小間距確保隔離墻與埋層不相接，降低隔離結(jié)擊穿電壓4基區(qū)擴(kuò)散最小寬度保證光刻質(zhì)量5基區(qū)擴(kuò)散最小間距防止不相關(guān)的基區(qū)擴(kuò)散短接，確保電隔離6基區(qū)擴(kuò)散與隔離墻最小間距防止基區(qū)擴(kuò)散與隔離墻短接，確保電隔離7發(fā)射區(qū)最小寬度保證光刻質(zhì)量8發(fā)射區(qū)最小間距防止不相關(guān)的發(fā)射區(qū)擴(kuò)散短接，確保電隔離9發(fā)射區(qū)與隔離墻最小間距確保發(fā)射區(qū)擴(kuò)散與隔離墻不相接，防止降低隔離結(jié)擊穿電壓10發(fā)射區(qū)與基區(qū)擴(kuò)散最小間距確保發(fā)射區(qū)擴(kuò)散與基區(qū)擴(kuò)散不相接，防止降低集電結(jié)擊穿電壓序號(hào)規(guī)則名稱目的11基區(qū)擴(kuò)散對(duì)發(fā)射區(qū)擴(kuò)散的最小包含距離防止發(fā)射結(jié)與集電結(jié)短接12引線孔最小寬度保證光刻質(zhì)量13擴(kuò)散區(qū)對(duì)引線孔的最小包含距離防止PN結(jié)短路14金屬最小寬度保證光刻質(zhì)量15金屬最小間距保證光刻質(zhì)量16金屬對(duì)引線孔的最小包含距離保證連接質(zhì)量17鈍化窗口最小寬度保證壓焊質(zhì)量18鈍化窗口最小距離保證壓焊質(zhì)量19金屬對(duì)鈍化窗口的最小包含距離保證壓焊質(zhì)量20鈍化窗口距器件圖形最小距離減小壓焊對(duì)器件的影響第69頁(yè)，共107頁(yè)，2023年，2月20日，星期一2009-3-15韓良707.3.6TTL集成電路版圖設(shè)計(jì)舉例

(5)選定電路結(jié)構(gòu)VCCFR2R1I1I8RbT1T2T3T4R5T5R4RcT6R1與擴(kuò)展第70頁(yè)，共107頁(yè)，2023年，2月20日，星期一2009-3-15韓良717.3.6TTL集成電路版圖設(shè)計(jì)舉例

(6)隔離區(qū)劃分

根據(jù)隔離原理劃分6個(gè)隔離區(qū)（不含鉗位二極管）：

T1，

T2，

T3和T4，

T5，

Rb、Rc和T6，

R1、R2、R4和R5。

VCCFR2R1I1I8RbT1T2T3T4R5T5R4RcT6EXT第71頁(yè)，共107頁(yè)，2023年，2月20日，星期一2009-3-15韓良727.3.7

其它TTL集成電路版圖實(shí)例

(1)有或擴(kuò)展端的5輸入與非門(mén)VCCFR2R1R3T1T2T3T4R5T5R4I1I5劃分5個(gè)隔離區(qū)：

T1，

T2，

T3和T4，

T5，

R1、R2、R3、R4和R5。

電路第72頁(yè)，共107頁(yè)，2023年，2月20日，星期一2009-3-15韓良73§7-4

ECL電路第73頁(yè)，共107頁(yè)，2023年，2月20日，星期一2009-3-15韓良74

發(fā)射極耦合邏輯（ECL）電路是電流型邏輯電路，晶體管不進(jìn)入飽和區(qū)工作，而是在截止和放大兩個(gè)狀態(tài)間轉(zhuǎn)換，電平變化幅度小，因而速度快，但功耗大。第74頁(yè)，共107頁(yè)，2023年，2月20日，星期一2009-3-15韓良75

思考題1.ECL電路速度快的原因有哪些？2.ECL電路為什么要用射極跟隨器？3.射極跟隨器有哪些作用？4.參考電壓源有什么作用？5.

ECL電路版圖設(shè)計(jì)有什么特點(diǎn)？第75頁(yè)，共107頁(yè)，2023年，2月20日，星期一2009-3-15韓良767.4.1ECL電路工作原理

1.ECL電路基本單元----或/或非門(mén)-VEEABornor22024550k50k7799076.1k4.96k2k2k電流開(kāi)關(guān)參考電壓源射極跟隨器第76頁(yè)，共107頁(yè)，2023年，2月20日，星期一2009-3-15韓良777.4.1ECL電路工作原理

2.電流開(kāi)關(guān)-VEEABC2C122024550k50k779VBB(-5.2V)RERPARPBRC1RC2T1AT1BT2T1A、T1B為輸入管，T2為定偏管。工作時(shí)VEE=-5.2V

輸入信號(hào)的高低電平各為VIH=-0.92V,VIL=-1.75V。

當(dāng)A、B都輸入低電平時(shí)，T1A,T1B的基極都是-1.75V，

定偏電壓：VBB=(VOH+VOL)/2=-1.3V-1.75V第77頁(yè)，共107頁(yè)，2023年，2月20日，星期一2009-3-15韓良787.4.1ECL電路工作原理

2.電流開(kāi)關(guān)-VEEABC2C122024550k50k779VBB(-5.2V)RERPARPBRC1RC2T1AT1BT2而此時(shí)T2的基極電平更高些(-1.3V)，故T2導(dǎo)通并將其發(fā)射極點(diǎn)平鉗位在VE=VBB-VBE=-2.07V(假定發(fā)射結(jié)的正向?qū)▔航禐?.77V)。這時(shí)T1A,T1B的發(fā)射結(jié)上只有0.32V，故T1A,T1B截至，T2導(dǎo)通。C1為高電平，C2為低電平。-1.75V第78頁(yè)，共107頁(yè)，2023年，2月20日，星期一2009-3-15韓良797.4.1ECL電路工作原理

2.電流開(kāi)關(guān)-VEEABC2C122024550k50k779VBB(-5.2V)RERPARPBRC1RC2T1AT1BT2當(dāng)A、B有高輸入電平時(shí)，假定A為高電平，T1A的基極為-0.92V,高于VBB,所以T1A導(dǎo)通并將發(fā)射極電平鉗在VE=VIH-VBE=-1.69V。此時(shí)，加在T2發(fā)射結(jié)上的電壓只有0.39V，故T2截至，C1為低電平，C2為高電平。-1.3V第79頁(yè)，共107頁(yè)，2023年，2月20日，星期一2009-3-15韓良807.4.1ECL電路工作原理

2.電流開(kāi)關(guān)-VEEABC2C122024550k50k779VBB(-5.2V)RERPARPBRC1RC2T1AT1BT2此電路的作用相當(dāng)于一個(gè)電流開(kāi)關(guān)，時(shí)而把電流撥給輸入管，時(shí)而又把電流撥給T2管。C1=A+B(nor)C2=A+B(or)第80頁(yè)，共107頁(yè)，2023年，2月20日，星期一2009-3-15韓良817.4.1ECL電路工作原理

2.電流開(kāi)關(guān)RPA、RPB是為了防止輸入浮空效應(yīng)。改進(jìn)：用恒流源代替RE

在兩種狀態(tài)中，電流IRE的值不同，因而為了使兩端輸出低電平一致，RC1、RC2應(yīng)取不同的值。VOH

=0V

VOL=-IC1

RC1=-IC2

RC2-VEEABC2C122024550k50k779VBB(-5.2V)RERPARPBRC1RC2T1AT1BT2第81頁(yè)，共107頁(yè)，2023年，2月20日，星期一2009-3-15韓良827.4.1ECL電路工作原理

2.電流開(kāi)關(guān)問(wèn)題：電流開(kāi)關(guān)雖然完成了邏輯功能，但是直接級(jí)聯(lián)時(shí)會(huì)使輸入晶體管進(jìn)入飽和，失去高速的特點(diǎn)。例如：前一級(jí)的A或B輸入為低電平，則前一級(jí)輸出高電平，即后一級(jí)VA輸入高電平0V,-VEEABC2C122024550k50k779VBB(-5.2V)RERPARPBRC1RC2T1AT1BT2第82頁(yè)，共107頁(yè)，2023年，2月20日，星期一2009-3-15韓良837.4.1ECL電路工作原理

2.電流開(kāi)關(guān)-VEEABC2C122024550k50k779VBB(-5.2V)RERPARPBRC1RC2T1AT1BT2-VEEABC2C122024550k50k779VBB(-5.2V)RERPARPBRC1RC2T1AT1BT2第83頁(yè)，共107頁(yè)，2023年，2月20日，星期一2009-3-15韓良847.4.1ECL電路工作原理

2.電流開(kāi)關(guān)后一級(jí)VA輸入高電平0V,T1A導(dǎo)通，VC1輸出低電平（小于0V），因而T1A飽和導(dǎo)通。-VEEABC2C122024550k50k779VBB(-5.2V)RERPARPBRC1RC2T1AT1BT2第84頁(yè)，共107頁(yè)，2023年，2月20日，星期一2009-3-15韓良857.4.1ECL電路工作原理

3.射級(jí)跟隨器-VEEABornor22024550k50k7799076.1k4.96k2k2k

避免輸入晶體管進(jìn)入飽和的辦法，采用射極跟隨器。射極跟隨器第85頁(yè)，共107頁(yè)，2023年，2月20日，星期一2009-3-15韓良867.4.1ECL電路工作原理

3.射級(jí)跟隨器VOH

=-Vbe3=-Vbe4VOL

=

-Vbe3-IC1

RC1

=-Vbe4-IC2

RC2

VL

=IC1

RC1=IC2

RC2

為了實(shí)現(xiàn)前后級(jí)耦合時(shí)電平匹配，要求：VL

Vbe，取VL=VbeT3、T4進(jìn)行電平移位典型值：VOH

-0.9

VVOL-1.7VVBB-1.3

V-VEEornor2k2kC1C2T3T4RO3RO4第86頁(yè)，共107頁(yè)，2023年，2月20日，星期一2009-3-15韓良877.4.1ECL電路工作原理

3.射級(jí)跟隨器（續(xù)）ornor-VEE2k2kC1C2T3T4RO3RO4-VEE2k2kRO3RO4

可以開(kāi)射級(jí)輸出，更好地實(shí)現(xiàn)系統(tǒng)匹配。

可以接多個(gè)射級(jí)跟隨器，實(shí)現(xiàn)更多個(gè)輸出。

具有電流放大作用，提高了負(fù)載能力。第87頁(yè)，共107頁(yè)，2023年，2月20日，星期一2009-3-15韓良887.4.1ECL電路工作原理

4.參考電壓源-VEEABornor22024550k50k7799076.1k4.96k2k2k參考電壓源第88頁(yè)，共107頁(yè)，2023年，2月20日，星期一2009-3-15韓良897.4.1ECL電路工作原理

4.參考電壓源9076.1k4.96k-VEEVBBR3R1R2對(duì)參考電壓的要求:VBB

=(VOH

+

VOL)/2=(-2Vbe-IC1

RC1)/2=-3Vbe/2VBB

VEE2VbeR1+R2R1Vbe實(shí)際電路：適當(dāng)選取電阻R1、R2的值即可達(dá)到要求值。第89頁(yè)，共107頁(yè)，2023年，2月20日，星期一2009-3-15韓良907.4.2ECL電路的特點(diǎn)1.所有晶體管都不進(jìn)入飽和區(qū)工作，沒(méi)有超量存儲(chǔ)電荷，速度快；2.邏輯擺幅小，節(jié)點(diǎn)電容充放電幅度小，速度快；3.功耗大，噪聲容限低。但是兩種工作狀態(tài)下的電源電流幾乎相同，內(nèi)部噪聲小。第90頁(yè)，共107頁(yè)，2023年，2月20日，星期一2009-3-15韓良917.4.3ECL電路邏輯擴(kuò)展

1.ECL或與非/或與門(mén)-VEEABF1F2DCVBBF1=(A+B)(C+D)F2=(A+B)(C+D)第91頁(yè)，共107頁(yè)，2023年，2月20日，星期一2009-3-15韓良927.4.3ECL電路版圖設(shè)計(jì)特點(diǎn)

1.晶體管采用條狀結(jié)構(gòu)，較小基極電阻，降低噪聲，盡量減小尺寸，以便提高特征頻率。2.輸出晶體管形狀、尺寸要相同，放在等溫線上，以便減小特性差異。3.

精度高、比例關(guān)系強(qiáng)的電阻條寬要相等，寬度適當(dāng)，并行排放。精度不高的高阻值電阻采用溝道電阻。電阻的排放要注意溫場(chǎng)。第92頁(yè)，共107頁(yè)，2023年，2月20日，星期一2009-3-15韓良93§7-5

I2L電路第93頁(yè)，共107頁(yè)，2023年，2月20日，星期一2009-3-15韓良94

集成注入邏輯（IntegratedInjectionLogic,I2L）電路占用芯片面積小，功耗低，但速度慢，驅(qū)動(dòng)能力弱。第94頁(yè)，共107頁(yè)，2023年，2月20日，星期一2009-3-15韓良95

思考題1.I2L電路的集成度為什么會(huì)很高？2.I2L電路的速度為什么會(huì)很慢？3.進(jìn)行I2L電路版圖設(shè)計(jì)時(shí)應(yīng)注意那些問(wèn)題？第95頁(yè)，共107頁(yè)，2023年，2月20日，星期一2009-3-15