組合邏輯電路仿真演示

（優(yōu)選）組合邏輯電路仿真ppt講解現(xiàn)在是1頁\一共有54頁\編輯于星期一實驗1：邏輯轉(zhuǎn)換儀的使用例：創(chuàng)建數(shù)字電路（TTL74系列門電路），將輸入輸出端連接到邏輯轉(zhuǎn)換儀。現(xiàn)在是2頁\一共有54頁\編輯于星期一邏輯函數(shù)的化簡及轉(zhuǎn)換由邏輯圖得到真值表現(xiàn)在是3頁\一共有54頁\編輯于星期一邏輯函數(shù)的化簡及轉(zhuǎn)換由真值表得到最小項表達(dá)式現(xiàn)在是4頁\一共有54頁\編輯于星期一邏輯函數(shù)的化簡及轉(zhuǎn)換由真值表得到最簡表達(dá)式現(xiàn)在是5頁\一共有54頁\編輯于星期一邏輯函數(shù)的化簡及轉(zhuǎn)換得到與非形式的邏輯圖現(xiàn)在是6頁\一共有54頁\編輯于星期一組合邏輯電路的分析舉例：創(chuàng)建邏輯電路，邏輯轉(zhuǎn)換儀XLC1接入?，F(xiàn)在是7頁\一共有54頁\編輯于星期一組合邏輯電路的分析分析真值表和最簡表達(dá)式現(xiàn)在是8頁\一共有54頁\編輯于星期一組合邏輯電路的分析同理，將Y2接入XLC1結(jié)合Y1、Y2的表達(dá)式及真值表，可知該電路為一位全加器電路。Y1為全加器的和，Y2為全加器產(chǎn)生的進(jìn)位?，F(xiàn)在是9頁\一共有54頁\編輯于星期一2、畫出圖示電路，仿真列出電路真值表，判斷電路的邏輯功能現(xiàn)在是10頁\一共有54頁\編輯于星期一實驗2組合邏輯電路的設(shè)計1、半加器的電路仿真現(xiàn)在是11頁\一共有54頁\編輯于星期一組合邏輯電路的設(shè)計根據(jù)給定設(shè)計要求，設(shè)計出邏輯電路，目標(biāo)是以最少的元器件構(gòu)建滿足功能要求的邏輯電路傳統(tǒng)設(shè)計（人工設(shè)計）步驟：（1）分析題意，將文字?jǐn)⑹龀橄鬄檫壿嬅枋?，定義輸入輸出邏輯變量（2）根據(jù)邏輯功能要求列出真值表（3）由真值表寫出邏輯關(guān)系表達(dá)式，并化簡為最簡邏輯表達(dá)式（4）按最簡邏輯表達(dá)式構(gòu)建邏輯電路基于Multisim設(shè)計組合邏輯電路過程大大簡化，但思路與人工設(shè)計基本相同現(xiàn)在是12頁\一共有54頁\編輯于星期一組合邏輯電路的設(shè)計例：設(shè)計一汽車告警系統(tǒng)，在以下情況下產(chǎn)生告警信號：啟動開關(guān)啟動而車門未關(guān)；啟動開關(guān)啟動而安全帶未系好；啟動開關(guān)啟動而車門未關(guān)、安全帶也未系好。設(shè)計：（1）定義輸入輸出邏輯變量，文字?jǐn)⑹龀橄鬄檫壿嬅枋鲚斎胱兞?個：啟動開關(guān)（啟動/未啟動）、車門（關(guān)/未關(guān)）、安全帶（系好/未系好）輸出變量1個：告警信號（產(chǎn)生/未產(chǎn)生）用A、B、C、F表示這些變量，邏輯描述為：現(xiàn)在是13頁\一共有54頁\編輯于星期一組合邏輯電路的設(shè)計A=1/0，啟動開關(guān)=啟動/未啟動B=1/0，車門=關(guān)/未關(guān)C=1/0，安全帶=系好/未系好F=1/0，告警信號=產(chǎn)生/未產(chǎn)生（2）根據(jù)邏輯功能要求列出真值表：序號ABCF1000020010301004011051001610117110181110現(xiàn)在是14頁\一共有54頁\編輯于星期一組合邏輯電路的分析與設(shè)計（3）由真值表寫出邏輯關(guān)系表達(dá)式，并化簡為最簡邏輯表達(dá)式調(diào)用邏輯轉(zhuǎn)換儀，輸入真值表，再得到最簡表達(dá)式現(xiàn)在是15頁\一共有54頁\編輯于星期一組合邏輯電路的設(shè)計（4）按最簡邏輯表達(dá)式構(gòu)建邏輯電路現(xiàn)在是16頁\一共有54頁\編輯于星期一實驗3常用組合電路性能測試與仿真分析1、“一位全加器74LS183”性能測試輸入輸出端子不多，采用開關(guān)提供輸入信號，指示燈觀察輸出結(jié)果注：D是SOP封裝的，N是DIP封裝現(xiàn)在是17頁\一共有54頁\編輯于星期一常用組合電路性能測試與仿真分析“一位全加器74LS183”性能測試A1=B1=CN1=0,S1=0,1CN1=0A1=1,B1=CN1=0,S1=1,1CN1=0現(xiàn)在是18頁\一共有54頁\編輯于星期一常用組合電路性能測試與仿真分析依此類推，使ABC三個鍵按000、001、010…111組合，運行，觀測輸出結(jié)果，列寫測試結(jié)果。輸入輸出A1B1CN1S11CN10000010010010101100100110101010110111111現(xiàn)在是19頁\一共有54頁\編輯于星期一常用組合電路性能測試與仿真分析輸入端A1、B1，前級進(jìn)位端CN1本位和S1、進(jìn)位端1CN1借助邏輯分析儀可構(gòu)建真值表，轉(zhuǎn)換為表達(dá)式，得到本位和S1、進(jìn)位端1CN1的表達(dá)式測試說明：待測試芯片輸入輸出引腳多時，輸入信號可用字信號發(fā)生器，輸出信號用邏輯分析儀或LED現(xiàn)在是20頁\一共有54頁\編輯于星期一常用組合電路性能測試與仿真分析

全加器仿真分析兩個或兩個以上切換至上觸點（輸入1），指示燈X1亮。具有三人表決器的功能?，F(xiàn)在是21頁\一共有54頁\編輯于星期一2、字信號發(fā)生器（WordGenerator）用于產(chǎn)生數(shù)字信號（最多32位），作為數(shù)字信號源字信號編輯區(qū)高16位低16位數(shù)據(jù)準(zhǔn)備端觸發(fā)端現(xiàn)在是22頁\一共有54頁\編輯于星期一字信號編輯區(qū)：按順序顯示待輸出的數(shù)字信號，可直接編輯修改Controls選擇區(qū)域：數(shù)字信號輸出控制Cycle：從起始地址開始循環(huán)輸出，數(shù)量由Settings對話框設(shè)定Burst：輸出從起始地址開始至終了地址的全部數(shù)字信號Step：單步輸出數(shù)字信號Set按鈕：設(shè)置數(shù)字信號類型和數(shù)量Display選擇：十六進(jìn)制、十進(jìn)制、二進(jìn)制、ASCII碼Trigger選擇：內(nèi)觸發(fā)、外觸發(fā)、上升沿、下降沿Frequency：輸出數(shù)字信號的頻率字信號發(fā)生器（WordGenerator）現(xiàn)在是23頁\一共有54頁\編輯于星期一字信號發(fā)生器（WordGenerator）Set：設(shè)置數(shù)字信號類型和數(shù)量Pre-setPatterns:不改變字信號編輯區(qū)的數(shù)字信號載入數(shù)字信號文件*.dp存儲數(shù)字信號將字信號編輯區(qū)的數(shù)字信號清零數(shù)字信號從初始地址至終了地址輸出數(shù)字信號從終了地址至初始地址輸出數(shù)字信號按右移方式輸出數(shù)字信號按左移方式輸出數(shù)字信號的數(shù)量InitialPattern:設(shè)置數(shù)字信號初始值，只在ShiftRight、ShiftLeft選項起作用?，F(xiàn)在是24頁\一共有54頁\編輯于星期一2、譯碼器的仿真分析譯碼器是編碼器的反操作，將二進(jìn)制代碼譯成高低電平信號，包括二進(jìn)制譯碼器、二-十進(jìn)制譯碼器、顯示譯碼器。以二進(jìn)制譯碼器74LS138（3線-8線譯碼器）為例?，F(xiàn)在是25頁\一共有54頁\編輯于星期一相關(guān)虛擬儀器：邏輯分析儀（LogicAnalyzer）

用于同步記錄和顯示16位數(shù)字信號，可用于對數(shù)字信號的高速采集和時序分析接輸入信號觸發(fā)控制端時鐘控制端接外部時鐘現(xiàn)在是26頁\一共有54頁\編輯于星期一操作界面：左側(cè)16個小圓圈代表16個輸入端，若接有被測信號，則出現(xiàn)黑圓點左側(cè)第1區(qū):Stop:停止仿真Reset：復(fù)位并清除顯示波形Reverse：改變屏幕背景顏色左側(cè)第2區(qū):T1、T2：讀數(shù)指針1和2離開掃描線零點的時間T2-T1：兩讀數(shù)指針之間的時間差Clock/Div:顯示屏上每個水平刻度現(xiàn)實的時鐘脈沖數(shù)Set按鈕:設(shè)置時鐘脈沖邏輯分析儀（LogicAnalyzer）現(xiàn)在是27頁\一共有54頁\編輯于星期一邏輯分析儀（LogicAnalyzer）單擊Set，彈出ClocksetupClockSource：選擇外/內(nèi)時鐘ClockRate：時鐘頻率SamplingSetting：取樣方式Pre-triggerSamples：前沿觸發(fā)取樣數(shù)Post-triggerSamples：后沿觸發(fā)取樣數(shù)ThresholdVolt.：閾值電壓現(xiàn)在是28頁\一共有54頁\編輯于星期一邏輯分析儀（LogicAnalyzer）Trigger區(qū)：設(shè)置觸發(fā)方式，單擊Set按鈕TriggerClockEdge：觸發(fā)方式Positive上升沿、Negative下降沿、Both升降沿觸發(fā)TriggerQualifier：觸發(fā)限定字（0、1、x(0、1皆可)）TriggerPatterns：觸發(fā)樣本，可設(shè)置樣本A、B、CTriggerCombinations：選擇組合的觸發(fā)樣本現(xiàn)在是29頁\一共有54頁\編輯于星期一3、編碼器的仿真分析編碼器的仿真分析：優(yōu)先編碼器74LS148編碼器74LS148輸出為反碼，在其輸出端加反相器變成原碼輸出，輸出代碼用LED數(shù)碼管顯示。現(xiàn)在是30頁\一共有54頁\編輯于星期一現(xiàn)在是31頁\一共有54頁\編輯于星期一實驗4數(shù)據(jù)選擇器的仿真分析實驗內(nèi)容：用8選一的數(shù)據(jù)選擇器設(shè)計一個表決電路電路功能：電路有3個輸入變量A、B、C和一個控制變量M。M=0，電路實現(xiàn)“意見一致”功能（ABC全部同意時，表決通過，否則表決不通過）；M=1，實現(xiàn)“多數(shù)表決”功能。（ABC中多數(shù)同意，則表決通過。設(shè)計要求：用開關(guān)產(chǎn)生M信號。用字信號發(fā)生器產(chǎn)生地址，用指示燈指示表決結(jié)果，并用邏輯分析儀觀察所有輸入輸出信號?，F(xiàn)在是32頁\一共有54頁\編輯于星期一作業(yè)：用譯碼器設(shè)計一位全加器基本要求：

1、自動生成譯碼器的地址輸入

2、用相應(yīng)的顯示器件指示出和及進(jìn)位的狀態(tài)。擴(kuò)展要求：顯示加數(shù)、被加數(shù)、來自低位的進(jìn)位的狀態(tài)?，F(xiàn)在是33頁\一共有54頁\編輯于星期一實驗5組合邏輯電路的綜合練習(xí)1、設(shè)計一個余3碼轉(zhuǎn)換成8421碼的電路要求：能夠顯示輸入代碼和輸出代碼2、用雙四選一數(shù)據(jù)選擇器實現(xiàn)全加器要求：能夠顯示輸入位和輸出為的變化3、設(shè)計一位余8421碼的求和電路要求：能夠顯示輸入代碼和輸出代碼現(xiàn)在是34頁\一共有54頁\編輯于星期一實驗6觸發(fā)器電路仿真分析觸發(fā)器：具有記憶功能的存儲器件，是構(gòu)建時序邏輯電路的最基本單元。觸發(fā)器（trigger）是個特殊的存儲過程，它的執(zhí)行不是由程序調(diào)用，也不是手工啟動，而是由事件來觸發(fā)種類：RS觸發(fā)器、D觸發(fā)器、JK觸發(fā)器、T'觸發(fā)器1.基本觸發(fā)器

由兩個與非門交叉耦合構(gòu)成?，F(xiàn)在是35頁\一共有54頁\編輯于星期一電路如圖現(xiàn)在是36頁\一共有54頁\編輯于星期一7.6觸發(fā)器電路仿真分析D觸發(fā)器：時鐘類觸發(fā)器。功能：置位、復(fù)位。在時鐘信號作用下，輸入端D的狀態(tài)（1或0），使輸出端置位或復(fù)位。D觸發(fā)器邏輯符號D觸發(fā)器功能表DQnQn+1000010101111D觸發(fā)器邏輯符號現(xiàn)在是37頁\一共有54頁\編輯于星期一7.6觸發(fā)器電路仿真分析D觸發(fā)器仿真信號源：現(xiàn)在是38頁\一共有54頁\編輯于星期一7.6觸發(fā)器電路仿真分析JK觸發(fā)器時鐘類觸發(fā)器功能：保持、置0、置1、翻轉(zhuǎn)。在時鐘信號作用下，輸入端J、K的狀態(tài)（1或0），使輸出端保持、置位、復(fù)位、翻轉(zhuǎn)。功能表邏輯符號JKQn+100Qn01010111(Qn)'現(xiàn)在是39頁\一共有54頁\編輯于星期一7.6觸發(fā)器電路仿真分析JK觸發(fā)器仿真現(xiàn)在是40頁\一共有54頁\編輯于星期一7.6觸發(fā)器電路仿真分析觸發(fā)器是構(gòu)建時序邏輯電路的基本組成部分觸發(fā)器種類多，但常用只有D觸發(fā)器、JK觸發(fā)器用觸發(fā)器構(gòu)成的時序電路分析構(gòu)建電路時鐘源分段線性源邏輯分析儀現(xiàn)在是41頁\一共有54頁\編輯于星期一7.7時序電路設(shè)計與仿真分析時序邏輯電路由組合邏輯電路和存儲電路（觸發(fā)器）組成，并在時鐘信號控制下工作。常用時序電路有：寄存器、移位寄存器、計數(shù)器、順序脈沖發(fā)生器、序列信號發(fā)生器。7.7.1十進(jìn)制加減計數(shù)器74LS192帶預(yù)置輸入的十進(jìn)制加減可逆計數(shù)器【設(shè)計】用74LS192設(shè)計一個二十五進(jìn)制減計數(shù)器?，F(xiàn)在是42頁\一共有54頁\編輯于星期一7.7時序電路設(shè)計與仿真分析7.7.2雙向移位寄存器74LS1944位雙向通用移位寄存器器【設(shè)計】用74LS194設(shè)計一個流水燈電路?，F(xiàn)在是43頁\一共有54頁\編輯于星期一7.7時序電路設(shè)計與仿真分析7.7.3序列信號發(fā)生器電路設(shè)計序列信號：串行數(shù)字信號序列信號發(fā)生器：能產(chǎn)生序列信號的電路構(gòu)成方法：觸發(fā)器+門電路；計數(shù)器+數(shù)據(jù)選擇器【設(shè)計】用計數(shù)器74LS161和數(shù)據(jù)選擇器74LS151設(shè)計一個8位序列信號（11101000）發(fā)生器?，F(xiàn)在是44頁\一共有54頁\編輯于星期一7.8555定時器設(shè)計與仿真分析RST復(fù)位，低電平有效DIS放電輸出，集電極開路THR高觸發(fā)輸入端TRI低觸發(fā)輸入端CON電壓控制輸入端OUT輸出端現(xiàn)在是45頁\一共有54頁\編輯于星期一7.8555定時器設(shè)計與仿真分析555定時器構(gòu)建施密特觸發(fā)器（施密特反相器）直流偏置電壓設(shè)為2.5V現(xiàn)在是46頁\一共有54頁\編輯于星期一7.8555定時器設(shè)計與仿真分析555定時器構(gòu)建單穩(wěn)態(tài)觸發(fā)器現(xiàn)在是47頁\一共有54頁\編輯于星期一7.9模-數(shù)和數(shù)-模轉(zhuǎn)換器的仿真分析ADC和DAC已經(jīng)成為計算機(jī)系統(tǒng)不可缺少的接口電路。7.9.1ADC構(gòu)成及仿真分析ADC：將模擬信號轉(zhuǎn)為一組相應(yīng)二進(jìn)制數(shù)碼。ADC種類很多：直接型間接型【例】8位ADC仿真Place/Mixed/ADC_DAC/ADC現(xiàn)在是48頁\一共有54頁\編輯于星期一7.9模-數(shù)和數(shù)-模轉(zhuǎn)換器的仿真分析選取8位ADC現(xiàn)在是49頁\一共有54頁\編輯于星期一7.9