存儲器概述及主存儲器

存儲器概述及主存儲器演示文稿現(xiàn)在是1頁\一共有34頁\編輯于星期一存儲器概述及主存儲器現(xiàn)在是2頁\一共有34頁\編輯于星期一1、存儲器概述 外部特性，性能參數(shù)，層次結(jié)構(gòu)2、靜態(tài)存儲器和動態(tài)存儲器存儲單元構(gòu)成一位存儲單元及存儲陣列，多端口SRAM，讀寫時序3、半導體ROM存儲器

MROM，PROM，EPROM，EEPROM，F(xiàn)LASH4、存儲器芯片構(gòu)成以及存儲器主要技術指標5、存儲器擴展技術 位、字、字位擴展6、數(shù)據(jù)校驗碼奇偶校驗碼，海明碼，CRC碼本章安排現(xiàn)在是3頁\一共有34頁\編輯于星期一本章將解決的主要問題1、半導體存儲器的分類、組成及組成部件的作用及工作原理、讀/寫操作的基本過程。2、SRAM芯片的組成特點、工作過程、典型芯片的引腳信號。3、半導體存儲器的主要技術指標、芯片的擴充、CPU與半導體存儲器間的連接?，F(xiàn)在是4頁\一共有34頁\編輯于星期一在現(xiàn)代計算機中,存儲器處于全機中心地位,其原因是:(1)

當前計算機正在執(zhí)行的程序和數(shù)據(jù)(除了暫存于CPU寄存器的)均存放在存儲器中。CPU直接從存儲器取指令或存取數(shù)據(jù)。(2)

計算機系統(tǒng)中輸入輸出設備數(shù)量增多，數(shù)據(jù)傳送速度加快，因此采用了直接存儲器存取(DMA)技術和I/O通道技術，在存儲器與輸入輸出系統(tǒng)之間直接傳送數(shù)據(jù)。(3)

共享存儲器的多處理機的出現(xiàn)，利用存儲器存放共享數(shù)據(jù)，并實現(xiàn)處理機之間的通信，更加強了存儲器作為全機中心的地位。

由于中央處理器都是由高速器件組成，不少指令的執(zhí)行速度基本上取決于主存儲器的速度。所以，計算機解題能力的提高、應用范圍的日益廣泛和系統(tǒng)軟件的日益豐富，無一不與主存儲器的技術發(fā)展密切相關。簡介現(xiàn)在是5頁\一共有34頁\編輯于星期一第七講存儲器（一）現(xiàn)在是6頁\一共有34頁\編輯于星期一存儲器分類存儲器概述存儲器的層次結(jié)構(gòu)存儲器的技術指標主存儲器(一)本講主要內(nèi)容現(xiàn)在是7頁\一共有34頁\編輯于星期一存儲器概述1、存儲器：是計算機系統(tǒng)中的記憶設備，用來存放程序和數(shù)據(jù)。2、存儲元：存儲器的最小組成單位，用以存儲1位二進制代碼。3、存儲單元：是CPU訪問存儲器基本單位，由若干個具有相同操作屬性的存儲元組成。8051是8位單片機，一個存儲單元是8位(一個字節(jié))，8051是按字節(jié)編址計算機：可編址的最小單位是字節(jié)的計算機。4、單元地址：簡稱地址，在存儲器中用以表識存儲單元的唯一編號，CPU通過該編號訪問相應的存儲單元。5、存儲空間：即系統(tǒng)中存儲設備的總?cè)萘恳?、幾個基本概念現(xiàn)在是8頁\一共有34頁\編輯于星期一現(xiàn)在是9頁\一共有34頁\編輯于星期一二、存儲器分類1.按存儲介質(zhì)分類(1)半導體存儲器(2)磁表面存儲器(3)磁芯存儲器(4)光盤存儲器易失TTL、MOS磁頭、載磁體硬磁材料、環(huán)狀元件激光、磁光材料非易失現(xiàn)在是10頁\一共有34頁\編輯于星期一(1)存取時間與物理地址無關（隨機訪問）順序存取存儲器磁帶4.12.按存取方式分類(2)存取時間與物理地址有關（串行訪問）隨機存儲器只讀存儲器直接存取存儲器磁盤在程序的執(zhí)行過程中可讀可寫在程序的執(zhí)行過程中只讀現(xiàn)在是11頁\一共有34頁\編輯于星期一磁盤、磁帶、光盤高速緩沖存儲器（Cache）FlashMemory存儲器主存儲器輔助存儲器MROMPROMEPROMEEPROMRAMROM靜態(tài)RAM動態(tài)RAM3.按在計算機中的作用分類4.1現(xiàn)在是12頁\一共有34頁\編輯于星期一高低小大快慢輔存寄存器緩存主存磁盤光盤磁帶光盤磁帶速度容量價格位／1.存儲器三個主要特性的關系三、存儲器的層次結(jié)構(gòu)CPUCPU主機4.1現(xiàn)在是13頁\一共有34頁\編輯于星期一

名稱

高速緩沖存儲器

主存儲器

外存儲器

簡稱

Cache主存

外存

用途高速存取指令和數(shù)據(jù)

存放計算機運行期間的大量程序和數(shù)據(jù)

存放系統(tǒng)程序和大型數(shù)據(jù)文件及數(shù)據(jù)庫

特點

存取速度快，但存儲容量小

存取速度較快，存儲容量不大

存儲容量大，位成本低存儲器的用途和特點現(xiàn)在是14頁\一共有34頁\編輯于星期一緩存CPU主存輔存2.緩存主存層次和主存輔存層次緩存主存輔存主存虛擬存儲器10ns20ns200nsms虛地址邏輯地址實地址物理地址4.1（速度）（容量）（現(xiàn)在訪問時間已大大縮短）單片機里沒有緩存，高端CPU里才有主存儲現(xiàn)在是15頁\一共有34頁\編輯于星期一主存儲器一、概述1.主存的基本組成存儲體驅(qū)動器譯碼器MAR控制電路讀寫電路MDR地址總線數(shù)據(jù)總線讀寫……………現(xiàn)在是16頁\一共有34頁\編輯于星期一2.主存和處理器

的聯(lián)系微處理器主存讀數(shù)據(jù)總線地址總線寫4.2現(xiàn)在是17頁\一共有34頁\編輯于星期一(2)存儲速度4.主存的技術指標(1)存儲容量(3)存儲器的帶寬主存存放二進制代碼的總位數(shù)

讀出時間寫入時間存儲器的訪問時間

存取時間存取周期讀周期寫周期

連續(xù)兩次獨立的存儲器操作（讀或?qū)懀┧璧淖钚￠g隔時間

位/秒4.2現(xiàn)在是18頁\一共有34頁\編輯于星期一芯片容量二、半導體存儲芯片簡介1.半導體存儲芯片的基本結(jié)構(gòu)譯碼驅(qū)動存儲矩陣讀寫電路1K×4位16K×1位8K×8位片選線讀/寫控制線地址線…數(shù)據(jù)線…地址線（單向）數(shù)據(jù)線（雙向）1041411384.2現(xiàn)在是19頁\一共有34頁\編輯于星期一二、半導體存儲芯片簡介1.半導體存儲芯片的基本結(jié)構(gòu)譯碼驅(qū)動存儲矩陣讀寫電路片選線讀/寫控制線地址線…數(shù)據(jù)線…片選線讀/寫控制線（低電平寫高電平讀）（允許讀）4.2CSCEWE（允許寫）WEOE現(xiàn)在是20頁\一共有34頁\編輯于星期一存儲芯片片選線的作用用16K×1位的存儲芯片組成64K×8位的存儲器

32片當?shù)刂窞?5535時，此8片的片選有效8片16K×1位8片16K×1位8片16K×1位8片16K×1位4.2現(xiàn)在是21頁\一共有34頁\編輯于星期一0,015,015,70,7

讀/寫控制電路

地址譯碼器

字線015……16×8矩陣………07D07D位線讀/寫選通A3A2A1A0……2.半導體存儲芯片的譯碼驅(qū)動方式(1)線選法4.200000,00,7…0…07…D07D讀/寫選通

讀/寫控制電路

現(xiàn)在是22頁\一共有34頁\編輯于星期一A3A2A1A0A40,310,031,031,31

Y地址譯碼器

X地址譯碼器

32×32矩陣……A9I/OA8A7A56AY0Y31X0X31D讀/寫……(2)重合法4.200000000000,031,00,31……I/OD0,0讀現(xiàn)在是23頁\一共有34頁\編輯于星期一基本存儲元是組成存儲器的基礎和核心,它用來存儲一位二進制信息0或1。六管基本存儲單元電路

三、隨機存取存儲器(RAM)

1.靜態(tài)RAM(SRAM)

現(xiàn)在是24頁\一共有34頁\編輯于星期一(1)靜態(tài)RAM基本電路A′觸發(fā)器非端1T4T~觸發(fā)器5TT6、行開關7TT8、列開關7TT8、一列共用A

觸發(fā)器原端T1~T4T5T6T7T8A′A寫放大器寫放大器DIN寫選擇讀選擇DOUT讀放位線A位線A′列地址選擇行地址選擇4.2T1~T4現(xiàn)在是25頁\一共有34頁\編輯于星期一A′T1

~T4T5T6T7T8A寫放大器寫放大器DIN寫選擇讀選擇讀放位線A位線A′列地址選擇行地址選擇DOUT

①靜態(tài)RAM基本電路的讀

操作行選

T5、T6開4.2T7、T8開列選讀放DOUTVAT6T8DOUT讀選擇有效現(xiàn)在是26頁\一共有34頁\編輯于星期一T1~T4T5T6T7T8A′ADIN位線A位線A′列地址選擇行地址選擇寫放寫放讀放DOUT寫選擇讀選擇

②靜態(tài)RAM基本電路的寫

操作行選T5、T6開兩個寫放DIN4.2列選T7、T8開（左）

反相T5A′（右）

T8T6ADINDINT7寫選擇有效T1~T4現(xiàn)在是27頁\一共有34頁\編輯于星期一現(xiàn)在是28頁\一共有34頁\編輯于星期一現(xiàn)在是29頁\一共有34頁\編輯于星期一現(xiàn)在是30頁\一共有34頁\編輯于星期一ABCSDOUTOE地址有效地址失效片選失效數(shù)據(jù)有效數(shù)據(jù)穩(wěn)定高阻(3)靜態(tài)RAM讀時序tAtCOtOHAtOTDtRC片選有效4.2讀周期

tRC

地址有效下一次地址有效讀時間

tA

地址有效數(shù)據(jù)穩(wěn)定tCO

片選有效數(shù)據(jù)穩(wěn)定tOTD

片選失效輸出高阻tOHA

地址失效后的數(shù)據(jù)維持時間tOOtOO

OE有效輸出數(shù)據(jù)穩(wěn)定現(xiàn)在是31頁\一共有34頁\編輯于星期一ACSWEDOUTDIN(4)靜態(tài)RAM(2114)寫

時序tWCtWtAWtDWtDHtWR寫周期

tWC

地址有效下一次地址有效4.2寫時間

tW

寫命令WE

的有效時間tAW地址有效片選有效的滯后時間tWR片選失效下一次地址有效tDW數(shù)據(jù)穩(wěn)定

WE失效tDH

WE失效后的數(shù)據(jù)維持時間現(xiàn)在是32頁\一共有34頁\編輯于星期一存儲速度TA的時間約幾nS~幾十nS存取時間

使用此SRAM，處理器從給出地址到從數(shù)據(jù)總線上取數(shù)的時間TA'，不能少于55nS，其他時間參數(shù)也不能少于存儲器數(shù)據(jù)表中的值(因此叫異步存儲器)