計(jì)算機(jī)組成原理知識(shí)點(diǎn)整理

計(jì)算機(jī)組成原理知識(shí)點(diǎn)整理?、概念1.CMDR：控存數(shù)據(jù)寄存器，存放從控存讀出的微指令2.CMAR：控存地址寄存器，?于存放微指令的地址，當(dāng)采?增量計(jì)數(shù)器法形成后續(xù)微指令地址時(shí)，CMAR有計(jì)數(shù)功能3.系統(tǒng)并?性：并?包括同時(shí)性和并發(fā)性兩個(gè)??。前者是指兩個(gè)或多個(gè)事件在同?時(shí)刻發(fā)?，后者是指兩個(gè)或多個(gè)事件在同?時(shí)間段發(fā)?。也就是說，在同?時(shí)刻或者同?時(shí)間段內(nèi)完成兩種或兩種以上性質(zhì)相同或者不同的功能，只要在時(shí)間上互相重疊，就存在并?性。4.進(jìn)位鏈：傳遞進(jìn)位的邏輯電路5.間接尋址：通過訪存（若是多次間址還需多次訪存）得到有效地址6.微程序控制：采?與存儲(chǔ)程序類似的?法來解決微操作命令序列的形成，將?條機(jī)器指令編寫成?個(gè)微程序，每?個(gè)微程序包含若?條微指令，每?條微指令包含?個(gè)或多個(gè)微操作命令7.RISC：精簡(jiǎn)指令系統(tǒng)計(jì)算機(jī)，通過有限的指令條數(shù)簡(jiǎn)化處理器設(shè)計(jì)，以達(dá)到提?系統(tǒng)執(zhí)?速度的?的8.中斷隱指令：在機(jī)器指令系統(tǒng)中沒有的指令，是CPU在中斷周期內(nèi)由硬件?動(dòng)完成的?條指令，功能包括保護(hù)斷點(diǎn)，尋找中斷服務(wù)程序??地址，關(guān)中斷9.周期挪?/周期竊取：DMA?式中由DMA接?向CPU申請(qǐng)占?總線，占??個(gè)存取周期10.單重分組跳躍進(jìn)位：n位全加器分成若??組，?組內(nèi)進(jìn)位同時(shí)產(chǎn)?，?組與?組間采?串?進(jìn)位11.雙重分組跳躍進(jìn)位：n位全加器分為若??組，?組內(nèi)?分成若??組，?組中?組的最?進(jìn)位同時(shí)產(chǎn)?，?組與?組間的進(jìn)位串?傳送12.超標(biāo)量：在每個(gè)時(shí)鐘周期內(nèi)同時(shí)并發(fā)多條獨(dú)?指令，即以并?操作?式將兩條或兩條以上指令編譯執(zhí)?，在?個(gè)時(shí)鐘周期內(nèi)需要多個(gè)功能部件13超流?線：將?些流?線寄存器插?到流?線段中，好?將流?線再分道，提?了原來流?線的速度，在?個(gè)時(shí)鐘周期內(nèi)?個(gè)功能部件被使?多次14.?平型微指令：?次能定義并執(zhí)?多個(gè)并?操作的微命令。從編碼?式上來看，直接編碼、字段直接編碼、字段間接編碼、直接編碼和字段直接和間接混合編碼都屬于?平型微指令。（其中直接編碼速度最快，字段編碼需要譯碼，故速度受影響）15機(jī)器指令：機(jī)器指令由0、1代碼組成，能被機(jī)器直接識(shí)別。機(jī)器指令可由有序的微程序來解釋。（微指令也是由0、1代碼組成，也能被機(jī)器直接識(shí)別16.機(jī)器字長(zhǎng)：CPU?次能處理的數(shù)據(jù)位數(shù)，與CPU中寄存器位數(shù)有關(guān)17.存儲(chǔ)字長(zhǎng)：存儲(chǔ)器中?個(gè)存儲(chǔ)單元(存儲(chǔ)地址)所存儲(chǔ)的?進(jìn)制代碼的位數(shù)，即存儲(chǔ)器中的MDR的位數(shù)。18.指令字長(zhǎng)：計(jì)算機(jī)指令字的位數(shù)。19.數(shù)據(jù)字長(zhǎng)：計(jì)算機(jī)數(shù)據(jù)存儲(chǔ)所占?的位數(shù)。20.向量地址：存放中斷服務(wù)程序??地址的存儲(chǔ)單元地址，中斷?式由硬件產(chǎn)?向量地址，可由向量地址找到??地址21.尋址?式：是指確定本條指令的數(shù)據(jù)地址，以及下?條將要執(zhí)?的指令地址的?法22.同步控制?式：任何?條指令或指令中任何?個(gè)微操作的執(zhí)?，都由事先確定且有統(tǒng)?基準(zhǔn)時(shí)標(biāo)的時(shí)序信號(hào)所控制的?式，叫做同步控制?式23.異步控制?式：異步控制不存在基準(zhǔn)時(shí)標(biāo)信號(hào)，微操作的時(shí)序是由專門的應(yīng)答線路控制的，即控制器發(fā)出某個(gè)微操作控制信號(hào)后，等待執(zhí)?部件完成該操作時(shí)所發(fā)回的“回答”或“終了”信號(hào)，再開始下?個(gè)微操作24.直接編碼：在微指令的操作控制字段中，每?位代表?個(gè)微命令。25.硬件向量法：利?硬件產(chǎn)?向量地址，再由向量地址找到中斷服務(wù)程序的??地址26.多重中斷：指CPU在處理中斷的過程中，?出現(xiàn)了新的中斷請(qǐng)求，此時(shí)若CPU暫?，F(xiàn)?的中斷處理，轉(zhuǎn)去處理新的中斷請(qǐng)

求，即多重中斷27.微操作命令：控制完成微操作的命令28.微操作：由微操作命令控制實(shí)現(xiàn)的最基本操作29.?速緩沖存儲(chǔ)器/Cache：為了提?訪存速度，在CPU和主存之間增設(shè)的?速存儲(chǔ)器，對(duì)?戶是透明的。只要將CPU最近期需?的信息從主存調(diào)?緩存，這樣CPU每次只須訪問緩存就可達(dá)到訪問主存的?的，從?提?訪存速度30.流?線多發(fā)技術(shù)：為了提?流?線性能，設(shè)法在?個(gè)時(shí)鐘周期內(nèi)產(chǎn)?更多條指令的結(jié)果31.總線判優(yōu)：當(dāng)總線上各個(gè)主設(shè)備同時(shí)要求占?總線時(shí)，通過總線控制器，按?定的優(yōu)先等級(jí)順序確定某個(gè)主設(shè)備可以占?總線32.總線：連接多個(gè)部件（模塊）的信息傳輸線，是各部件共享的傳輸介質(zhì)33.指令流?：改變各條指令按順序串?執(zhí)?的規(guī)則，使機(jī)器在執(zhí)?上?條指令的同時(shí)，取出下?條指令，即上?條指令的執(zhí)?周期和下?條指令的取指周期同時(shí)進(jìn)?34.算術(shù)溢出：是指計(jì)算機(jī)進(jìn)?算術(shù)運(yùn)算產(chǎn)?的結(jié)果超出機(jī)器所能表?的范圍。溢出有上溢和下溢之分，從正?向超過了數(shù)的表?范圍，稱為上溢；從負(fù)?向超過了數(shù)的表?范圍，則稱為下溢。?般來說，計(jì)算機(jī)對(duì)于浮點(diǎn)數(shù)的下溢，則?動(dòng)當(dāng)作“0”來處理，不輸出錯(cuò)誤信息；?產(chǎn)?的上溢，計(jì)算機(jī)則產(chǎn)?“溢出中斷”，并輸出溢出的錯(cuò)誤信息，甚?停?程序的運(yùn)?35.存取時(shí)間和存取周期：存儲(chǔ)器進(jìn)??次“讀”或“寫”操作所需的時(shí)間稱為存儲(chǔ)器的訪問時(shí)間（或讀寫時(shí)間），?連續(xù)啟動(dòng)兩次獨(dú)?的“讀”或“寫”操作（如連續(xù)的兩次“讀”操作）所需的最短時(shí)間，稱為存取周期（或存儲(chǔ)周期）。存取周期=存取時(shí)間+恢復(fù)時(shí)間36.存儲(chǔ)單元：可存放?個(gè)機(jī)器字并具有特定存儲(chǔ)地址的存儲(chǔ)單位37.主存：計(jì)算機(jī)中存放正在運(yùn)?的程序和數(shù)據(jù)的存儲(chǔ)器，為計(jì)算機(jī)的主要?作存儲(chǔ)器，可隨機(jī)存?。挥纱鎯?chǔ)體、各種邏輯部件及控制電路組成38.存儲(chǔ)元件：存儲(chǔ)?位?進(jìn)制信息的?理元件，是存儲(chǔ)器中最?的存儲(chǔ)單位，?叫存儲(chǔ)基元或存儲(chǔ)元，不能單獨(dú)存取39.存儲(chǔ)字：?個(gè)存儲(chǔ)單元所存放?進(jìn)制代碼的邏輯單位40.指令系統(tǒng)：包括數(shù)據(jù)表?、尋址?式和指令集41.中斷：指計(jì)算機(jī)在執(zhí)?程序的過程中，出現(xiàn)某種?預(yù)期緊急事件，引起CPU暫停先?程序的執(zhí)?，轉(zhuǎn)去處理此事件，處理完?返回現(xiàn)?程序執(zhí)?的過程42.微地址：指微指令在控存中的儲(chǔ)存位置43.IO接?：CPU與IO設(shè)備之間的連接部件44.IO端?：IO接?中的各種寄存器?、簡(jiǎn)答1.什么是系統(tǒng)總線，系統(tǒng)總線?分?類，它們各有何作?，單向的還是雙向的？系統(tǒng)總線是指CPU、主存、IO各?部件之間的信息傳輸線；按系統(tǒng)傳輸信息的不同分為數(shù)據(jù)總線、地址總線、控制總線；地址總線是?來指出數(shù)據(jù)地址的，單向的；數(shù)據(jù)總線是?來傳輸各功能部件間的數(shù)據(jù)信息的，雙向的；控制總線是?來發(fā)出控制信號(hào)的，雙向的。2.什么是刷新，DRAM為什么要刷新，刷新?式有哪些？刷新是對(duì)DRAM定期進(jìn)?的全部重寫過程；原因是由于使?的動(dòng)態(tài)原件電容因電容泄露引起的DRAM所存信息的衰減需要及時(shí)補(bǔ)充，為了避免源信息消失，因此安排定期刷新操作；刷新?法：集中式、分散式、異步式3.IO編址?式有哪些？簡(jiǎn)述其特點(diǎn)IO與內(nèi)存統(tǒng)?編址和獨(dú)?編址

統(tǒng)?編址：IO地址采?與主存單元地址完全?樣的格式，設(shè)備與主存占?同?個(gè)地址空間，CPU可像訪問主存?樣訪問IO設(shè)備，不需要安排專門的IO指令。獨(dú)?編址：機(jī)器為IO設(shè)備專門安排?套完全不同于主存地址格式的地址編碼，此時(shí)IO地址和主存地址是兩個(gè)獨(dú)?空間，CPU需要專門的IO指令來訪問IO地址空間。4.什么是存儲(chǔ)器帶寬，提?訪存速度措施有哪些？存儲(chǔ)器帶寬：每秒從存儲(chǔ)器進(jìn)出信息的最?數(shù)量（單位字/秒字節(jié)/秒位/秒）措施：①采??速的存儲(chǔ)元器件，?如雙端?存儲(chǔ)器，相聯(lián)存儲(chǔ)器；②加?速緩沖存儲(chǔ)器Cache；③調(diào)整主存結(jié)構(gòu)，?如采?單體多字系統(tǒng)、多體并?系統(tǒng)5.什么是DMA?式？DMA接?應(yīng)具備哪些功能？DMA：DMA控制器從CPU完全接管對(duì)總線的控制，數(shù)據(jù)交換不經(jīng)過CPU，?直接在內(nèi)存和IO設(shè)備之間進(jìn)?，是?種完全由硬件執(zhí)?的IO交換?式。DMA接?功能：①對(duì)總線的控制能?，包括向CPU提出總線請(qǐng)求、發(fā)出DMA控制信號(hào)、釋放總線等；②提供交換數(shù)據(jù)的地址，包括源地址和?的地址；③控制數(shù)據(jù)塊的長(zhǎng)度；④中斷請(qǐng)求功能6.CPU響應(yīng)中斷的條件是什么？響應(yīng)中斷后要?動(dòng)完成什么操作？條件：CPU內(nèi)允許中斷觸發(fā)器EINT為1操作：①保護(hù)斷點(diǎn)，斷點(diǎn)?棧；②尋找中斷服務(wù)程序??地址（硬件向量法、軟件查詢法）；③關(guān)中斷，EINT置06.影響流?線性能主要因素是什么？采?什么解決辦法？?jī)蓚€(gè)因素：①訪存沖突②相關(guān)問題（控制相關(guān)、數(shù)據(jù)相關(guān)）解決辦法：針對(duì)訪存沖突：分設(shè)指令Cache和數(shù)據(jù)Cache；采?指令預(yù)取技術(shù)，CPU內(nèi)設(shè)置指令隊(duì)列；針對(duì)相關(guān)問題：控制相關(guān)采?優(yōu)化編譯等軟措施，數(shù)據(jù)相關(guān)采?旁路技術(shù)等7.微程序控制器中微指令的地址有?種形成?式？①由微指令的下地址字段給出；②根據(jù)機(jī)器指令的操作碼形成③增量計(jì)數(shù)器法④根據(jù)各種標(biāo)志決定微指令分?轉(zhuǎn)移的地址⑤通過測(cè)試?絡(luò)形成⑥由硬件產(chǎn)?微程序??地址8.機(jī)器主頻是什么？主頻和機(jī)器周期什么關(guān)系？機(jī)器時(shí)鐘信號(hào)的頻率即為機(jī)器主頻，主頻的倒數(shù)稱作時(shí)鐘周期，機(jī)器周期包含若?個(gè)時(shí)鐘周期9.什么是指令周期、機(jī)器周期、時(shí)鐘周期？三者有什么關(guān)系？指令周期：CPU取出并執(zhí)??條指令所需的全部時(shí)間，即完成?條指令的時(shí)間機(jī)器周期：所有指令執(zhí)?過程中的?個(gè)基準(zhǔn)時(shí)間，通常以存取周期作為機(jī)器周期時(shí)鐘周期：機(jī)器主頻的倒數(shù)，也稱為節(jié)拍，是控制計(jì)算機(jī)操作的最?單位時(shí)間?個(gè)指令周期包含若?個(gè)機(jī)器周期，?個(gè)機(jī)器周期?包含若?個(gè)時(shí)鐘周期，每個(gè)指令周期內(nèi)的機(jī)器周期數(shù)可以不等，每個(gè)機(jī)器周期內(nèi)的時(shí)鐘周期數(shù)也可以不等10.完整的總線傳輸周期包括哪?個(gè)階段？簡(jiǎn)述每個(gè)階段的?作。①申請(qǐng)分配階段：由需要使?總線的主模塊或主設(shè)備提出申請(qǐng)，經(jīng)總線仲裁機(jī)構(gòu)決定下?傳輸周期的總線使?權(quán)授予某?申請(qǐng)者；

②尋址階段：取得總線使?權(quán)的主模塊，通過總線發(fā)出本次打算訪問的從模塊或從設(shè)備的存儲(chǔ)地址或設(shè)備地址及其有關(guān)命令，啟動(dòng)參與本次傳輸?shù)膹哪K③傳輸階段：主模塊和從模塊進(jìn)?數(shù)據(jù)交換，數(shù)據(jù)由原模塊發(fā)出經(jīng)數(shù)據(jù)總線流??的模塊④結(jié)束階段：主模塊的有關(guān)信息均從系統(tǒng)總線上撤出，讓出總線使?權(quán)11.從計(jì)算機(jī)各個(gè)?系統(tǒng)?度分析，提?整機(jī)速度的措施有什么？針對(duì)存儲(chǔ)器：?速存儲(chǔ)芯?、Cache、多體并?系統(tǒng)；針對(duì)控制器：指令流?、超標(biāo)量設(shè)計(jì)針對(duì)運(yùn)算器：改進(jìn)運(yùn)算?法，如快速進(jìn)位鏈、兩位乘針對(duì)IO系統(tǒng)：DMA技術(shù)12.總線通信控制有?種?式，簡(jiǎn)要說明各?特點(diǎn)雙?由統(tǒng)?時(shí)標(biāo)控制數(shù)據(jù)傳送異步通信：采?應(yīng)答?式通信半?時(shí)鐘，可插?等待信號(hào)分離式通信：都是主設(shè)備，充分發(fā)揮總線的有效占?13.程序中斷五個(gè)階段是什么？中斷請(qǐng)求、中斷判優(yōu)、中斷響應(yīng)、中斷服務(wù)、中斷返回14.常見集中式總線控制有哪?種？鏈?zhǔn)讲樵儯ㄗ蠲舾校⒂?jì)數(shù)器定時(shí)查詢、獨(dú)?請(qǐng)求?式（最快）15.CPU包括哪?個(gè)?作周期？每個(gè)?作周期有什么作?？取指周期：取出指令間址周期：取有效地址執(zhí)?周期：取操作數(shù)中斷周期：保存程序斷點(diǎn)16.能不能說機(jī)器主頻越快，機(jī)器速度就越快？為什么？不能機(jī)器速度不僅與主頻有關(guān)，還與機(jī)器周期中所含的時(shí)鐘周期數(shù)以及指令周期中所含的機(jī)器周期數(shù)有關(guān)。同樣主頻的機(jī)器，由于機(jī)器周期所含的時(shí)鐘周期數(shù)不同，機(jī)器的速度也不同。機(jī)器周期中所含時(shí)鐘周期數(shù)少的機(jī)器，速度越快。此外，機(jī)器速度還與很多因素有關(guān)，如主存速度，機(jī)器是否有Cache，總線的數(shù)據(jù)傳輸率，硬盤速度，機(jī)器是否采?流?技術(shù)等等。17.程序查詢?式和程序中斷?式有何異同？程序查詢?式是?戶在程序中安排?段輸?輸出程序，它由IO指令、測(cè)試指令和轉(zhuǎn)移指令等組成。CPU?旦啟動(dòng)IO后，就進(jìn)?這段程序，時(shí)刻查詢IO準(zhǔn)備的情況。若未準(zhǔn)備就緒就踏步等待；若準(zhǔn)備就緒就實(shí)現(xiàn)傳送。在輸?輸出全部過程中，CPU停???的操作。程序中斷?式也要?程序?qū)崿F(xiàn)外部設(shè)備的輸?輸出，但它只是以中斷服務(wù)程序的形式插?到?戶現(xiàn)?程序中。即CPU啟動(dòng)IO后，繼續(xù)??的?作，不必查詢IO狀態(tài)。?IO被啟動(dòng)后，便進(jìn)???的準(zhǔn)備階段，當(dāng)其準(zhǔn)備就緒時(shí)，向CPU提出中斷請(qǐng)求，此時(shí)若滿?條件，COU暫停現(xiàn)?程序，轉(zhuǎn)?該設(shè)備的中斷服務(wù)程序，在服務(wù)程序中實(shí)現(xiàn)數(shù)據(jù)傳送。18.訊和異步通訊主要區(qū)別是什么？雙?如何進(jìn)?聯(lián)絡(luò)？主要區(qū)別是前者有公共時(shí)鐘，總線上所有設(shè)備按照統(tǒng)?的時(shí)序，統(tǒng)?的傳輸周期進(jìn)?信息傳輸，通訊雙?按照約定好的時(shí)序聯(lián)

絡(luò)。后者沒有公共時(shí)鐘，沒有固定的傳輸周期，采?應(yīng)答?式通信，具體聯(lián)絡(luò)?式有不互鎖（?制約）、半互鎖（簡(jiǎn)單制約）和全互鎖（完全制約、可靠性最?）三種。19.為什么外圍設(shè)備要通過接?與CPU相連？接?有何功能？基本組成有什么？①?臺(tái)機(jī)器通常配備多臺(tái)外設(shè)，他們各?有其設(shè)備號(hào)（地址），通過接?可實(shí)現(xiàn)對(duì)設(shè)備的選擇②IO設(shè)備種類繁多，速度不?，與CPU速度相差可能很?，通過接?可實(shí)現(xiàn)數(shù)據(jù)緩沖，達(dá)到速度匹配③IO設(shè)備可能串?傳送數(shù)據(jù)，?CPU?般并?傳送，通過接?可實(shí)現(xiàn)數(shù)據(jù)串并格式轉(zhuǎn)換④CPU啟動(dòng)IO設(shè)備?作，要向外設(shè)發(fā)各種控制信號(hào)，通過接?可實(shí)現(xiàn)傳送控制命令⑤IO設(shè)備的出?電平可能與CPU的出?電平不同，通過接?可實(shí)現(xiàn)電平轉(zhuǎn)換⑥IO設(shè)備需將其?作狀況（忙、就緒、錯(cuò)誤、中斷請(qǐng)求等）及時(shí)報(bào)告CPU，通過接?可監(jiān)視設(shè)備的?作狀態(tài)，并保存狀態(tài)信息，供CPU查詢歸納得接?功能：選址、傳送命令、反映設(shè)備狀態(tài)、傳送數(shù)據(jù)（緩沖、數(shù)據(jù)格式轉(zhuǎn)換、電平轉(zhuǎn)換）基本組成：數(shù)據(jù)緩沖寄存器DBR、設(shè)備選擇電路、設(shè)備狀態(tài)標(biāo)記、命令寄存器和命令譯碼器、控制邏輯電路20.DMA接?由哪些部件組成？在數(shù)據(jù)交換過程中它完成哪些功能？組成：數(shù)據(jù)緩沖寄存器、主存地址計(jì)數(shù)器、字計(jì)數(shù)器、設(shè)備地址寄存器、中斷機(jī)構(gòu)、DMA控制邏輯DMA接?功能：①向CPU提出總線請(qǐng)求信號(hào)②接管總線控制③向存儲(chǔ)器發(fā)地址并能?動(dòng)修改地址指針④向存儲(chǔ)器發(fā)讀寫信號(hào)進(jìn)?數(shù)據(jù)傳送⑤修改字計(jì)數(shù)器判斷DMA傳送是否結(jié)束⑥發(fā)DMA結(jié)束信號(hào)，申請(qǐng)程序中斷21.在DMA?式中，CPU與DMA接?分時(shí)使?主存有?種?法？①停?CPU訪問主存：DMA在傳送?批數(shù)據(jù)時(shí)，獨(dú)占主存，CPU放棄總線使?權(quán)。在?批數(shù)據(jù)傳送完畢后，DMA接?才把總線得控制權(quán)交回給CPU。顯然，這種?法在DMA傳送過程中，CPU基本處于不?作狀態(tài)或保持原狀態(tài)②周期挪?：這種?法CPU按程序的要求訪問主存，?旦IO設(shè)備有DMA請(qǐng)求，IO設(shè)備挪??個(gè)存取周期。此時(shí)CPU可完成??操作，但要停?訪存。這種?式既實(shí)現(xiàn)了IO傳送，?較好地發(fā)揮了主存與CPU的效率，是?種?泛采?的?法③CPU與DMA交替訪存：這種?法適合于CPU的?作周期?主存的存取周期長(zhǎng)的情況。如CPU的?作周期?于主存周期的兩倍，則每個(gè)CPU周期的上半周期專供DMA接?訪存，下半周期專供CPU訪存。這種交替訪存?式可使DMA傳送和CPU?作效率最?，但相應(yīng)硬件邏輯更復(fù)雜22.程序中斷與DMA異同點(diǎn)？①?gòu)臄?shù)據(jù)傳送看，程序中斷?式主要靠程序傳送，DMA?式靠硬件傳送②從CPU響應(yīng)時(shí)間看，程序中斷?式在?條指令執(zhí)?周期結(jié)束時(shí)相應(yīng)?DMA?式在存取周期結(jié)束時(shí)CPU才能相應(yīng)③程序中斷?式有處理異常事件的能?，DMA?式?jīng)]有④程序中斷?式需要中斷現(xiàn)?程序保護(hù)現(xiàn)場(chǎng)，DMA?式不?⑤DMA?式優(yōu)先級(jí)?程序終端?23.CPU各個(gè)標(biāo)志位含義(1)6個(gè)狀態(tài)標(biāo)志位的功能分別敘述如下：CF(CarryFlag)——進(jìn)位標(biāo)志位。當(dāng)執(zhí)??個(gè)加法(或減法)運(yùn)算，使最?位產(chǎn)?進(jìn)位(或借位)時(shí)，CF為1；否則為0。PF(ParityFlag)——奇偶標(biāo)志位。該標(biāo)志位反映運(yùn)算結(jié)果中1的個(gè)數(shù)是偶數(shù)還是奇數(shù)。當(dāng)指令執(zhí)?結(jié)果的低8位中含有偶數(shù)個(gè)1時(shí)，PF=1；否則PF=0。AF(AuxiliarycarryFlag)——輔助進(jìn)位標(biāo)志位。當(dāng)執(zhí)??個(gè)加法(或減法)運(yùn)算，使結(jié)果的低4位向?4位有進(jìn)位(或借位)時(shí)，AF=1；否則AF=0。ZF(ZeroFlag)——零標(biāo)志位。若當(dāng)前的運(yùn)算結(jié)果為零，ZF=1；否則ZF=0。SF(SignFlag)——符號(hào)標(biāo)志位。它和運(yùn)算結(jié)果的最?位相同。

OF(OverflowFlag)——溢出標(biāo)志位。當(dāng)補(bǔ)碼運(yùn)算有溢出時(shí)，OF=1；否則OF=0。(2)3個(gè)控制標(biāo)志位?來控制CPU的操作，由指令進(jìn)?置位和復(fù)位。DF(DirectionFlag)——?向標(biāo)志位。它?以指定字符串處理時(shí)的?向，當(dāng)該位置“1”時(shí)，字符串以遞減順序處理，即地址以從?到低順序遞減。反之，則以遞增順序處理。IF(InterruptenableFlag)——中斷允許標(biāo)志位。它?來控制8086是否允許接收外部中斷請(qǐng)求。若IF=1，8086能響應(yīng)外部中斷，反之則不響應(yīng)外部中斷。（注意：IF的狀態(tài)不影響?屏蔽中斷請(qǐng)求(NMI)和CPU內(nèi)部中斷請(qǐng)求。）TF(TrapFlag)——跟蹤標(biāo)志位。它是為調(diào)試程序?設(shè)定的陷阱控制位。當(dāng)該位置“1”時(shí)，8086CPU處于單步狀態(tài)，此時(shí)CPU每執(zhí)?完?條指令就?動(dòng)產(chǎn)??次內(nèi)部中斷。當(dāng)該位復(fù)位后，CPU恢復(fù)正常?作。24.馮諾依曼計(jì)算機(jī)特點(diǎn)？P825.程序訪問局部性原理？在??段時(shí)間內(nèi)，最近被訪問過的程序和數(shù)據(jù)很可能再次被訪問；在空間上，被訪問的程序和數(shù)據(jù)往往集中在???存儲(chǔ)區(qū)；在訪問順序上，指令順序執(zhí)??轉(zhuǎn)移執(zhí)?的可能?26.CPU與IO之間傳遞信息有什么聯(lián)絡(luò)?式？分別應(yīng)?于什么場(chǎng)合？?即響應(yīng)：適?于結(jié)構(gòu)簡(jiǎn)單、速度極慢的IO設(shè)備，CPU直接控制外設(shè)處于某種狀態(tài)??需聯(lián)絡(luò)信號(hào)異步?作采?應(yīng)答信號(hào)聯(lián)絡(luò)：適?于CPU與IO速度差較?，遠(yuǎn)距離傳送的場(chǎng)合同步?作采?同步時(shí)標(biāo)聯(lián)絡(luò)：適?于CPU與IO速度差不?，近距離傳送的場(chǎng)合27.什么條件下IO設(shè)備可以向CPU提出中斷請(qǐng)求？IO設(shè)備?作完成狀態(tài)為1（D=1），終端屏蔽碼為0（MASK=0），且CPU查詢中斷時(shí)，中斷請(qǐng)求觸發(fā)器狀態(tài)為1（INTR=1）28.什么條件什么時(shí)間CPU相應(yīng)IO中斷請(qǐng)求？條件：中斷允許狀態(tài)為1（EINT=1）且?少有?個(gè)中斷請(qǐng)求被查到；時(shí)間：指令執(zhí)?完時(shí)29.實(shí)現(xiàn)多重中斷的必要條件？在現(xiàn)?中斷服務(wù)期間，中斷允許觸發(fā)器為1，及開中斷30.調(diào)?中斷服務(wù)程序和調(diào)??程序區(qū)別？①?程序調(diào)?是事