計算機(jī)組成原理課后習(xí)題及答案(完整版)

第一章計算機(jī)系統(tǒng)概論1.什么是計算機(jī)系統(tǒng)、計算機(jī)硬件和計算機(jī)軟件？硬件和軟件哪個更重要？解：P3計算機(jī)系統(tǒng)：由計算機(jī)硬件系統(tǒng)和軟件系統(tǒng)組成的綜合體。計算機(jī)硬件：指計算機(jī)中的電子線路和物理裝置。計算機(jī)軟件：計算機(jī)運(yùn)行所需的程序及相關(guān)資料。硬件和軟件在計算機(jī)系統(tǒng)中相互依存，缺一不可，因此同樣重要。1精選2021版課件5.馮?諾依曼計算機(jī)的特點是什么？解：馮?諾依曼計算機(jī)的特點是：P8計算機(jī)由運(yùn)算器、控制器、存儲器、輸入設(shè)備、輸出設(shè)備五大部件組成；指令和數(shù)據(jù)以同同等地位存放于存儲器內(nèi)，并可以按地址訪問；指令和數(shù)據(jù)均用二進(jìn)制表示；指令由操作碼、地址碼兩大部分組成，操作碼用來表示操作的性質(zhì)，地址碼用來表示操作數(shù)在存儲器中的位置；指令在存儲器中順序存放，通常自動順序取出執(zhí)行；機(jī)器以運(yùn)算器為中心（原始馮?諾依曼機(jī)）。2精選2021版課件7.解釋下列概念：主機(jī)、CPU、主存、存儲單元、存儲元件、存儲基元、存儲元、存儲字、存儲字長、存儲容量、機(jī)器字長、指令字長。解：P9-10

主機(jī)：是計算機(jī)硬件的主體部分，由CPU和主存儲器MM合成為主機(jī)。

CPU：中央處理器，是計算機(jī)硬件的核心部件，由運(yùn)算器和控制器組成；（早期的運(yùn)算器和控制器不在同一芯片上，現(xiàn)在的CPU內(nèi)除含有運(yùn)算器和控制器外還集成了CACHE）。

主存：計算機(jī)中存放正在運(yùn)行的程序和數(shù)據(jù)的存儲器，為計算機(jī)的主要工作存儲器，可隨機(jī)存??；由存儲體、各種邏輯部件及控制電路組成。

存儲單元：可存放一個機(jī)器字并具有特定存儲地址的存儲單位。

存儲元件：存儲一位二進(jìn)制信息的物理元件，是存儲器中最小的存儲單位，又叫存儲基元或存儲元，不能單獨存取。

存儲字：一個存儲單元所存二進(jìn)制代碼的邏輯單位。

存儲字長：一個存儲單元所存二進(jìn)制代碼的位數(shù)。

存儲容量：存儲器中可存二進(jìn)制代碼的總量；（通常主、輔存容量分開描述）。

機(jī)器字長：指CPU一次能處理的二進(jìn)制數(shù)據(jù)的位數(shù)，通常與CPU的寄存器位數(shù)有關(guān)。

指令字長：一條指令的二進(jìn)制代碼位數(shù)。3精選2021版課件8.解釋下列英文縮寫的中文含義：CPU、PC、IR、CU、ALU、ACC、MQ、X、MAR、MDR、I/O、MIPS、CPI、FLOPS解：全面的回答應(yīng)分英文全稱、中文名、功能三部分。CPU：CentralProcessingUnit，中央處理機(jī)（器），是計算機(jī)硬件的核心部件，主要由運(yùn)算器和控制器組成。PC：ProgramCounter，程序計數(shù)器，其功能是存放當(dāng)前欲執(zhí)行指令的地址，并可自動計數(shù)形成下一條指令地址。IR：InstructionRegister，指令寄存器，其功能是存放當(dāng)前正在執(zhí)行的指令。CU：ControlUnit，控制單元（部件），為控制器的核心部件，其功能是產(chǎn)生微操作命令序列。ALU：ArithmeticLogicUnit，算術(shù)邏輯運(yùn)算單元，為運(yùn)算器的核心部件，其功能是進(jìn)行算術(shù)、邏輯運(yùn)算。ACC：Accumulator，累加器，是運(yùn)算器中既能存放運(yùn)算前的操作數(shù)，又能存放運(yùn)算結(jié)果的寄存器。MQ：Multiplier-QuotientRegister，乘商寄存器，乘法運(yùn)算時存放乘數(shù)、除法時存放商的寄存器。X：此字母沒有專指的縮寫含義，可以用作任一部件名，在此表示操作數(shù)寄存器，即運(yùn)算器中工作寄存器之一，用來存放操作數(shù)；MAR：MemoryAddressRegister，存儲器地址寄存器，在主存中用來存放欲訪問的存儲單元的地址。MDR：MemoryDataRegister，存儲器數(shù)據(jù)緩沖寄存器，在主存中用來存放從某單元讀出、或要寫入某存儲單元的數(shù)據(jù)。I/O：Input/Outputequipment，輸入/輸出設(shè)備，為輸入設(shè)備和輸出設(shè)備的總稱，用于計算機(jī)內(nèi)部和外界信息的轉(zhuǎn)換與傳送。MIPS：MillionInstructionPerSecond，每秒執(zhí)行百萬條指令數(shù)，為計算機(jī)運(yùn)算速度指標(biāo)的一種計量單位。4精選2021版課件9.畫出主機(jī)框圖，分別以存數(shù)指令“STAM”和加法指令“ADDM”（M均為主存地址）為例，在圖中按序標(biāo)出完成該指令（包括取指令階段）的信息流程（如→①）。假設(shè)主存容量為256M*32位，在指令字長、存儲字長、機(jī)器字長相等的條件下，指出圖中各寄存器的位數(shù)。解：主機(jī)框圖如P13圖1.11所示。（1）STAM指令：PC→MAR，MAR→MM，MM→MDR，MDR→IR，OP(IR)→CU，Ad(IR)→MAR，ACC→MDR，MAR→MM，WR（2）ADDM指令：PC→MAR，MAR→MM，MM→MDR，MDR→IR，

OP(IR)→CU，Ad(IR)→MAR，RD，MM→MDR，MDR→X，ADD，ALU→ACC，ACC→MDR，WR假設(shè)主存容量256M*32位，在指令字長、存儲字長、機(jī)器字長相等的條件下，ACC、X、IR、MDR寄存器均為32位，PC和MAR寄存器均為28位。5精選2021版課件10.指令和數(shù)據(jù)都存于存儲器中，計算機(jī)如何區(qū)分它們？解：計算機(jī)區(qū)分指令和數(shù)據(jù)有以下2種方法：通過不同的時間段來區(qū)分指令和數(shù)據(jù)，即在取指令階段（或取指微程序）取出的為指令，在執(zhí)行指令階段（或相應(yīng)微程序）取出的即為數(shù)據(jù)。通過地址來源區(qū)分，由PC提供存儲單元地址的取出的是指令，由指令地址碼部分提供存儲單元地址的取出的是操作數(shù)6精選2021版課件第二章計算機(jī)的發(fā)展與應(yīng)用1.通常計算機(jī)的更新?lián)Q代以什么為依據(jù)？答：P22主要以組成計算機(jī)基本電路的元器件為依據(jù)，如電子管、晶體管、集成電路等。2.舉例說明專用計算機(jī)和通用計算機(jī)的區(qū)別。答：按照計算機(jī)的效率、速度、價格和運(yùn)行的經(jīng)濟(jì)性和實用性可以將計算機(jī)劃分為通用計算機(jī)和專用計算機(jī)。通用計算機(jī)適應(yīng)性強(qiáng)，但犧牲了效率、速度和經(jīng)濟(jì)性，而專用計算機(jī)是最有效、最經(jīng)濟(jì)和最快的計算機(jī)，但適應(yīng)性很差。例如個人電腦和計算器。7精選2021版課件3.什么是摩爾定律？該定律是否永遠(yuǎn)生效？為什么？答：P23，否，P368精選2021版課件系統(tǒng)總線第三章9精選2021版課件

1.

什么是總線？總線傳輸有何特點？為了減輕總線的負(fù)載，總線上的部件都應(yīng)具備什么特點？

解：總線是多個部件共享的傳輸部件；

總線傳輸?shù)奶攸c是：某一時刻只能有一路信息在總線上傳輸，即分時使用；

為了減輕總線負(fù)載，總線上的部件應(yīng)通過三態(tài)驅(qū)動緩沖電路與總線連通。10精選2021版課件

4.為什么要設(shè)置總線判優(yōu)控制？常見的集中式總線控制有幾種？各有何特點？哪種方式響應(yīng)時間最快？哪種方式對電路故障最敏感？

解：總線判優(yōu)控制解決多個部件同時申請總線時的使用權(quán)分配問題；

常見的集中式總線控制有三種：

鏈?zhǔn)讲樵儭⒂嫈?shù)器查詢、獨立請求；

特點：鏈?zhǔn)讲樵兎绞竭B線簡單，易于擴(kuò)充，對電路故障最敏感；計數(shù)器查詢方式優(yōu)先級設(shè)置較靈活，對故障不敏感，連線及控制過程較復(fù)雜；獨立請求方式判優(yōu)速度最快，但硬件器件用量大，連線多，成本較高。11精選2021版課件

5.解釋概念：總線寬度、總線帶寬、總線復(fù)用、總線的主設(shè)備（或主模塊）、總線的從設(shè)備（或從模塊）、總線的傳輸周期、總線的通信控制。

解：

總線寬度——指數(shù)據(jù)總線的位（根）數(shù)，用bit（位）作單位。

總線帶寬——指總線在單位時間內(nèi)可以傳輸?shù)臄?shù)據(jù)總量，相當(dāng)于總線的數(shù)據(jù)傳輸率，等于總線工作頻率與總線寬度（字節(jié)數(shù)）的乘積。

總線復(fù)用——指兩種不同性質(zhì)且不同時出現(xiàn)的信號分時使用同一組總線，稱為總線的“多路分時復(fù)用”。12精選2021版課件

總線的主設(shè)備（主模塊）——指一次總線傳輸期間，擁有總線控制權(quán)的設(shè)備（模塊）；

總線的從設(shè)備（從模塊）——指一次總線傳輸期間，配合主設(shè)備完成傳輸?shù)脑O(shè)備（模塊），它只能被動接受主設(shè)備發(fā)來的命令；

總線的傳輸周期——總線完成一次完整而可靠的傳輸所需時間；

總線的通信控制——指總線傳送過程中雙方的時間配合方式。13精選2021版課件

6.試比較同步通信和異步通信。

解：

同步通信——由統(tǒng)一時鐘控制的通信，控制方式簡單，靈活性差，當(dāng)系統(tǒng)中各部件工作速度差異較大時，總線工作效率明顯下降。適合于速度差別不大的場合；

異步通信——不由統(tǒng)一時鐘控制的通信，部件間采用應(yīng)答方式進(jìn)行聯(lián)系，控制方式較同步復(fù)雜，靈活性高，當(dāng)系統(tǒng)中各部件工作速度差異較大時，有利于提高總線工作效率。14精選2021版課件8.為什么說半同步通信同時保留了同步通信和異步通信的特點？

解：

半同步通信既能像同步通信那樣由統(tǒng)一時鐘控制，又能像異步通信那樣允許傳輸時間不一致，因此工作效率介于兩者之間。

15精選2021版課件

10.什么是總線標(biāo)準(zhǔn)？為什么要設(shè)置總線標(biāo)準(zhǔn)？目前流行的總線標(biāo)準(zhǔn)有哪些？什么是即插即用？哪些總線有這一特點？

解：

總線標(biāo)準(zhǔn)——可理解為系統(tǒng)與模塊、模塊與模塊之間的互連的標(biāo)準(zhǔn)界面。

總線標(biāo)準(zhǔn)的設(shè)置主要解決不同廠家各類模塊化產(chǎn)品的兼容問題；

目前流行的總線標(biāo)準(zhǔn)有：ISA、EISA、PCI等；

即插即用——指任何擴(kuò)展卡插入系統(tǒng)便可工作。EISA、PCI等具有此功能。16精選2021版課件11.畫一個具有雙向傳輸功能的總線邏輯圖。

解：此題實際上是要求設(shè)計一個雙向總線收發(fā)器，設(shè)計要素為三態(tài)、方向、使能等控制功能的實現(xiàn)，可參考74LS245等總線緩沖器芯片內(nèi)部電路。邏輯圖如下：（n位）GDIRA1B1AnBn……………………使能控制方向控制17精選2021版課件錯誤的設(shè)計：CPUMMI/O1I/O2I/On……系統(tǒng)總線存儲總線這個方案的錯誤是：

不合題意。按題意要求應(yīng)畫出邏輯線路圖而不是邏輯框圖。18精選2021版課件12.設(shè)數(shù)據(jù)總線上接有A、B、C、D四個寄存器，要求選用合適的74系列芯片，完成下列邏輯設(shè)計：

（1）設(shè)計一個電路，在同一時間實現(xiàn)D→A、D→B和D→C寄存器間的傳送；

（2）設(shè)計一個電路，實現(xiàn)下列操作：

T0時刻完成D→總線；

T1時刻完成總線→A；

T2時刻完成A→總線；

T3時刻完成總線→B。19精選2021版課件令：BUSA=BUSB=BUSC=CP；

DBUS=-OE；當(dāng)CP前沿到來時，將DA、B、C。解：

（1）采用三態(tài)輸出的D型寄存器74LS374做A、B、C、D四個寄存器，其輸出可直接掛總線。A、B、C三個寄存器的輸入采用同一脈沖打入。注意-OE為電平控制，與打入脈沖間的時間配合關(guān)系為：-OE：

CP：20精選2021版課件

現(xiàn)以8位總線為例，設(shè)計此電路，如下圖示：數(shù)據(jù)總線D7D0BUSA1Q8QOE1D8D374

D1Q8QOE1D8D374

A1Q8QOE1D8D374

B1Q8QOE1D8D374

CBUSCBUSBBUSDDBUSCBUSBBUSABUS21精選2021版課件

（2）寄存器設(shè)置同（1），由于本題中發(fā)送、接收不在同一節(jié)拍，因此總線需設(shè)鎖存器緩沖，鎖存器采用74LS373（電平使能輸入）。節(jié)拍、脈沖配合關(guān)系如下：時鐘：CLK：節(jié)拍電平：Ti：打入脈沖：Pi：

圖中，脈沖包在電平中，為了留有較多的傳送時間，脈沖設(shè)置在靠近電平后沿處。22精選2021版課件

節(jié)拍、脈沖分配邏輯如下：二位格雷碼同步計數(shù)器1&&&&111GY0Y11/2139Y3ABY21CLKP0P1P2P3T0T1T2T3-T0-T1-T2-T323精選2021版課件節(jié)拍、脈沖時序圖如下：CLK：

T0：

T1：

T2：

T3：

P0：

P1：

P2：

P3：24精選2021版課件

以8位總線為例，電路設(shè)計如下：

（圖中，A、B、C、D四個寄存器與數(shù)據(jù)總線的連接方法同上。）>=11Q8QOE1D8D374

A1Q8QOE1D8D374

BBUSBDBUSCBUSBBUSABUSBUSA1Q8QOE1D8D374

DBUSD1Q8QOEG1D8D3731Q8QOE1D8DBUSC374

C>=1T1T3T0T2數(shù)據(jù)總線（D7~D0）令：ABUS=-T2DBUS=-T0BUSA=P1BUSB=P3返回目錄25精選2021版課件14.設(shè)總線的時鐘頻率為8MHz，一個總線周期等于一個時鐘周期。如果一個總線周期中并行傳送16位數(shù)據(jù)，試問總線的帶寬是多少？

解：

總線寬度=16位/8=2B

總線帶寬

=8MHz×2B=16MB/s26精選2021版課件15.在一個32位的總線系統(tǒng)中，總線的時鐘頻率為66MHz，假設(shè)總線最短傳輸周期為4個時鐘周期，試計算總線的最大數(shù)據(jù)傳輸率。若想提高數(shù)據(jù)傳輸率，可采取什么措施？

解法1：

總線寬度=32位/8=4B

時鐘周期=1/66MHz=0.015μs

總線最短傳輸周期=0.015μs×4

=0.06μs

總線最大數(shù)據(jù)傳輸率

=4B/0.06μs

=66.67MB/s27精選2021版課件解法2：

總線工作頻率=66MHz/4

=16.5MHz

總線最大數(shù)據(jù)傳輸率

=16.5MHz×4B=66MB/s

若想提高總線的數(shù)據(jù)傳輸率，可提高總線的時鐘頻率，或減少總線周期中的時鐘個數(shù)，或增加總線寬度。28精選2021版課件16.在異步串行傳送系統(tǒng)中，字符格式為：1個起始位、8個數(shù)據(jù)位、1個校驗位、2個終止位。若要求每秒傳送120個字符，試求傳送的波特率和比特率。

解：

一幀=1+8+1+2=12位

波特率

=120幀/秒×12位

=1440波特

比特率

=1440波特×（8/12）

=960bps

或：比特率

=120幀/秒×8=960bps29精選2021版課件存儲器第四章30精選2021版課件3.存儲器的層次結(jié)構(gòu)主要體現(xiàn)在什么地方？為什么要分這些層次？計算機(jī)如何管理這些層次？

答：存儲器的層次結(jié)構(gòu)主要體現(xiàn)在Cache—主存和主存—輔存這兩個存儲層次上。

Cache—主存層次在存儲系統(tǒng)中主要對CPU訪存起加速作用，即從整體運(yùn)行的效果分析，CPU訪存速度加快，接近于Cache的速度，而尋址空間和位價卻接近于主存。

主存—輔存層次在存儲系統(tǒng)中主要起擴(kuò)容作用，即從程序員的角度看，他所使用的存儲器其容量和位價接近于輔存，而速度接近于主存。31精選2021版課件

綜合上述兩個存儲層次的作用，從整個存儲系統(tǒng)來看，就達(dá)到了速度快、容量大、位價低的優(yōu)化效果。

主存與CACHE之間的信息調(diào)度功能全部由硬件自動完成。而主存—輔存層次的調(diào)度目前廣泛采用虛擬存儲技術(shù)實現(xiàn)，即將主存與輔存的一部份通過軟硬結(jié)合的技術(shù)組成虛擬存儲器，程序員可使用這個比主存實際空間（物理地址空間）大得多的虛擬地址空間（邏輯地址空間）編程，當(dāng)程序運(yùn)行時，再由軟、硬件自動配合完成虛擬地址空間與主存實際物理空間的轉(zhuǎn)換。因此，這兩個層次上的調(diào)度或轉(zhuǎn)換操作對于程序員來說都是透明的。32精選2021版課件4.說明存取周期和存取時間的區(qū)別。

解：存取周期和存取時間的主要區(qū)別是：存取時間僅為完成一次操作的時間，而存取周期不僅包含操作時間，還包含操作后線路的恢復(fù)時間。即：

存取周期=存取時間+恢復(fù)時間

5.什么是存儲器的帶寬？若存儲器的數(shù)據(jù)總線寬度為32位，存取周期為200ns，則存儲器的帶寬是多少？

解：存儲器的帶寬指單位時間內(nèi)從存儲器進(jìn)出信息的最大數(shù)量。

存儲器帶寬=1/200ns×32位

=160M位/秒=20MB/S=5M字/秒

注意字長（32位）不是16位。

（注：本題的兆單位來自時間=106）33精選2021版課件6.某機(jī)字長為32位，其存儲容量是64KB，按字編址其尋址范圍是多少？若主存以字節(jié)編址，試畫出主存字地址和字節(jié)地址的分配情況。

解：存儲容量是64KB時，按字節(jié)編址的尋址范圍就是64KB，則：

按字尋址范圍=64K×8/32=16K字

按字節(jié)編址時的主存地址分配圖如下：0123…………65465534655327…………6553565533字地址

HB—————字節(jié)地址—————LB048……655286553234精選2021版課件討論：

1、在按字節(jié)編址的前提下，按字尋址時，地址仍為16位，即地址編碼范圍仍為0~64K-1，但字空間為16K字，字地址不連續(xù)。

2、

字尋址的單位為字，不是B（字節(jié)）。

3、畫存儲空間分配圖時要畫出上限。35精選2021版課件7.一個容量為16K×32位的存儲器，其地址線和數(shù)據(jù)線的總和是多少？當(dāng)選用下列不同規(guī)格的存儲芯片時，各需要多少片？

1K×4位，2K×8位，4K×4位，16K×1位，4K×8位，8K×8位

解：

地址線和數(shù)據(jù)線的總和=14+32=46根；

各需要的片數(shù)為：

1K×4：16K×32/1K×4=16×8=128片

2K×8：16K×32/2K×8=8×4=32片

4K×4：16K×32/4K×4=4×8=32片

16K×1：16K×32/16K×1=32片

4K×8：16K×32/4K×8=4×4=16片

8K×8：16K×32/8K×8=2X4=8片36精選2021版課件討論：

地址線根數(shù)與容量為2的冪的關(guān)系，在此為214，14根；

數(shù)據(jù)線根數(shù)與字長位數(shù)相等，在此為32根。（注：不是2的冪的關(guān)系。）

：32=25，5根37精選2021版課件8.試比較靜態(tài)RAM和動態(tài)RAM。

答：靜態(tài)RAM和動態(tài)RAM的比較見下表：特性SRAMDRAM存儲信息觸發(fā)器電容破壞性讀出非是需要刷新不要需要送行列地址同時送分兩次送運(yùn)行速度快慢集成度低高發(fā)熱量大小存儲成本高低功耗高低可靠性高低可用性使用方便不方便適用場合高速小容量存儲器大容量主存38精選2021版課件9.什么叫刷新？為什么要刷新？說明刷新有幾種方法。

解：刷新——對DRAM定期進(jìn)行的全部重寫過程；

刷新原因——因電容泄漏而引起的DRAM所存信息的衰減需要及時補(bǔ)充，因此安排了定期刷新操作；

常用的刷新方法有三種——集中式、分散式、異步式。

集中式：在最大刷新間隔時間內(nèi)，集中安排一段時間進(jìn)行刷新；

分散式：在每個讀/寫周期之后插入一個刷新周期，無CPU訪存死時間；

異步式：是集中式和分散式的折衷。39精選2021版課件討論：

1）刷新與再生的比較：

共同點：

·動作機(jī)制一樣。都是利用DRAM存儲元破壞性讀操作時的重寫過程實現(xiàn)；

·操作性質(zhì)一樣。都是屬于重寫操作。40精選2021版課件區(qū)別：

·解決的問題不一樣。再生主要解決DRAM存儲元破壞性讀出時的信息重寫問題；刷新主要解決長時間不訪存時的信息衰減問題。

·操作的時間不一樣。再生緊跟在讀操作之后，時間上是隨機(jī)進(jìn)行的；刷新以最大間隔時間為周期定時重復(fù)進(jìn)行。

·動作單位不一樣。再生以存儲單元為單位，每次僅重寫剛被讀出的一個字的所有位；刷新以行為單位，每次重寫整個存儲器所有芯片內(nèi)部存儲矩陣的同一行。41精選2021版課件

·芯片內(nèi)部I/O操作不一樣。讀出再生時芯片數(shù)據(jù)引腳上有讀出數(shù)據(jù)輸出；刷新時由于CAS信號無效，芯片數(shù)據(jù)引腳上無讀出數(shù)據(jù)輸出（唯RAS有效刷新，內(nèi)部讀）。鑒于上述區(qū)別，為避免兩種操作混淆，分別叫做再生和刷新。

2）CPU訪存周期與存取周期的區(qū)別：

CPU訪存周期是從CPU一邊看到的存儲器工作周期，他不一定是真正的存儲器工作周期；存取周期是存儲器速度指標(biāo)之一，它反映了存儲器真正的工作周期時間。42精選2021版課件

3）分散刷新是在讀寫周期之后插入一個刷新周期，而不是在讀寫周期內(nèi)插入一個刷新周期，但此時讀寫周期和刷新周期合起來構(gòu)成CPU訪存周期。

4）刷新定時方式有3種而不是2種，一定不要忘了最重要、性能最好的異步刷新方式。43精選2021版課件10.半導(dǎo)體存儲器芯片的譯碼驅(qū)動方式有幾種？

解：半導(dǎo)體存儲器芯片的譯碼驅(qū)動方式有兩種：線選法和重合法。

線選法：地址譯碼信號只選中同一個字的所有位，結(jié)構(gòu)簡單，費器材；

重合法：地址分行、列兩部分譯碼，行、列譯碼線的交叉點即為所選單元。這種方法通過行、列譯碼信號的重合來選址，也稱矩陣譯碼?？纱蟠蠊?jié)省器材用量，是最常用的譯碼驅(qū)動方式。44精選2021版課件11.一個8K×8位的動態(tài)RAM芯片，其內(nèi)部結(jié)構(gòu)排列成256×256形式，存取周期為0.1μs。試問采用集中刷新、分散刷新及異步刷新三種方式的刷新間隔各為多少？

注：該題題意不太明確。實際上，只有異步刷新需要計算刷新間隔。

解：設(shè)DRAM的刷新最大間隔時間為2ms，則

異步刷新的刷新間隔=2ms/256行

=0.0078125ms=7.8125μs

即：每7.8125μs刷新一行。

集中刷新時，

刷新最晚啟動時間=2ms-0.1μs×256行=2ms-25.6μs=1974.4μs45精選2021版課件

集中刷新啟動后，

刷新間隔=0.1μs

即：每0.1μs刷新一行。

集中刷新的死時間

=0.1μs×256行

=25.6μs

分散刷新的刷新間隔=0.1μs×2=0.2μs

即：每0.2μs刷新一行。

分散刷新一遍的時間

=0.1μs×2×256行=51.2μs則

分散刷新時，

2ms內(nèi)可重復(fù)刷新遍數(shù)

=2ms/51.2μs≈39遍46精選2021版課件12.畫出用1024×4位的存儲芯片組成一個容量為64K×8位的存儲器邏輯框圖。要求將64K分成4個頁面，每個頁面分16組，指出共需多少片存儲芯片？

（注：將存儲器分成若干個容量相等的區(qū)域，每一個區(qū)域可看做一個頁面。）

解：設(shè)采用SRAM芯片，

總片數(shù)

=64K×8位/1024×4位

=64×2=128片

題意分析：本題設(shè)計的存儲器結(jié)構(gòu)上分為總體、頁面、組三級，因此畫圖時也應(yīng)分三級畫。首先應(yīng)確定各級的容量：

頁面容量

=總?cè)萘?頁面數(shù)

=64K×8位/4

=16K×8位；47精選2021版課件

組容量

=頁面容量/組數(shù)

=16K×8位/16=1K×8位；

組內(nèi)片數(shù)=組容量/片容量

=1K×8位/1K×4位=2片；

地址分配：頁面號組號組內(nèi)地址2410

組邏輯圖如下：（位擴(kuò)展）1K×4SRAM1K×4SRAMA9~0-WE-CSiD7D6D5D4D3D2D1D01K×848精選2021版課件

頁面邏輯框圖：（字?jǐn)U展）1K×8（組0）1K×8（組1）1K×8（組2）1K×8（組15）………………組譯碼器4:16-CS0-CS1-CS2-CS15A9~0-WED7~0A10A11A12A13-CEi16K×8G49精選2021版課件

存儲器邏輯框圖：（字?jǐn)U展）16K×8（頁面0）16K×8（頁面1）16K×8（頁面2）16K×8（頁面3）頁面譯碼器2:4A14A15-CE0-CE1-CE2-CE3A13~0-WED7~050精選2021版課件13.設(shè)有一個64K×8位的RAM芯片，試問該芯片共有多少個基本單元電路（簡稱存儲基元）？欲設(shè)計一種具有上述同樣多存儲基元的芯片，要求對芯片字長的選擇應(yīng)滿足地址線和數(shù)據(jù)線的總和為最小，試確定這種芯片的地址線和數(shù)據(jù)線，并說明有幾種解答。

解：

存儲基元總數(shù)

=64K×8位

=512K位=219位；

思路：如要滿足地址線和數(shù)據(jù)線總和最小，應(yīng)盡量把存儲元安排在字向，因為地址位數(shù)和字?jǐn)?shù)成2的冪的關(guān)系，可較好地壓縮線數(shù)。51精選2021版課件

設(shè)地址線根數(shù)為a，數(shù)據(jù)線根數(shù)為b，則片容量為：2a×b=219；b=219-a；

若a=19，b=1，總和=19+1=

20；

a=18，b=2，總和=18+2=20；

a=17，b=4，總和=17+4=21；

a=16，b=8總和=16+8=24；

…………

由上可看出：片字?jǐn)?shù)越少，片字長越長，引腳數(shù)越多。片字?jǐn)?shù)、片位數(shù)均按2的冪變化。

結(jié)論：如果滿足地址線和數(shù)據(jù)線的總和為最小，這種芯片的引腳分配方案有兩種：地址線=19根，數(shù)據(jù)線=1根；或地址線=18根，數(shù)據(jù)線=2根。52精選2021版課件14.某8位微型機(jī)地址碼為18位，若使用4K×4位的RAM芯片組成模塊板結(jié)構(gòu)的存儲器，試問：

（1）該機(jī)所允許的最大主存空間是多少？

（2）若每個模塊板為32K×8位，共需幾個模塊板？

（3）每個模塊板內(nèi)共有幾片RAM芯片？

（4）共有多少片RAM？

（5）CPU如何選擇各模塊板？53精選2021版課件

解：

（1）218=256K，則該機(jī)所允許的最大主存空間是256K×8位（或256KB）；

（2）模塊板總數(shù)=256K×8/32K×8

=8塊；

（3）板內(nèi)片數(shù)=32K×8位/4K×4位

=8×2=16片；

（4）總片數(shù)=16片×8=128片；

（5）CPU通過最高3位地址譯碼選板，次高3位地址譯碼選片。地址格式分配如下：板地址片地址片內(nèi)地址33121715141211054精選2021版課件15.設(shè)CPU共有16根地址線，8根數(shù)據(jù)線，并用-MREQ（低電平有效）作訪存控制信號，R/-W作讀/寫命令信號（高電平為讀，低電平為寫）?，F(xiàn)有這些存儲芯片：

ROM（2K×8位，4K×4位，8K×8位），RAM（1K×4位，2K×8位，4K×8位），及74138譯碼器和其他門電路（門電路自定）。

試從上述規(guī)格中選用合適的芯片，畫出CPU和存儲芯片的連接圖。要求如下：

（1）最小4K地址為系統(tǒng)程序區(qū)，4096~16383地址范圍為用戶程序區(qū)；

（2）指出選用的存儲芯片類型及數(shù)量；

（3）詳細(xì)畫出片選邏輯。55精選2021版課件

解：

（1）地址空間分配圖如下：4K（ROM）4K（SRAM）4K（SRAM）4K（SRAM）……0~40954096~81918192~1228712288~16383

……65535Y0Y1Y2Y3………A15=1A15=056精選2021版課件

（2）選片：ROM：4K×4位：2片；

RAM：4K×8位：3片；

（3）CPU和存儲器連接邏輯圖及片選邏輯：4K×4ROM74138（3：8）4K×4ROM4K×8RAM4K×8RAM4K×8RAM-CS0-CS1-CS2-CS3-MREQA15A14A13A12CBA-Y0-G2A-G2BG1+5VCPUA11~0R/-WD3~0D7~4-Y1-Y2-Y357精選2021版課件討論：

1）選片：當(dāng)采用字?jǐn)U展和位擴(kuò)展所用芯片一樣多時，選位擴(kuò)展。

理由：字?jǐn)U展需設(shè)計片選譯碼，較麻煩，而位擴(kuò)展只需將數(shù)據(jù)線按位引出即可。

本題如選用2K×8ROM，則RAM也應(yīng)選2K×8的。否則片選要采用二級譯碼，實現(xiàn)較麻煩。

當(dāng)需要RAM、ROM等多種芯片混用時，應(yīng)盡量選容量等外特性較為一致的芯片，以便于簡化連線。

2）應(yīng)盡可能的避免使用二級譯碼，以使設(shè)計簡練。但要注意在需要二級譯碼時如果不使用，會使選片產(chǎn)生二意性。58精選2021版課件3）片選譯碼器的各輸出所選的存儲區(qū)域是一樣大的，因此所選芯片的字容量應(yīng)一致，如不一致時就要考慮二級譯碼。

4）其它常見錯誤：

EPROM的PD端接地；

（PD為功率下降控制端，當(dāng)輸入為高時，進(jìn)入功率下降狀態(tài)。因此PD端的合理接法是與片選端-CS并聯(lián)。）

ROM連讀/寫控制線-WE；

（ROM無讀/寫控制端）

注：該題缺少“系統(tǒng)程序工作區(qū)”條件。59精選2021版課件16.CPU假設(shè)同上題，現(xiàn)有8片8K×8位的RAM芯片與CPU相連。

（1）用74138譯碼器畫出CPU與存儲芯片的連接圖；

（2）寫出每片RAM的地址范圍；

（3）如果運(yùn)行時發(fā)現(xiàn)不論往哪片RAM寫入數(shù)據(jù)，以A000H為起始地址的存儲芯片都有與其相同的數(shù)據(jù)，分析故障原因。

（4）根據(jù)（1）的連接圖，若出現(xiàn)地址線A13與CPU斷線，并搭接到高電平上，將出現(xiàn)什么后果？60精選2021版課件

解：

（1）CPU與存儲器芯片連接邏輯圖：CPU8K×8SRAM74138（3：8）R/-WD7~0A12~08K×8SRAM8K×8SRAM8K×8SRAM…-G2A-G2BABC-MREQA13A14A15-CS0-CS1-CS2……-CS7+5VG161精選2021版課件

（2）地址空間分配圖：8K×8RAM8K×8RAM8K×8RAM8K×8RAM8K×8RAM8K×8RAM8K×8RAM8K×8RAMY0Y1Y2Y3Y4Y5Y6Y70~81918192~1638316384~2457524576~3276732768~4095940960~4915149152~5734357344~6553562精選2021版課件

（3）如果運(yùn)行時發(fā)現(xiàn)不論往哪片RAM寫入數(shù)據(jù)后，以A000H為起始地址的存儲芯片都有與其相同的數(shù)據(jù)，則根本的故障原因為：該存儲芯片的片選輸入端很可能總是處于低電平?？赡艿那闆r有：

1）該片的-CS端與-WE端錯連或短路；

2）該片的-CS端與CPU的-MREQ端錯連或短路；

3）該片的-CS端與地線錯連或短路；

在此，假設(shè)芯片與譯碼器本身都是好的。63精選2021版課件

（4）如果地址線A13與CPU斷線，并搭接到高電平上，將會出現(xiàn)A13恒為“1”的情況。此時存儲器只能尋址A13=1的地址空間，A13=0的另一半地址空間將永遠(yuǎn)訪問不到。若對A13=0的地址空間進(jìn)行訪問，只能錯誤地訪問到A13=1的對應(yīng)空間中去。64精選2021版課件22.某機(jī)字長為16位，常規(guī)的存儲空間為64K字，若想不改用其他高速的存儲芯片，而使訪存速度提高到8倍，可采取什么措施？畫圖說明。

解：若想不改用高速存儲芯片，而使訪存速度提高到8倍，可采取多體交叉存取技術(shù)，圖示如下：08……M08K19……M18K210……M28K311……M38K412……M48K513……M58K614……M68K715……M78K存儲管理存儲總線65精選2021版課件8體交叉訪問時序：啟動M0：啟動M1：啟動M2：啟動M3：啟動M4：啟動M5：啟動M6：啟動M7：t單體存取周期由圖可知：每隔1/8個存取周期就可在存儲總線上獲得一個數(shù)據(jù)。66精選2021版課件23.設(shè)CPU共有16根地址線，8根數(shù)據(jù)線，并用M/-IO作為訪問存儲器或I/O的控制信號（高電平為訪存，低電平為訪I/O)，-WR（低電平有效）為寫命令，-RD（低電平有效）為讀命令。設(shè)計一個容量為64KB的采用低位交叉編址的8體并行結(jié)構(gòu)存儲器。現(xiàn)有右圖所示的存儲芯片及138譯碼器。

畫出CPU和存儲芯片（芯片容量自定）的連接圖，并寫出圖中每個存儲芯片的地址范圍（用十六進(jìn)制數(shù)表示）。RAM…………AiA0OEDnD0WECE…………-OE允許讀-WE允許寫-CE片選67精選2021版課件解：芯片容量=64KB/8=8KB

每個芯片（體）的地址范圍以8為模低位交叉分布如下：8K×8RAM8K×8RAM8K×8RAM8K×8RAM8K×8RAM8K×8RAM8K×8RAM8K×8RAMY0Y1Y2Y3Y4Y5Y6Y70000H，0008H，……，F(xiàn)FF8H0001H，0009H，……，F(xiàn)FF9H0002H，000AH，……，F(xiàn)FFAH0003H，000BH，……，F(xiàn)FFBH0004H，000CH，……，F(xiàn)FFCH0005H，000DH，……，F(xiàn)FFDH0006H，000EH，……，F(xiàn)FFEH0007H，000FH，……，F(xiàn)FFFH地址空間分配圖：地址范圍：68精選2021版課件方案1：8體交叉編址的CPU和存儲芯片的連接圖：CPU8KBSRAM0體74138（3：8）-WR-RDD7~0A15~38KBSRAM1體8KBSRAM2體8KBSRAM7體…-G2A-G2BABCM/-IOA0A1A2-Y0-Y1-Y2……-Y7G1-WE-WE-WE-WE-OE-OE-OE-OE-CE-CE-CE-CE

注：此設(shè)計方案只能實現(xiàn)八體之間的低位交叉尋址，但不能實現(xiàn)八體并行操作。69精選2021版課件方案2：8體交叉并行存取系統(tǒng)體內(nèi)邏輯如下：8KBSRAM-WE-OE輸入地址緩沖輸入數(shù)據(jù)緩沖-CEA12~0D7~0輸出數(shù)據(jù)緩沖片選信號擴(kuò)展A15~3D7~0讀命令擴(kuò)展寫命令擴(kuò)展-Yi-RD-WRi體M/-IO

由于存儲器單體的存取周期為T，而CPU的總線訪存周期為（1/8）T，故體內(nèi)邏輯要支持單體的獨立工作速率。因此在SRAM芯片的外圍加了地址、數(shù)據(jù)的輸入/輸出緩沖裝置，以及控制信號的擴(kuò)展裝置。70精選2021版課件

CPU和各體的連接圖：由于存儲器單體的工作速率和總線速率不一致，因此各體之間存在總線分配問題，存儲器不能簡單地和CPU直接相連，要在存儲管理部件的控制下連接。CPU8KB0體74138（3：8）-WR-RDD7~0A15~38KB1體8KB2體8KB7體…-G2A-G2BABCM/-IOA0A1A2-Y0-Y1-Y2……-Y7G1-WE-WE-WE-WE-OE-OE-OE-OE-Y0-Y1-Y2-Y7存儲管理A12~0A12~0A12~0A12~0

71精選2021版課件24.一個4體低位交叉的存儲器，假設(shè)存取周期為T，CPU每隔1/4存取周期啟動一個存儲體，試問依次訪問64個字需多少個存取周期？

解：本題中，只有訪問第一個字需一個存取周期，從第二個字開始，每隔1/4存取周期即可訪問一個字，因此，依次訪問64個字需：

存取周期個數(shù)

=(64-1)×(1/4)T+T

=（63/4+1）T=15.75+1=16.75T

與常規(guī)存儲器的速度相比，加快了：（64-16.75）T=47.25T

注：4體交叉存取雖然從理論上講可將存取速度提高到4倍，但實現(xiàn)時由于并行存取的分時啟動需要一定的時間，故實際上只能提高到接近4倍。72精選2021版課件25.什么是“程序訪問的局部性”？存儲系統(tǒng)中哪一級采用了程序訪問的局部性原理？

解：程序運(yùn)行的局部性原理指：在一小段時間內(nèi)，最近被訪問過的程序和數(shù)據(jù)很可能再次被訪問；在空間上，這些被訪問的程序和數(shù)據(jù)往往集中在一小片存儲區(qū)；在訪問順序上，指令順序執(zhí)行比轉(zhuǎn)移執(zhí)行的可能性大(大約5:1)。存儲系統(tǒng)中Cache—主存層次采用了程序訪問的局部性原理。

73精選2021版課件26.計算機(jī)中設(shè)置Cache的作用是什么？能不能把Cache的容量擴(kuò)大，最后取代主存，為什么？

答：計算機(jī)中設(shè)置Cache主要是為了加速CPU訪存速度；

不能把Cache的容量擴(kuò)大到最后取代主存，主要因為Cache和主存的結(jié)構(gòu)原理以及訪問機(jī)制不同（主存是按地址訪問，Cache是按內(nèi)容及地址訪問）。74精選2021版課件27.Cache制作在CPU芯片內(nèi)有什么好處？將指令Cache和數(shù)據(jù)Cache分開又有什么好處？

答：Cache做在CPU芯片內(nèi)主要有下面幾個好處：

1）可提高外部總線的利用率。因為Cache在CPU芯片內(nèi)，CPU訪問Cache時不必占用外部總線；

2）Cache不占用外部總線就意味著外部總線可更多地支持I/O設(shè)備與主存的信息傳輸，增強(qiáng)了系統(tǒng)的整體效率；

3）可提高存取速度。因為Cache與CPU之間的數(shù)據(jù)通路大大縮短,故存取速度得以提高；75精選2021版課件

將指令Cache和數(shù)據(jù)Cache分開有如下好處：

1）可支持超前控制和流水線控制，有利于這類控制方式下指令預(yù)取操作的完成；

2）指令Cache可用ROM實現(xiàn)，以提高指令存取的可靠性；

3）數(shù)據(jù)Cache對不同數(shù)據(jù)類型的支持更為靈活，既可支持整數(shù)（例32位），也可支持浮點數(shù)據(jù)（如64位）。76精選2021版課件

補(bǔ)充討論：

Cache結(jié)構(gòu)改進(jìn)的第三個措施是分級實現(xiàn)，如二級緩存結(jié)構(gòu)，即在片內(nèi)Cache（L1）和主存之間再設(shè)一個片外Cache（L2），片外緩存既可以彌補(bǔ)片內(nèi)緩存容量不夠大的缺點，又可在主存與片內(nèi)緩存間起到平滑速度差的作用，加速片內(nèi)緩存的調(diào)入調(diào)出速度（主存—L2—L1）。77精選2021版課件28.設(shè)主存容量為256K字，Cache容量為2K字，塊長為4。

（1）設(shè)計Cache地址格式，Cache中可裝入多少塊數(shù)據(jù)？

（2）在直接映射方式下，設(shè)計主存地址格式。

（3）在四路組相聯(lián)映射方式下，設(shè)計主存地址格式。

（4）在全相聯(lián)映射方式下，設(shè)計主存地址格式。

（5）若存儲字長為32位，存儲器按字節(jié)尋址，寫出上述三種映射方式下主存的地址格式。78精選2021版課件29.假設(shè)CPU執(zhí)行某段程序時共訪問Cache命中4800次，訪問主存200次，已知Cache的存取周期是30ns，主存的存取周期是150ns，求Cache的命中率以及Cache-主存系統(tǒng)的平均訪問時間和效率，試問該系統(tǒng)的性能提高了多少？79精選2021版課件30.一個組相聯(lián)映射的Cache由64塊組成，每組內(nèi)包含4塊。主存包含4096塊，每塊由128字組成，訪存地址為字地址。試問主存和Cache的地址各為幾位？畫出主存的地址格式。80精選2021版課件31.設(shè)主存容量為1MB，采用直接映射方式的Cache容量為16KB，塊長為4，每字32位。試問主存地址為ABCDEH的存儲單元在Cache中的什么位置？81精選2021版課件32.設(shè)某機(jī)主存容量為4MB，Cache容量為16KB，每字塊有8個字，每字32位，設(shè)計一個四路組相聯(lián)映射（即Cache每組內(nèi)共有4個字塊）的Cache組織。

（1）畫出主存地址字段中各段的位數(shù)；

（2）設(shè)Cache的初態(tài)為空，CPU依次從主存第0、1、2……89號單元讀出90個字（主存一次讀出一個字），并重復(fù)按此次序讀8次，問命中率是多少？

（3）若Cache的速度是主存的6倍，試問有Cache和無Cache相比，速度約提高多少倍？82精選2021版課件

答：

（1）由于容量是按字節(jié)表示的，則主存地址字段格式劃分如下：

87232

（2）由于題意中給出的字地址是連續(xù)的，故（1）中地址格式的最低2位不參加字的讀出操作。當(dāng)主存讀0號字單元時，將主存0號字塊（0~7）調(diào)入Cache（0組0號塊），主存讀8號字單元時，將1號塊（8~15）調(diào)入Cache（1組0號塊）……主存讀89號單元時，將11號塊（88~89）調(diào)入Cache（11組0號塊）。塊內(nèi)字地址組內(nèi)塊號Cache組號主存字塊標(biāo)記字節(jié)地址83精選2021版課件

共需調(diào)90/812次，就把主存中的90個字調(diào)入Cache。除讀第1遍時CPU需訪問主存12次外，以后重復(fù)讀時不需再訪問主存。則在90×8=720個讀操作中：

訪Cache次數(shù)=（90-12）+630=708次

Cache命中率

=708/7200.9898%

（3）設(shè)無Cache時訪主存需時720T（T為主存周期），加入Cache后需時：

708T/6+12T=（118+12）T

=130T

則：720T/130T5.54倍

有Cache和無Cache相比，速度提高了4.54倍左右。84精選2021版課件35.畫出RZ、NRZ、NRZ1、PE、FM寫入數(shù)字串1011001的寫電流波形圖。

解：RZ：NRZ：NRZ1：PE：FM：1011001ttttt注意85精選2021版課件36.以寫入10010110為例，比較調(diào)頻制和改進(jìn)調(diào)頻制的寫電流波形圖。

解：寫電流波形圖如下：FM:MFM:MFM:10010110tt10010110頻率提高一倍后的MFM制。t86精選2021版課件

比較：

1）FM和MFM寫電流在位周期中心處的變化規(guī)則相同；

2）MFM制除連續(xù)一串“0”時兩個0周期交界處電流仍變化外，基本取消了位周期起始處的電流變化；

3）FM制記錄一位二進(jìn)制代碼最多兩次磁翻轉(zhuǎn)，MFM制記錄一位二進(jìn)制代碼最多一次磁翻轉(zhuǎn)，因此MFM制的記錄密度可提高一倍。上圖中示出了在MFM制時位周期時間縮短一倍的情況。由圖可知，當(dāng)MFM制記錄密度提高一倍時，其寫電流頻率與FM制的寫電流頻率相當(dāng)；87精選2021版課件4）由于MFM制并不是每個位周期都有電流變化，故自同步脈沖的分離需依據(jù)相鄰兩個位周期的讀出信息產(chǎn)生，自同步技術(shù)比FM制復(fù)雜得多。88精選2021版課件37.畫出調(diào)相制記錄01100010的驅(qū)動電流、記錄磁通、感應(yīng)電勢、同步脈沖及讀出代碼等幾種波形。

解：I：：e：T：D：01100010ttttt寫入讀出89精選2021版課件注意：

1）畫波形圖時應(yīng)嚴(yán)格對準(zhǔn)各種信號的時間關(guān)系。

2）讀出感應(yīng)信號不是方波而是與磁翻轉(zhuǎn)邊沿對應(yīng)的尖脈沖；

3）同步脈沖的出現(xiàn)時間應(yīng)能“包裹”要選的讀出感應(yīng)信號，才能保證選通有效的讀出數(shù)據(jù)信號，并屏蔽掉無用的感應(yīng)信號。PE記錄方式的同步脈沖應(yīng)安排對準(zhǔn)代碼周期的中間。

4）最后讀出的數(shù)據(jù)代碼應(yīng)與寫入代碼一致。90精選2021版課件38.磁盤組有6片磁盤，最外兩側(cè)盤面可以記錄，存儲區(qū)域內(nèi)徑22cm，外徑33cm，道密度為40道/cm，內(nèi)層密度為400位/cm，轉(zhuǎn)速3600轉(zhuǎn)/分。

（1）共有多少存儲面可用？

（2）共有多少柱面？

（3）盤組總存儲容量是多少？

（4）數(shù)據(jù)傳輸率是多少？91精選2021版課件

解：

（1）共有：6×2=12個存儲面可用；

（2）有效存儲區(qū)域=（33-22）/2

=5.5cm

柱面數(shù)

=40道/cm×5.5cm=220道

（3）內(nèi)層道周長=22cm=69.08cm

道容量=400位/cm×69.08cm

=3454B

面容量=3454B×220道=759880B

盤組總?cè)萘?759，880B×12面

=9，118，560B92精選2021版課件（4）轉(zhuǎn)速

=3600轉(zhuǎn)/60秒=60轉(zhuǎn)/秒

數(shù)據(jù)傳輸率

=3454B×60轉(zhuǎn)/秒

=207，240B/S

注意：

1）的精度選取不同將引起答案不同，一般取兩位小數(shù)；

2）柱面數(shù)盤組總磁道數(shù)（=一個盤面上的磁道數(shù)）

3）數(shù)據(jù)傳輸率與盤面數(shù)無關(guān)；

4）數(shù)據(jù)傳輸率的單位時間是秒，不是分。93精選2021版課件39.某磁盤存儲器轉(zhuǎn)速為3000轉(zhuǎn)/分，共有4個記錄盤面，每毫米5道，每道記錄信息12288字節(jié)，最小磁道直徑為230mm，共有275道，求：

（1）磁盤存儲器的存儲容量；

（2）最高位密度（最小磁道的位密度）和最低位密度；

（3）磁盤數(shù)據(jù)傳輸率；

（4）平均等待時間。94精選2021版課件解：

（1）存儲容量

=275道×12288B/道×4面=13516800B

（2）最高位密度

=12288B/230

≈17B/mm≈136位/mm（向下取整）

最大磁道直徑

=230mm+275道/5道×2

=230mm+110mm=340mm

最低位密度

=12288B/340

≈11B/mm≈92位/mm

（向下取整）

（3）磁盤數(shù)據(jù)傳輸率

=12288B×3000轉(zhuǎn)/分

=12288B×50轉(zhuǎn)/秒=614400B/S

（4）平均等待時間

=1/50/2=10ms95精選2021版課件討論：

1、本題給出的道容量單位為字節(jié)，

因此算出的存儲容量單位也是字節(jié)，而不是位；

2、由此算出的位密度單位最終應(yīng)轉(zhuǎn)換成bpm(位/毫米）；

3、平均等待時間是磁盤轉(zhuǎn)半圈的時間，與容量無關(guān)。96精選2021版課件40.采用定長數(shù)據(jù)塊記錄格式的磁盤存儲器，直接尋址的最小單位是什么？尋址命令中如何表示磁盤地址？

答：采用定長數(shù)據(jù)塊記錄格式，直接尋址的最小單位是一個記錄塊（數(shù)據(jù)塊），尋址命令中可用如下格式表示磁盤地址：臺號柱面(磁道)號盤面(磁頭)號扇區(qū)號97精選2021版課件41.設(shè)有效信息為110，試用生成多項式G(x)=11011將其編成循環(huán)冗余校驗碼。

解：編碼過程如下：

M(x)=110n=3

G(x)=11011k+1=5k=4

M(x)·x4=1100000

M(x)·x4/G(x)=1100000/11011

=100+1100/11011R(x)=1100

M(x)·x4+R(x)=1100000+1100

=1101100

=CRC碼（7，3）碼

注：此題的G(x)選得不太好，當(dāng)最高位和最低位出錯時，余數(shù)相同，均為0001。此時只能檢錯，無法糾錯。98精選2021版課件42.有一個（7，4）碼，生成多項式G(x)=x3+x+1，寫出代碼1001的循環(huán)冗余校驗碼。

解：編碼過程如下：

M(x)=1001n=4

G(x)=x3+x+1=1011

k+1=4k=3

M(x)·x3=1001000

M(x)·x3/G(x)=1001000/1011

=1010+110/1011R(x)=110

M(x)·x3+R(x)=1001000+110

=1001110

=CRC碼

由于碼制和生成多項式均與教材上的例題4.15相同，故此（7，4）碼的出錯模式同表4.6。99精選2021版課件輸入輸出系統(tǒng)第五章100精選2021版課件

補(bǔ)充題：

一、某CRT顯示器可顯示64種ASCII字符，每幀可顯示72字×24排；每個字符字形采用7×8點陣，即橫向7點，字間間隔1點，縱向8點，排間間隔6點；幀頻50Hz，采取逐行掃描方式。假設(shè)不考慮屏幕四邊的失真問題，且行回掃和幀回掃均占掃描時間的20%，問：

1）顯存容量至少有多大？

2）字符發(fā)生器（ROM）容量至少有多大？

3）顯存中存放的是那種信息？

4）顯存地址與屏幕顯示位置如何對應(yīng)？101精選2021版課件

5）設(shè)置哪些計數(shù)器以控制顯存訪問與屏幕掃描之間的同步？它們的模各是多少？