2023年電大計(jì)算機(jī)組成原理考試過(guò)必備考點(diǎn)版含答案

班號(hào)

姓名

哈工大學(xué)年秋季學(xué)期

計(jì)算機(jī)組成原理試題

題號(hào)一二三四五六七八得分

得分

一、填空（12分）

1.某浮點(diǎn)數(shù)基值為2,階符1位，階碼3位，數(shù)符1位，尾數(shù)7位，階碼

和尾數(shù)均用補(bǔ)碼表達(dá)，尾數(shù)采用規(guī)格化形式，用十進(jìn)制數(shù)寫出它

所能表達(dá)的最大正數(shù),非0最小正

注數(shù),最大負(fù)

意數(shù),最小負(fù)

行數(shù)o

為2.變址尋址和基址尋址的區(qū)別是:在基址尋址中，基址寄存器提

規(guī)供，指令提供；而在變址尋址中,

范變址寄存器提供，指令提供。

3.影響流水線性能的因素重要反映在和—

，___________兩個(gè)方面O

遵4.設(shè)機(jī)器數(shù)字長(zhǎng)為16位（含1位符號(hào)位）。若1次移位需10ns,一

守次加法需10ns,則補(bǔ)碼除法需時(shí)間，補(bǔ)碼BO

考OTH算法最多需要時(shí)間。

試5.CPU從主存取出一條指令并執(zhí)行該指令的時(shí)間

叫,它通常包含若干

紀(jì)

個(gè)，而后者又包含若干

律

個(gè)。組成多級(jí)

.，時(shí)序系統(tǒng)。

二、名詞解釋（8分）

1.微程序控制

2.存儲(chǔ)器帶寬

3.RISC

4.中斷隱指令及功能

第2頁(yè)（共7頁(yè)）

試題：8學(xué)號(hào)：。3g姓名

三、簡(jiǎn)答(18分)

1.完整的總線傳輸周期涉及哪幾個(gè)階段？簡(jiǎn)要敘述每個(gè)階段的工作。

2.設(shè)主存容量為1MB,Cache容量為16KB，每字塊有16個(gè)字，每字32位。

(1)若Cache采用直接相聯(lián)映像，求出主存地址字段中各段的位數(shù)。

(2)若Cache采用四路組相聯(lián)映像，求出主存地址字段中各段的位數(shù)。

第2頁(yè)(共7頁(yè))

試題：0000學(xué)號(hào):。8。。姓名

3.某機(jī)有五個(gè)中斷源，按中斷響應(yīng)的優(yōu)先順序由高到低為L(zhǎng)O,L1,L2,L3,L4,

現(xiàn)規(guī)定優(yōu)先順序改為L(zhǎng)3,L2,L4,L0,L1,寫出各中斷源的屏蔽字。

屏蔽字

中斷源

01234

L0

L1

L2

L3

L4

4.某機(jī)主存容量為4Mxi6位,且存儲(chǔ)字長(zhǎng)等于指令字長(zhǎng)，若該機(jī)的指令系統(tǒng)

具有120種操作。操作碼位數(shù)固定，且具有直接、間接、立即、相對(duì)四種尋址

萬(wàn)式。

(1)畫出一地址指令格式并指出各字段的作用；

(2)該指令直接尋址的最大范圍；

(3)一次間址的尋址范圍；

(4)相對(duì)尋址的尋址范圍。

第3頁(yè)（共7頁(yè)）

試題：學(xué)號(hào)：。姓名

四、（6分）

設(shè)階碼取3位，尾數(shù)取6位（均不涉及符號(hào)位），按浮點(diǎn)補(bǔ)碼運(yùn)算規(guī)則

Q11

計(jì)算g[25x—]4-[24X（--）]

1616

五、畫出DMA方式接口電路的基本組成框圖，并說(shuō)明其工作過(guò)程（以輸入設(shè)備

為例）。（8分）

第4頁(yè)(共7頁(yè))

試題:學(xué)號(hào):。姓名

六、(10分)設(shè)CPU共有16根地址線，8根數(shù)據(jù)線，并用MREQ作訪存控制信號(hào),

用R/W作讀寫控制信號(hào),現(xiàn)有下列存儲(chǔ)芯片：

RAM：1KX8位、2KX4位、4KX8位

ROM：2KX8位、4K義8位

以及74138譯碼器和各種門電路(自定)，畫出CPU與存儲(chǔ)器連接圖。規(guī)定：

(1)最大4K地址空間為系統(tǒng)程序區(qū)，與其相鄰2K地址空間為用戶

程序區(qū)。

(2)合理選用上述存儲(chǔ)芯片，說(shuō)明各選幾片?寫出每片存儲(chǔ)芯片的地址范圍。

(3)具體畫出存儲(chǔ)芯片的片選邏輯。

AiAoAiAo

PD/Progr----ROM

第5頁(yè)（共7頁(yè)）

試題:學(xué)號(hào):。。姓名

第6頁(yè)（共7頁(yè)）

試題:。學(xué)號(hào)：。。姓名

七、假設(shè)CPU在中斷周期用堆棧保存程序斷點(diǎn)，且進(jìn)棧時(shí)棧指針減一，出棧時(shí)

棧指針加一。試寫出中斷返回指令（中斷服務(wù)程序的最后一條指令），在取指階段

和執(zhí)行階段所需的所有微操作命令及節(jié)拍安排。若采用微程序控制，則還需要增

長(zhǎng)哪些微操作。（10分）

八、除了采用高速芯片外，從計(jì)算機(jī)的各個(gè)子系統(tǒng)的角度分析，指出6種以上提

高整機(jī)速度的措施。（8分）

第7頁(yè)（共7頁(yè)）

計(jì)算機(jī)組成原理試題答案

一、填空（12分）

1.127；1/512;-1/512-1/32768；-128o

2.基地址；形式地址;基地址；形式地址。

3.訪存沖突；相關(guān)問(wèn)題。

4.300ns；310ns。

5.指令周期；機(jī)器周期；節(jié)拍。

二、名詞解釋（8分）

1.微程序控制

答:采用與存儲(chǔ)程序類似的方法來(lái)解決微操作命令序列的形成，將一條機(jī)器指令編寫成一個(gè)

微程序，每一個(gè)微程序包含若干條微指令，每一條指令包含一個(gè)或多個(gè)微操作命令。

2.存儲(chǔ)器帶寬

答：每秒從存儲(chǔ)器進(jìn)出信息的最大數(shù)量，單位可以用字/秒或字節(jié)/秒或位/秒來(lái)表達(dá)。

3.RISC

答：RISC是精簡(jiǎn)指令系記錄算機(jī)，通過(guò)有限的指令條數(shù)簡(jiǎn)化解決器設(shè)計(jì)、已達(dá)成提高系

統(tǒng)執(zhí)行速度的目的。

4.中斷隱指令及功能

答：中斷隱指令是在機(jī)器指令系統(tǒng)中沒有的指令，它是CPU在中斷周期內(nèi)由硬件自動(dòng)完畢的

一條指令,其功能涉及保護(hù)程序斷點(diǎn)、尋找中斷服務(wù)程序的入口地址、關(guān)中斷等功能。

三、簡(jiǎn)答（18分）

1.答：

總線在完畢一次傳輸周期時(shí)，可分為四個(gè)階段：

?申請(qǐng)分派階段：由需要使用總線的主模塊（或主設(shè)備）提出申請(qǐng)，經(jīng)總線仲裁機(jī)構(gòu)決

定下一傳輸周期的總線使用權(quán)授于某一申請(qǐng)者；

?尋址階段：取得了使用權(quán)的主模塊，通過(guò)總線發(fā)出本次打算訪問(wèn)的從模塊（或從設(shè)備）

的存儲(chǔ)地址或設(shè)備地址及有關(guān)命令，啟動(dòng)參與本次傳輸?shù)膹哪K；

-傳數(shù)階段：主模塊和從模塊進(jìn)行數(shù)據(jù)互換，數(shù)據(jù)由源模塊發(fā)出經(jīng)數(shù)據(jù)總線流入目的

模塊；

?結(jié)束階段:主模塊的有關(guān)信息均從系統(tǒng)總線上撤除，讓出總線使用權(quán)。

2.答：

（1）若Cache采用直接相聯(lián)映像：

字塊中含64個(gè)字節(jié)，字塊的位數(shù)為b=6。

Cache中具有256個(gè)字塊，所以字塊地址位數(shù)c=8。

主存容量為1M字節(jié)，總位數(shù)為20o

主存字塊標(biāo)記位數(shù)t=6。

(2)若Cache采用四路組相聯(lián)映像，

字塊中含64個(gè)字節(jié)，字塊的位數(shù)為b=6。

每組具有四個(gè)字塊，每組含256個(gè)字節(jié)。

Cache中具有64個(gè)字塊，所以組地址位數(shù)q=6。

主存容量為1M字節(jié)，總位數(shù)為20。

主存字塊標(biāo)記位數(shù)t=8o

3.答：

設(shè)屏蔽位為“1”時(shí)表達(dá)相應(yīng)的中斷源被屏蔽，屏蔽字排列如下：

屏蔽字

中斷源

01234

01000

0000

L0n

L1U

1100

L2

L31

1110

L4

1

11000

4.答：

(1)指令字長(zhǎng)16位，操作碼為7位，尋址特性位2位，地址碼7位；

(2)-64-63；

(3)2|6;

(4)216.

四、(6分)

答：

被加數(shù)為0,101。；0100100,[*]補(bǔ)=00,101;00.100100

加數(shù)為0,100;1.010100,[y],b=00,100;11.010100

(1)對(duì)階：

[△j]?=[jj卜-Lj/樸=00,101+11,1oo=00,001

即Aj=1,則y的尾數(shù)向右移一位，階碼相應(yīng)加1,即

[yYn=00,101；11.101010

②求和

[Sx]；h+[Sy]；=[Sx4+[Sy]n

=00.100100+11.101010

=00.001110

即[x+y卜卜=00,101；00.001110

尾數(shù)出現(xiàn)“00.0”，需左規(guī)。

③規(guī)格化

左規(guī)后得[x+yh卜=00,011;00.111000

，[x+y]樸=00,111；00.111000

五、（8分）

答:DMA方式接口電路的基本組成框圖如下：

中Pn

斷

據(jù)

戰(zhàn)

地

H?址線

HLDA請(qǐng)H

求⑦⑤

DMA

控

制

邏

DAR|

@②

DACK—

以數(shù)據(jù)輸入為例，具體操作如下：

①?gòu)脑O(shè)備讀入一個(gè)字到DMA的數(shù)據(jù)緩沖寄存器BR中,表達(dá)數(shù)據(jù)緩沖寄存器“滿”（假

如I/O設(shè)備是面向字符的，則一次讀入一個(gè)字節(jié)，組裝成一個(gè)字）;

②設(shè)備向DMA接口發(fā)請(qǐng)求（DREQ）；

③DMA接口向CPU申請(qǐng)總線控制權(quán)（HRQ）；

④CPU發(fā)回HLDA信號(hào),表達(dá)允許將總線控制權(quán)交給DMA接口；

⑤將DMA主存地址寄存器中的主存地址送地址總線；

?告知設(shè)備已被授予一個(gè)DMA周期（DACK）,并為互換下一個(gè)字做準(zhǔn)備；

⑦將DMA數(shù)據(jù)緩沖寄存器的內(nèi)容送數(shù)據(jù)總線；

⑧命令存儲(chǔ)器作寫操作；

⑨修改主存地址和字計(jì)數(shù)值；

⑩判斷數(shù)據(jù)塊是否傳送結(jié)束，若未結(jié)束，則繼續(xù)傳送；若己結(jié)束，（字計(jì)數(shù)器溢出），則向

CPU申請(qǐng)程序中斷，標(biāo)志數(shù)據(jù)塊傳送結(jié)束。

六、（10分）

方法一：

答:地址空間描述如下：

ROM相應(yīng)的空間：

81HMllU11111111

11110000~0000oOOOO

RAM相應(yīng)的空間：

1110ol11111111111

。1110101?00o00002000

選擇ROM芯片為2KX8位的兩片，RAM芯片為2KX4位的兩片

ROM芯片1：

411111114111。1111

“Illi10004）00080000

ROM芯片2:

1111?0111~1111~1111

Ill1o0000。0000。0000

RAM芯片1、2:（位擴(kuò)展）

1110o111111114111

1104000oOOOOo0000

CPU與存儲(chǔ)器連接圖見下頁(yè):

方法二：

答：地址空間描述如下：

ROM相應(yīng)的空間：

4111111b1111ollll

。1111#000。0000oO000

RAM相應(yīng)的空間：

。1110111141114111

。1110NOOOH)0000000

選擇ROM芯片為4KX8位的一片,RAM芯片為2KX4位的兩片

七、（10分）

答：

組合邏輯設(shè)計(jì)的微操作命令：

取指：

TO：PC-MAR

Tl：M[MAR]-MDR,PC+1-PC

T2：MDR-IR,OP[IR]-微操作形成部件

執(zhí)行：

TO：SP一MAR

T1：M[MAR]-MDR

T2:MDR-PC,SP+1-SP

微程序設(shè)計(jì)的微操作命令：

取指微程序：

TO:PCfMAR

Tl:Ad[CM1R]-CMAR

T2:M[MAR]fMDR,PC+1-PC

T3:Ad[CMIR]-CMAR

T4:MDRfIR,OP[IR]一微操作形成部件

T5：0P[IR]-CMAR

中斷返回微程序：

TO：SPfMAR

Tl：Ad[CMIR]-CMAR

T2:M[MAR]-MDR

T3：Ad[CMIR]CMAR

T4：MDRfPC,SP+1fSP

T5:Ad[CMIR]-CNIAR

，八、（8分）

答：

針對(duì)存儲(chǔ)器,可以采用Cache-主存層次的設(shè)計(jì)和管理提高整機(jī)的速度;

針對(duì)存儲(chǔ)器，可以采用主存-輔存層次的設(shè)計(jì)和管理提高整機(jī)的速度；

針對(duì)控制器，可以通過(guò)指令流水或超標(biāo)量設(shè)計(jì)技術(shù)提高整機(jī)的速度；

針對(duì)控制器，可以通過(guò)超標(biāo)量設(shè)計(jì)技術(shù)提高整機(jī)的速度；

針對(duì)運(yùn)算器，可以對(duì)運(yùn)算方法加以改善，如進(jìn)位鏈、兩位乘除法；

針對(duì)I/0系統(tǒng),可以運(yùn)用DMA技術(shù)來(lái)減少CPU對(duì)外設(shè)訪問(wèn)的干預(yù)。

《計(jì)算機(jī)組成原理》試題

一、供30分）

1.（10分）

（1）將十進(jìn)制數(shù)+107/128化成二進(jìn)制數(shù)、八進(jìn)制數(shù)和十六進(jìn)制數(shù)（3分）

（2）請(qǐng)回答什么是二一-十進(jìn)制編碼?什么是有權(quán)碼、什么是無(wú)權(quán)碼、各舉一個(gè)你熟悉的有權(quán)

碼和無(wú)權(quán)碼的例子？（7分）

2.已知X=0.1101,丫=一0.0101,用原碼一位乘法計(jì)算X*Y=?規(guī)定寫出計(jì)算過(guò)程。（10分）

3.說(shuō)明海明碼能實(shí)現(xiàn)檢錯(cuò)糾錯(cuò)的基本原理?為什么能發(fā)現(xiàn)并改正一位錯(cuò)、也能發(fā)現(xiàn)二位錯(cuò),

校驗(yàn)位和數(shù)據(jù)位在位數(shù)上應(yīng)滿足什么條件？（5分）

4.舉例說(shuō)明運(yùn)算器中的ALU通?？梢蕴峁┑闹辽?種運(yùn)算功能？運(yùn)算器中使用多累加器的

好處是什么？乘商寄存器的基本功能是什么？（5分）

二、（共30分）

1.在設(shè)計(jì)指令系統(tǒng)時(shí),通常應(yīng)從哪4個(gè)方面考慮？（每個(gè)2分，共8分）

2.簡(jiǎn)要說(shuō)明減法指令SUBR3,R2和子程序調(diào)用指令的執(zhí)行環(huán)節(jié)（每個(gè)4分，共8分）

3.在微程序的控制器中，通常有哪5種得到下一條指令地址的方式。（第個(gè)2分，共10分）

4.簡(jiǎn)要地說(shuō)明組合邏輯控制器應(yīng)由哪幾個(gè)功能部件組成？（4分）

三、（共22分）

1.靜態(tài)存儲(chǔ)器和動(dòng)態(tài)存儲(chǔ)器器件的特性有哪些重要區(qū)別？各自重要應(yīng)用在什么地方？（7分）

2.CACHE有哪3種基本映象方式，各自的重要特點(diǎn)是什么？衡量高速緩沖存儲(chǔ)器（CACH

E）性能的最重要的指標(biāo)是什么？（10分）

3.使用陣列磁盤的目的是什么？陣列磁盤中的RAID。、RAID1、RAID4、RAID5各有什么

樣的容錯(cuò)能力？（5分）

四、（共18分）

1.比較程序控制方式、程序中斷方式、直接存儲(chǔ)器訪問(wèn)方式,在完畢輸入/輸出操作時(shí)的優(yōu)

缺陷。（9分）

2.比較針式、噴墨式、激光3類打印機(jī)各自的優(yōu)缺陷和重要應(yīng)用場(chǎng)合。（9分）

答案

一、（共30分）

1.（10分）

（1）（+107/128）10=（+1101011/10000000）2=（+0.1101011）2=（+

0.153）8—（+6B）16

（2）二-十進(jìn)制碼即8421碼，即4個(gè)基2碼位的權(quán)從高到低分別為8、4、2、1,使用基

碼的0000,0001,0010,....1001這十種組合分別表達(dá)0至9這十個(gè)值。4位基二碼之間

滿足二進(jìn)制的規(guī)則，而十進(jìn)制數(shù)位之間則滿足十進(jìn)制規(guī)則。

有權(quán)碼是指一個(gè)十進(jìn)制數(shù)位的4位基2碼的每一位有擬定的權(quán)。無(wú)權(quán)碼是指一個(gè)十進(jìn)制數(shù)位

的4位基二碼沒有擬定的權(quán)。前者的例子為二一十進(jìn)制編碼（BCD）碼，后者的例子為余3碼。

2.已知X=0.110l,Y=-0.0101,用原碼一位乘法計(jì)算X*Y=?規(guī)定寫出計(jì)算過(guò)程。（10分）

高位部分積低位部分積/乘數(shù)說(shuō)明

_____________000000101起始情況

+）001101乘數(shù)最低位

為1,加乘數(shù)

001101

00011-1010101（丟失）右移部分積

和乘數(shù)

+)000000乘數(shù)最低位

為1,加0

000110

00001101010（丟失）右移部分積和乘

數(shù)

+)001101乘數(shù)最低位為

1,加乘數(shù)

010000

0010000101（丟失）右移部分積和

乘數(shù)

+)000000乘數(shù)最低

位為0,加0

001000

00010000010（丟失）右移部分積和乘數(shù)

結(jié)果符號(hào)位為正，X*Y=0.01000001

3.答案：

基本原理:k個(gè)數(shù)據(jù)之外加上r個(gè)校驗(yàn)位,從而形成k+r位的新的碼字，使新的碼字的碼距均

勻的拉大。把數(shù)據(jù)的每一個(gè)二進(jìn)制位分派到幾個(gè)不同的偶校驗(yàn)位的組合中，當(dāng)一位犯錯(cuò)，會(huì)引起

相關(guān)的幾個(gè)校驗(yàn)位的值發(fā)生變化，從而也許發(fā)現(xiàn)犯錯(cuò)，還能指出是哪一位錯(cuò)，進(jìn)而進(jìn)行糾錯(cuò)。

校驗(yàn)位和數(shù)據(jù)位應(yīng)滿足條件

2"'>k+r

在此條件下，不僅能發(fā)現(xiàn)并改善一位錯(cuò),并能同時(shí)發(fā)現(xiàn)二位錯(cuò)。

4.答案：

運(yùn)算器中的ALU通常至少可以提供算術(shù)加運(yùn)算、算術(shù)減運(yùn)算、邏輯或運(yùn)算、邏輯與運(yùn)算、邏

輯異或運(yùn)算5種功能。運(yùn)算器采用多累加器可以簡(jiǎn)化指令的執(zhí)行環(huán)節(jié)。乘商寄存器的基本功能是

在完畢乘除運(yùn)算時(shí)能自行左右移位。

二、供30分)

1.答：

(1)指令系統(tǒng)的完備性，常用指令齊全，編程方便；

(2)指令系統(tǒng)的高效性，程序占用內(nèi)存空間少，運(yùn)營(yíng)速度快。

(3)指令系統(tǒng)的規(guī)整性，指令和數(shù)據(jù)使用規(guī)則統(tǒng)一簡(jiǎn)化，易學(xué)易記；

(4)指令系統(tǒng)的兼容性,同一系列的低檔計(jì)算機(jī)的程序能放到新的高檔機(jī)上直接運(yùn)營(yíng)。

2.答：(1)減法指令SUBR3,R2的執(zhí)行環(huán)節(jié)：

①AR-PC

②讀內(nèi)存，IR一讀出的內(nèi)容,PC-PC+1

③R3-R3—R2,保存狀態(tài)信息

結(jié)束,檢查中斷請(qǐng)求,無(wú)中斷請(qǐng)求，進(jìn)入下一條指令的執(zhí)行過(guò)程。

(2)子程序調(diào)用指令CALL執(zhí)行流程；

①AR-PC

②讀內(nèi)存，IR一讀出的內(nèi)容，PC-PC+1

(3)AR-SP—1

④寫內(nèi)存，PC內(nèi)容進(jìn)棧保存

⑤PC-ZI程序入口地址

結(jié)束，檢查中斷請(qǐng)求，無(wú)中斷請(qǐng)求，進(jìn)入下一條指令的執(zhí)行過(guò)程。

3.答：在微程序控制系統(tǒng)中，通常有以下5種得到下一條微指令地址的方式：

(1)微程序順序執(zhí)行時(shí)，下地址為本條微地址加1。

(2)在微程序必然轉(zhuǎn)向某一微地址時(shí)，可以在微指令中的相關(guān)字段中給出該地址值。

(3)按微指令(上一條或本條)的某一執(zhí)行結(jié)果的狀態(tài)，選擇順序執(zhí)行或轉(zhuǎn)向某一地址。

(4)從微堆棧中取出從微子程序返回到微主程序斷點(diǎn)的返回地址,用于微子程序返回解決。

(5)依條件判斷轉(zhuǎn)向多條微指令地址中的某一地址控制。

4.答：組合邏輯控制器應(yīng)由4個(gè)功能部件組成：

(1)程序計(jì)數(shù)器PC,用于保存一條指令在內(nèi)存中的地址；

(2)指令寄存器IR,用于保存從內(nèi)存讀出的指令內(nèi)容；

(3)脈沖源和啟?？刂七壿嫛⒐?jié)拍發(fā)生器，前者向計(jì)算機(jī)各部件提供連續(xù)(單個(gè))的主振脈

沖，后者用于標(biāo)記每個(gè)指令的執(zhí)行環(huán)節(jié)的相對(duì)順序關(guān)系。

(4)時(shí)序控制信號(hào)產(chǎn)生部件，用于形成并提供計(jì)算機(jī)各部件當(dāng)前時(shí)刻要用到的控制信號(hào)。

三、(共22分)

1.答:靜態(tài)存儲(chǔ)器和動(dòng)態(tài)存儲(chǔ)器器件的特性有的重要區(qū)別見下表:

CCA??T^l_*AH<

在鮑'后哭由去

trb*TTk日

一TP-缶由

仁日I,至八麗/注

j>—.kh，晅

在田/工"占.

4,【、

右虹

靜態(tài)存儲(chǔ)器SRAM重要用于高速緩沖存儲(chǔ)器Cache,動(dòng)態(tài)存儲(chǔ)器重要用于主存儲(chǔ)器。

2.答：Cache有三種映像方式:全相聯(lián)映像方式，直接映像方式，多路組相聯(lián)映像方式。

全相聯(lián)映像方式是指主存中任一個(gè)字（字塊）可以寫入Cache中的任何一個(gè)字（字塊）中。

其優(yōu)點(diǎn)是有最大的靈活性。缺陷是要擬定讀的信息是否在Cache中，必須用原本讀主存的

地址與整個(gè)Cacha每一個(gè)單元的標(biāo)志字段比較，電路過(guò)于復(fù)雜，成本較高。

直接映像方式是指主存的一個(gè)字（字塊）只能映像到Cache的字和字塊中。優(yōu)點(diǎn)是要

擬定讀的信息是否在Cache中時(shí)原本讀主存的地址與標(biāo)志字段比較的線路簡(jiǎn)樸，成本低；缺

陷是Cache的使用缺少靈活性，影響命中率。

多路組相聯(lián)映相方式是對(duì)全相聯(lián)映相方式和直接映像方式的一種折中的解決方案。它與

直接相聯(lián)映像方式的區(qū)別在于每個(gè)主存字塊可以從多個(gè)（例如2,4,8個(gè)，而不是一個(gè)）體中

選擇其一完畢寫入Cache的操作，它與全相聯(lián)映像的類同之處是把一個(gè)主存字寫進(jìn)Cach

e時(shí),可以在Cache的多個(gè)（而不是任何一個(gè)）個(gè)體中選擇。既有較高的命中率，又使比較線

路也不會(huì)太復(fù)雜。

衡量Cache性能的最重要的指標(biāo)是命中率。

3.答:采用磁盤陣列技術(shù)的目的：

①通過(guò)多個(gè)磁盤的并列操作來(lái)提高設(shè)備總體的性能和可靠性。

②通過(guò)合理在多個(gè)磁盤之間組織數(shù)據(jù),得到比較抱負(fù)的容錯(cuò)能力，即額外拿出一定的存

儲(chǔ)容量（冗余）用于保存檢錯(cuò)糾錯(cuò)的信息。

RAIDO模式（數(shù)據(jù)散放）只用于擴(kuò)展容量，并發(fā)讀寫，提高數(shù)據(jù)輸入/輸出能力。沒有

容錯(cuò)措施，故沒有容錯(cuò)能力。

RAID1模式（磁盤鏡像）是實(shí)現(xiàn)兩個(gè)磁盤互為備份的用法，把相同的數(shù)據(jù)分別寫到配對(duì)

使用的兩個(gè)磁盤中。它用于備份數(shù)據(jù)，即使一個(gè)磁盤出現(xiàn)故障,還可以從另一磁盤讀出數(shù)據(jù)。

RAID4模式（數(shù)據(jù)保護(hù)）提供了容錯(cuò)能力，N+1個(gè)磁盤中任一個(gè)出現(xiàn)故障，可用

其余N個(gè)磁盤的內(nèi)容計(jì)算出故障磁盤的對(duì)的數(shù)據(jù)。

RAID5模式（分布式數(shù)據(jù)保護(hù)）是對(duì)RAID4的改善。同RAID4同樣，供了容錯(cuò)能力,

N+1個(gè)磁盤中任一個(gè)出現(xiàn)故障,可用其余N個(gè)磁盤的內(nèi)容計(jì)算出故障磁盤的對(duì)的數(shù)據(jù)。

四、（共18分）

1.答:程序直接控制方式在用戶程序中直接使用I/O指令完畢輸入輸出操作，它是由C

PU通過(guò)查詢?cè)O(shè)備的運(yùn)營(yíng)狀態(tài)，來(lái)控制數(shù)據(jù)傳送過(guò)程。其優(yōu)點(diǎn)是控制簡(jiǎn)樸，容易實(shí)現(xiàn)。缺陷

是CPU工作效率低,實(shí)時(shí)性差,計(jì)算機(jī)系統(tǒng)可靠性不高

程序中斷方式是指由被讀寫的設(shè)備積極“報(bào)告”CPU它是否已進(jìn)入準(zhǔn)備好狀態(tài)，CPU就

不必花費(fèi)時(shí)間去循環(huán)測(cè)試,而是在接受到外設(shè)的中斷請(qǐng)求后轉(zhuǎn)去進(jìn)行輸入輸出解決的。其優(yōu)

點(diǎn)是實(shí)現(xiàn)CPU與外設(shè)并行工作，大大提高了CPU的工作效率，增強(qiáng)計(jì)算機(jī)系統(tǒng)的實(shí)時(shí)性,

提高了計(jì)算機(jī)系統(tǒng)的可靠性。

直接存儲(chǔ)器訪問(wèn)方式是一種由硬件執(zhí)行I/O操作的傳送方式。其優(yōu)點(diǎn)是實(shí)現(xiàn)數(shù)據(jù)的高速

傳送，又減少了對(duì)CPU的打擾，提高了CPU的工作效率。

2.比較針式、噴墨式、激光3類打印機(jī)各自的優(yōu)缺陷和重要應(yīng)用場(chǎng)合見下表。

優(yōu)點(diǎn)缺陷應(yīng)用場(chǎng)合

針式打?qū)Υ蛴〖垷o(wú)特辨算機(jī)組成通常打??；

、』矗（共噪聲大需打印多層復(fù)

噴中莫及地土上容第巍南和指令格式中不給出生式牌嬲朱富的操作數(shù)

、.謝檎州H嘲"印質(zhì)量好需用普通復(fù)印紙

1.暫存器;

激光式打印質(zhì)量最佳需用質(zhì)量好的復(fù)印因價(jià)格貴，

?c.棧頂不□次棧頂；

打印機(jī)打印速度最快紙；普及限度低，

?D.累加器。

2.可區(qū)分存儲(chǔ)單元中存放的是指令還是數(shù)據(jù)。

A.存儲(chǔ)器；

B.運(yùn)算器；

C.控制器；

D.用戶。

3.所謂三總線結(jié)構(gòu)的計(jì)算機(jī)是指。

A.地址線、數(shù)據(jù)線和控制線三組傳輸線。

B.I/O總線、主存總統(tǒng)和DMA總線三組傳輸線；

C.I/O總線、主存總線和系統(tǒng)總線三組傳輸線；

D.設(shè)備總線、主存總線和控制總線三組傳輸線.。

4.某計(jì)算機(jī)字長(zhǎng)是32位，它的存儲(chǔ)容量是256KB,按字編址，它的尋址范圍是

0

A.128K；

B.64K；

C.64KB；

D.128KB。

5.主機(jī)與設(shè)備傳送數(shù)據(jù)時(shí)，采用,主機(jī)與設(shè)備是串行工作的。

A.程序查詢方式；

B.中斷方式；

C.DMA方式；

D.通道。

6.在整數(shù)定點(diǎn)機(jī)中，下述第種說(shuō)法是對(duì)的的。

A.原碼和反碼不能表達(dá)T,補(bǔ)碼可以表達(dá)T;

B.三種機(jī)器數(shù)均可表達(dá)-1；

C.三種機(jī)器數(shù)均可表達(dá)T,且三種機(jī)器數(shù)的表達(dá)范圍相同；

D.三種機(jī)器數(shù)均不可表達(dá)-1。

7.變址尋址方式中,操作數(shù)的有效地址是。

A.基址寄存器內(nèi)容加上形式地址（位移量）；

B.程序計(jì)數(shù)器內(nèi)容加上形式地址；

C.變址寄存器內(nèi)容加上形式地址；

，D.以上都不對(duì)。

8.向量中斷是o

A.外設(shè)提出中斷；

B.由硬件形成中斷服務(wù)程序入口地址；

C.由硬件形成向量地址，再由向量地址找到中斷服務(wù)程序入口地址

D.以上都不對(duì)。

9.一個(gè)節(jié)拍信號(hào)的寬度是指。

A.指令周期；

B.機(jī)器周期；

C.時(shí)鐘周期；

D.存儲(chǔ)周期。

10.將微程序存儲(chǔ)在EPROM中的控制器是控制器。

A.靜態(tài)微程序；

B.毫微程序；

C.動(dòng)態(tài)微程序；

D.微程序。

11.隱指令是指。

A.操作數(shù)隱含在操作碼中的指令；

B.在一個(gè)機(jī)器周期里完畢所有操作的指令；

C.指令系統(tǒng)中已有的指令；

D.指令系統(tǒng)中沒有的指令。

12.當(dāng)用一個(gè)16位的二進(jìn)制數(shù)表達(dá)浮點(diǎn)數(shù)時(shí)，下列方案中第種最佳。

A.階碼取4位（含階符1位），尾數(shù)取12位（含數(shù)符1位）；

B.階碼取5位（含階符1位），尾數(shù)取11位（含數(shù)符1位）；

C.階碼取8位（含階符1位）,尾數(shù)取8位（含數(shù)符1位）；

D.階碼取6位（含階符1位）,尾數(shù)取12位（含數(shù)符1位）。

13.DMA方式。

A.既然能用于高速外圍設(shè)備的信息傳送，也就能代替中斷方式；

B.不能取代中斷方式；

C.也能向CPU請(qǐng)求中斷解決數(shù)據(jù)傳送；

D.內(nèi)無(wú)中斷機(jī)制。

14.在中斷周期中.由將允許中斷觸發(fā)器置“0”。

A.關(guān)中斷指令；

B.機(jī)器指令；

C.開中斷指令；

D.中斷隱指令。

15.在單總線結(jié)構(gòu)的CPU中，連接在總線上的多個(gè)部件。

A.某一時(shí)刻只有一個(gè)可以向總線發(fā)送數(shù)據(jù)，并且只有一個(gè)可以從總線接受數(shù)據(jù)；

B.某一時(shí)刻只有一個(gè)可以向總線發(fā)送數(shù)據(jù)，但可以有多個(gè)同時(shí)從總線接受數(shù)據(jù);

C.可以有多個(gè)同時(shí)向總線發(fā)送數(shù)據(jù)，并且可以有多個(gè)同時(shí)從總線接受數(shù)據(jù)；

D.可以有多個(gè)同時(shí)向總線發(fā)送數(shù)據(jù)，但可以有一個(gè)同時(shí)從總線接受數(shù)據(jù)。

16.三種集中式總線控制中，方式對(duì)電路故障最敏感。

A.鏈?zhǔn)讲樵儯?/p>

B.計(jì)數(shù)器定期查詢；

C.獨(dú)立請(qǐng)求；

D.以上都不對(duì)。

17.一個(gè)16KX8位的存儲(chǔ)器,其地址線和數(shù)據(jù)線的總和是o

A.48;

B.46；

C.17；

D.22.

18.在間址周期中,。

A.所有指令的間址操作都是相同的；

B.凡是存儲(chǔ)器間接尋址的指令，它們的操作都是相同的；

C.對(duì)于存儲(chǔ)器間接尋址或寄存器間接尋址的指令，它們的操作是不同的；

D.以上都不對(duì)。

19.下述說(shuō)法中____是對(duì)的的。

A.EPROM是可改寫的，因而也是隨機(jī)存儲(chǔ)器的一種；

B.EPROM是可改寫的，但它不能用作為隨機(jī)存儲(chǔ)器用；

C.EPROM只能改寫一次，故不能作為隨機(jī)存儲(chǔ)器用；

D.EPROM是可改寫的，但它能用作為隨機(jī)存儲(chǔ)器用。

20.打印機(jī)的分類方法很多，若按能否打印漢字來(lái)區(qū)分,可分為o

A.并行式打印機(jī)和串行式打印機(jī)；

B.擊打式打印機(jī)和非擊打式打印機(jī)；

C.點(diǎn)陣式打印機(jī)和活字式打印機(jī)；

D.激光打印機(jī)和噴墨打印機(jī)。

二、填空（共20分，每空1分）

1.設(shè)浮點(diǎn)數(shù)階碼為8位（含1位階符），尾數(shù)為24位（含1位數(shù)符），則32位二進(jìn)制補(bǔ)碼

浮點(diǎn)規(guī)格化數(shù)相應(yīng)的十進(jìn)制真值范圍是：最大正數(shù)為A，最小正數(shù)為

B.最大負(fù)數(shù)為C,最小負(fù)數(shù)為D。

2.指令尋址的基本方式有兩種，一種是A尋址方式,其指令地址由B

給出，另一種是C尋址方式.其指令地址由D給出.

3.在一個(gè)有四個(gè)過(guò)程段的浮點(diǎn)加法器流水線中，假設(shè)四個(gè)過(guò)程段的時(shí)間分別是Ti=60ns

、-=50ns、T3=90ns、T4=80ns。則加法器流水線的時(shí)鐘周期至少為A。假如采

用同樣的邏輯電路，但不是流水線方式，則浮點(diǎn)加法所需的時(shí)間為B。

4.一個(gè)浮點(diǎn)數(shù)，當(dāng)其尾數(shù)右移時(shí)，欲使其值不變.階碼必須A。尾數(shù)右

移］位.階碼B。

5.存儲(chǔ)器由〃?（機(jī)=1,2,4,8…）個(gè)模塊組成.每個(gè)模塊有自己的A和

B寄存器，若存儲(chǔ)器采用C編址.存儲(chǔ)器帶寬可增

長(zhǎng)到本來(lái)的D倍。

6.按序?qū)懗龆嘀刂袛嗟闹袛喾?wù)程序涉及A、B、

D和中斷返回幾部分。

三、名詞解釋（共10分，每題2分）

1.微操作命令和微操作

2.快速緩沖存儲(chǔ)器

3.基址尋址

4.流水線中的多發(fā)技術(shù)

5.指令字長(zhǎng)

四、計(jì)算題（5分）

設(shè)機(jī)器數(shù)字長(zhǎng)為8位（含1位符號(hào)位），設(shè)A=上，8=-巨，計(jì)算［力士8體,并還原成真值。

五、簡(jiǎn)答題（共20分）

1?異步通信與同步通信的重要區(qū)別是什么，說(shuō)明通信雙方如何聯(lián)絡(luò)。（4分）

2.為什么外圍設(shè)備要通過(guò)接口與CPU相連?接口有哪些功能?（6分）

六、問(wèn)答題（共15分）

1.設(shè)CPU中各部件及其互相連接關(guān)系如下圖所示。圖中W是寫控制標(biāo)志,R是讀控

制標(biāo)志,Ri和R2是暫存器。（8分）

（1）假設(shè)規(guī)定在取指周期由ALU完畢（PC）+1-PC的操作（即ALU可以對(duì)它的一

個(gè)源操作數(shù)完畢加1的運(yùn)算）。規(guī)定以最少的節(jié)拍寫出取指周期所有微操作命令及節(jié)拍安排。

（2）寫出指令A(yù)DD#a（#為立即尋址特性，隱含的操作數(shù)在ACC中）在執(zhí)行階段

所需的微操作命令及節(jié)拍安排。

2.DMA接口重要由哪些部件組成?在數(shù)據(jù)互換過(guò)程中它應(yīng)完畢哪些功能?畫出DMA工

作過(guò)程的流程圖（不涉及預(yù)解決和后解決）

七、設(shè)計(jì)題（10分）

設(shè)CPU共有16根地址線,8根數(shù)據(jù)線,并用而甌作訪存控制信號(hào)（低電平有效），用WR-

作讀寫控制信號(hào)（高電平為讀，低電平為寫）。現(xiàn)有下列芯片及各種門電路（門電路自定），如

圖所示。畫出CPU與存儲(chǔ)器的連接圖,規(guī)定：

（1）存儲(chǔ)芯片地址空間分派為:最大4K地址空間為系統(tǒng)程序區(qū),相鄰的4K地址空間為

系統(tǒng)程序工作區(qū)，最小16K地址空間為用戶程序區(qū)；

（2）指出選用的存儲(chǔ)芯片類型及數(shù)量；

（3）具體畫出片選邏輯。

A?,AoA。

D“DoD”Do74138譯碼器

RAM:1KX4位

ROM:2Kx8位G”G”，G2B為控制端

2Kx8位

8Kx8位

8Kx8位C,B.A為變量控制端

32Kx8位16Kxi位

f%為輸出端

4Kx4位

(1)主存地址空間分派:

6000H-67FFH為系統(tǒng)程序區(qū);

6800H?6BFFH為用戶程序區(qū)。

(2)合理選用上述存儲(chǔ)芯片，說(shuō)明各選幾片?

(3)具體畫出存儲(chǔ)芯片的片選邏輯圖。

答案:

一、選擇題(共20分，每題1分)

1.C2。.C3o.B4。.B5。.A。6.B7.C

8.C9.C10.A11.D12.B13o.B14.D

15.B。16.A17.D18.C19.B20.C

二、填空(共20分，每空1分)

I.A.A.2'27(l-2-23)?B.2-129，C.2-3(-2-1-2-23)。D.-2127

2.A.順序B.程序計(jì)數(shù)器C.跳躍。D.指令自身

3.A.90nsB.280ns

4.A.A.增長(zhǎng)B.加1

5.A.地址。B.數(shù)據(jù)C.?！?？D.m

6.A.保護(hù)現(xiàn)場(chǎng)B.開中斷C.設(shè)備服務(wù)D.恢復(fù)現(xiàn)場(chǎng)

三、名詞解釋（共10分，每題2分）

1.微操作命令和微操作

答：微操作命令是控制完畢微操作的命令;微操作是由微操作命令控制實(shí)現(xiàn)的最基本操作。

2.快速緩沖存儲(chǔ)器

答：快速緩沖存儲(chǔ)器是為了提高訪存速度，在CPU和主存之間增設(shè)的高速存儲(chǔ)器，它對(duì)用戶是

透明的。只要將CPU最近期需用的信息從主存調(diào)入緩存，這樣CPU每次只須訪問(wèn)快速緩

存就可達(dá)成訪問(wèn)主存的目的，從而提高了訪存速度。

3.基址尋址

答:基址尋址有效地址等于形式地址加上基址寄存器的內(nèi)容。

4.流水線中的多發(fā)技術(shù)

答:為了提高流水線的性能，設(shè)法在一個(gè)時(shí)鐘周期（機(jī)器主頻的倒數(shù)）內(nèi)產(chǎn)生更多條指令的結(jié)

果，這就是流水線中的多發(fā)技術(shù)。

5.指令字長(zhǎng)

答：指令字長(zhǎng)是指機(jī)器指令中二進(jìn)制代碼的總位數(shù)。

四、（共5分）

計(jì)算題答：［A+B］產(chǎn)1.1011110,4+8=（—17/64）

1000110,。/-6=（35/64）

五、簡(jiǎn)答題（共20分）

1.（4分）答：

同步通信和異步通信的重要區(qū)別是前者有公共時(shí)鐘，總線上的所有設(shè)備按統(tǒng)一的時(shí)序，統(tǒng)

一的傳輸周期進(jìn)行信息傳輸，通信雙方按約定好的時(shí)序聯(lián)絡(luò)。后者沒有公共時(shí)鐘，沒有固定的

傳輸周期,采用應(yīng)答方式通信，具體的聯(lián)絡(luò)方式有不互鎖、半互鎖和全互鎖三種。不互鎖方

式通信雙方?jīng)]有互相制約關(guān)系；半互鎖方式通信雙方有簡(jiǎn)樸的制約關(guān)系;全互鎖方式通信雙

方有完全的制約關(guān)系。其中全互鎖通信可靠性最高。

2.（6分，每寫出一種給1分，最多6分）

答:外圍設(shè)備要通過(guò)接口與CPU相連的因素重要有：

（1）一臺(tái)機(jī)器通常配有多臺(tái)外設(shè)，它們各自有其設(shè)備號(hào)（地址），通過(guò)接口可實(shí)現(xiàn)對(duì)設(shè)

備的選擇。

（2）1/0設(shè)備種類繁多，速度不一，與CPU速度相差也許很大，通過(guò)接口可實(shí)現(xiàn)數(shù)據(jù)緩

沖，達(dá)成速度匹配。

（3）1/0設(shè)備也許串行傳送數(shù)據(jù)，而CPU一般并行傳送，通過(guò)接口可實(shí)現(xiàn)數(shù)據(jù)串并格

式轉(zhuǎn)換。

（4）1/0設(shè)備的入/出電平也許與CPU的入/出電平不同，通過(guò)接口可實(shí)現(xiàn)電平轉(zhuǎn)換。

（5）CPU啟動(dòng)I/O設(shè)備工作，要向外設(shè)發(fā)各種控制信號(hào)，通過(guò)接口可傳送控制命令。

（6）1/0設(shè)備需將其工作狀況（“忙”、“就緒”、“錯(cuò)誤”、“中斷請(qǐng)求”等）及時(shí)報(bào)告

CPU,通過(guò)接口可監(jiān)視設(shè)備的工作狀態(tài)，并保存狀態(tài)信息，供CPU查詢。

可見歸納起來(lái)，接口應(yīng)具有選址的功能、傳送命令的功能、反映設(shè)備狀態(tài)的功能以及

傳送數(shù)據(jù)的功能（涉及緩沖、數(shù)據(jù)格式及電平的轉(zhuǎn)換）。

4.（5分）答：

（1）根據(jù)IR和MDR均為16位，且采用單字長(zhǎng)指令，得出指令字長(zhǎng)16位。根據(jù)105

種操作，取操作碼7位。因允許直接尋址和間接尋址，且有變址寄存器和基址寄存器,因此取

2位尋址特性，能反映四種尋址方式。最后得指令格式為：

727

0PMAD

其中0P操作碼，可完畢105種操作；

M尋址特性，可反映四種尋址方式;

AD形式地址。

這種格式指令可直接尋址27=128，一次間址的尋址范圍是2'665536。

(2)雙字長(zhǎng)指令格式如下:

727

OPMAD.

AD2

其中OP、M的含義同上；

AD"AD2為23位形式地址。

這種格式指令可直接尋址的范圍為223=8M。

(3)容量為8MB的存儲(chǔ)器,MDR為16位，即相應(yīng)4Mxi6位的存儲(chǔ)器?？刹捎秒p字

長(zhǎng)指令，直接訪問(wèn)4M存儲(chǔ)空間，此時(shí)MAR取22位;也可采用單字長(zhǎng)指令，但Rx和RB取22

位，用變址或基址尋址訪問(wèn)4M存儲(chǔ)空間。

六、(共15分)問(wèn)答題

1.(8分)答：

(1)由于(PQ+1-PC需由ALU完畢，因此PC的值可作為ALU的一個(gè)源操作數(shù)，靠控

制ALU做+1運(yùn)算得到(PC)+1,結(jié)果送至與ALU輸出端相連的R%然后再送至PC。

此題的關(guān)鍵是要考慮總線沖突的問(wèn)題，故取指周期的微操作命令及節(jié)拍安排如下：

ToPC—MAR,1—R

TiM(MAR)-MDR,(PC)+1^R2

T2MDRTIR,OP(IR)T微操作命令形成部件

TyR2Tpe

(2)立即尋址的加法指令執(zhí)行周期的微操作命令及節(jié)拍安排如下：

ToAd(IR)—Ri;立即數(shù)—RI

T,(Ri)+(ACC)TR?;ACC通過(guò)總線送ALU

TzRz-ACC;結(jié)果—ACC

2.(7分)答:DMA接口重要由數(shù)據(jù)緩沖寄存器、主存地址計(jì)數(shù)器、字計(jì)數(shù)器、設(shè)備地

址寄存器、中斷機(jī)構(gòu)和DMA控制邏輯等組成。在數(shù)據(jù)互換過(guò)程中,DMA接口的功能有：(1)

向