基于Nios軟CPU內(nèi)核的FPGA非線性校正方案-技術方案

精品文檔-下載后可編輯基于Nios軟CPU內(nèi)核的FPGA非線性校正方案-技術方案1.引言

OFDM能有效抑制多徑信道引起的深度衰落、抵抗脈沖噪聲和具有較高的頻譜效率的特點。但是OFDM的傳輸符號是多載波的QAM信號經(jīng)過IFFT處理后得到的結(jié)果，由于這種處理是線性相加的關系，當IFFT的輸入中存在相位一致的某些點時必然有較高的峰平比，對發(fā)射機線性度提出了非常高的要求[1]。射頻功率放大器是發(fā)射機系統(tǒng)中非線性強的器件，特別是為了提高功率效率，射頻功放基本工作在非線性狀態(tài)，因此線性功率放大器設計技術己成為線性化發(fā)射機系統(tǒng)的關鍵技術。為了既保證整個系統(tǒng)的效率，又避免信號由非線性造成的失真[2]，非線性校正技術隨著通信行業(yè)的發(fā)展變得日益重要。

2.非線性校正方法介紹

OFDM信號高的PAPR值引起系統(tǒng)非線性失真，主要體現(xiàn)在功率放大的過程中，這本身就是由大功率放大器（HPA）的非線性特性所決定的。

為了獲得高效率和線性的HPA，必須消除其非線性失真，采用適當?shù)耐鈬娐穼PA的非線性特性進行線性化糾正，使HPA和線性化電路在整體上呈現(xiàn)對輸入信號的線性放大效果[11]。目前，常用到的HPA線性化方法有功率回退法、負反饋法、前饋法和預失真法[7]。無論何種方法，其目的都是為了在保持較高發(fā)射效率的同時，獲得較好的線性輸入輸出特性。

2.1傳統(tǒng)非線性校正技術

在線性化技術出現(xiàn)以前，為了避免由于功率放大器非線性引起的信號失真，系統(tǒng)設計者通常選用功率回退法，即把功率放大器的信號輸入功率降低，使功率放大器工作在線性工作區(qū)內(nèi)，遠離非線性飽和區(qū)，從而改善功率放大器的互調(diào)失真[12]。功率回退法原理簡單且易實現(xiàn)，不需要任何附加設備，但這樣做的同時會使功率放大器的效率大為降低，從而影響整個系統(tǒng)的效率。

為了既保證整個系統(tǒng)的效率，又避免信號由非線性造成的失真，線性化技術成為通信領域的一種重要技術。一般而言，傳統(tǒng)的線性化技術分為開環(huán)和閉環(huán)兩類，閉環(huán)（例如笛卡爾環(huán)和極性環(huán)）實際上是一種反饋技術，可以獲得較高的線性度，但穩(wěn)定性差，且只能處理窄帶數(shù)據(jù)，不適合多載波系統(tǒng)。而開環(huán)的校準精度不如閉環(huán)，但處理帶寬大，穩(wěn)定性高。前饋技術作為另一類線性化技術，具有閉環(huán)的精度和開環(huán)的穩(wěn)定性和處理帶寬，但實現(xiàn)復雜，成本很高，而且調(diào)試困難。

2.2數(shù)字基帶預失真技術

線性化技術發(fā)展中非常重要的一步是預失真技術的出現(xiàn)，預失真技術初應用于模擬通信系統(tǒng)中的射頻部分，后來隨著數(shù)字信號處理（DSP）技術的發(fā)展，預失真線性化技術也可以在數(shù)字域內(nèi)實現(xiàn)，形成數(shù)字預失真技術。數(shù)字預失真技術主要應用于基帶或中頻，極少應用處理速率要求極高的射頻。

數(shù)字基帶預失真是根據(jù)HPA的非線性失真曲線,找出其反向特性函數(shù),對輸入信號進行相反方向的預失真,這樣通過HPA后的總的傳輸特性呈線性，基本原理如圖1所示。

基帶預失真的優(yōu)點是：電路相對簡單，經(jīng)過精心的調(diào)整后，能達到很好的校正效果；穩(wěn)定性強，處理帶寬大，適合單載波和多載波系統(tǒng)，即與系統(tǒng)的調(diào)制方式無關；與HPA的類型無關[13]；

基帶預失真技術可以通過查詢表方式來實現(xiàn)，即構(gòu)造一個預失真查詢表，根據(jù)查詢表對輸入信號進行實時處理，這種方法可以應用于任何增益波形圖的功率放大器，線性化效果好，但是需要占用較大的存儲空間。

3.基于FPGA的非線性校正方法的實現(xiàn)方案

有兩種對OFDM基帶信號實現(xiàn)非線性校正的方案。一種是基于FPGA，一種是基于DSP?；贔PGA方案的優(yōu)點在于集成度高，而基于DSP在算法實現(xiàn)和調(diào)試方面更為方便[6]。因為中高端的FPGA支持軟CPU內(nèi)核（典型的如Nios），可以用語言（如C語言）進行非線性校正算法的編程和調(diào)試，所以我們采用基于FPGA的校正方案。

數(shù)字基帶矢量信號通常分解為I（實部）和Q（虛部）兩路正交分量信號的形式傳輸。

我們設計的基于FPGA的非線性校正方案的系統(tǒng)框圖如下：

其中，IQ為原始基帶輸入信號IQ經(jīng)預失真后得到的信號，IQ為射頻解調(diào)后得到的基帶信號。

本校正系統(tǒng)主要包括三個部分：

查找表模塊：以輸入信號功率值為索引，動態(tài)存儲自適應預校正算法計算得到的復數(shù)值。原始輸入基帶信號與其對應索引項中的值進行復數(shù)乘法[4]，即得到預失真后的基帶信號。

CORDIC模塊：完成直角坐標（實部和虛部）和極坐標（模值和相位）之間的轉(zhuǎn)換。因為Nios軟CPU內(nèi)核算法是基于模值和相位（R*）的，而其它如查找表項值，輸入信號和反饋信號的都是基于實部和虛部（IQ）的。該模塊通過簡單的移位運算和加減法運算就能完成直極轉(zhuǎn)換，具有很高的計算效率[9]。

Nios軟CPU內(nèi)核及其自適應預失真算法，這是非線性校正系統(tǒng)的部分。NiosCPU是一種采用流水線技術、采用16位指令系統(tǒng)的單指令流RISC處理器，具有強大的尋址模式和良好的可擴展性，而且具備通用CPU的一般控制和運算功能，并可以根據(jù)性能需求由用戶生成（用戶定制），可獲得較高的性能資源比。自適應預失真算法根據(jù)輸入信號和反饋信號的差值信息(反映放大器特性因溫度或老化發(fā)生變化)進行某種方式（如牛頓切線法）的迭代算法，逐次更新查找表，并經(jīng)一定次數(shù)的迭代運算后趨于收斂。

方案實現(xiàn)時需注意的問題：

1.關于同步控制

在生成預失真表時，必須保證是原始IQ與相對應的IQ進行比較，即同步控制。一般情況下，我們認為延時是固定的?？梢酝ㄟ^特征序列來計算延時，也可定期用特征序列來更新延時。

2.關于反饋延時電路的幅度調(diào)整

由于反饋信號同原始信號需要作比較，因此要對反饋信號作相應的衰減，將反饋信號和原始信號進行歸一化的處理。可以依靠系統(tǒng)初始化過程中的特征序列確定對反饋信