第三章嵌入式硬件平臺設計

第三章嵌入式硬件平臺設計第1頁，共75頁，2023年，2月20日，星期三嵌入式系統(tǒng)的軟硬件框架串口、并口、USB、以太網(wǎng)等LED、LCD、觸摸屏、鼠標、鍵盤等Linux、Vxworks、uC/OS-II等第2頁，共75頁，2023年，2月20日，星期三第三章嵌入式硬件平臺設計132存儲器系統(tǒng)設計S3C2410簡介最小系統(tǒng)設計4引腳描述第3頁，共75頁，2023年，2月20日，星期三3.1S3C2410簡介S3C2410是Samsung公司推出的16/32位RISC處理器，主要面向高性價比、低功耗的手持設備應用。S3C2410有S3C2410X和S3C2410A兩個型號，A型是X型的改進型，具有更好的性能和更低的功耗。CPU內(nèi)核為16/32位ARM920T內(nèi)核，采用AMBA新型總線結(jié)構(gòu)。AHB（AdvancedHighperformanceBus）ASB(AdvancedSystemBus)APB(AdvancedPeripheralBus)獨立的16KB指令cache和16KB數(shù)據(jù)cache嵌入式硬件平臺設計第4頁，共75頁，2023年，2月20日，星期三3.1.1S3C2410內(nèi)部結(jié)構(gòu)5嵌入式硬件平臺設計第5頁，共75頁，2023年，2月20日，星期三第6頁，共75頁，2023年，2月20日，星期三3.1.2S32410A的技術特點（1）體系結(jié)構(gòu)采用ARM920TCPU內(nèi)核；增強的ARM體系結(jié)構(gòu)MMU，支持WinCE、EPOC32和Linux；使用指令cache、數(shù)據(jù)cache內(nèi)部采用先進的微控制器總線體系結(jié)構(gòu)（2）系統(tǒng)管理器支持小端和大端方式；地址空間：每個bank有128MB，總共1GB；每個bank支持可編程的8位、16位、32位數(shù)據(jù)總線寬度;支持SDRAM的自動刷新和掉電模式；支持各種類型的ROM啟動。第7頁，共75頁，2023年，2月20日，星期三S3C2410片上資源16KB數(shù)據(jù)Cache，16KB指令Cache，MMU，外部存儲器控制器；LCD控制器（支持黑白、灰度、ColorSTN、TFT屏），觸摸屏接口；NANDFLASH控制器，SD/MMC接口支持，4個DMA通道；3通道UART、1個多主I2C總線控制器、1個I2S總線控制器；4通道PWM定時器及一個內(nèi)部定時器；117個通用I/O口；24個外部中斷源；8通道10位ADC；實時時鐘及看門狗定時器等。兩個USB主/一個USB從；第8頁，共75頁，2023年，2月20日，星期三S3C2410片上資源時鐘管理片上MPLL和UPLLUPLL產(chǎn)生用于USB主機/設備操作的時鐘MPLL產(chǎn)生操作MCU的時鐘:CPU所需的FCLK時鐘，AHB的HCLK和APB的PCLK電源管理模式： Normal、Slow、Idle、Poweroff正常模式為正常運行模式慢速模式為不加PLL的低時鐘頻率空閑模式只停止CPU的時鐘掉電模式切斷所有外設和內(nèi)核的電源第9頁，共75頁，2023年，2月20日，星期三S3C2410片上資源中斷控制器55個中斷源電平/邊沿觸發(fā)模式工作電壓內(nèi)核:1.8V,最高工作頻率200MHz內(nèi)核:2.0V,最高工作頻率266MHzI/O及存儲器:3.3V封裝：272-FBGA第10頁，共75頁，2023年，2月20日，星期三3.4.3S3C2410的存儲器控制S3C2410A的存儲器控制器提供訪問外部存儲器所需要的存儲器控制信號，具有以下特性：支持?。蠖耍ㄍㄟ^軟件選擇）。地址空間：每個bank有128MB（總共有8個bank，共1GB）。除bank0只能是16/32位寬之外，其他bank都具有可編程的訪問位寬（8/16/32位）?？偣灿?個存儲器bank（bank0～bank7）： 一其中6個用于ROM，SRAM等； 一剩下2個用于ROM，SRAM，SDRAM等。7個固定的存儲器bank（bank0～bank6）起始地址。最后一個bank（bank7）的起始地址是可調(diào)整的。最后兩個bank（bank6和bank7）的大小是可編程的。所有存儲器bank的訪問周期都是可編程的?？偩€訪問周期可以通過插入外部等待來擴展。支持SDRAM的自刷新和掉電模式。支持各種ROM啟動。11第11頁，共75頁，2023年，2月20日，星期三12[不使用NANDFlash作為啟動ROM][使用NANDFlash]作為啟動ROM]注意：①SROM表示是ROM或SRAM類型的存儲器；②SFR指特殊功能寄存器。圖3.2.1S3C2410A復位后的存儲器映射第12頁，共75頁，2023年，2月20日，星期三第三章嵌入式硬件平臺設計132存儲器系統(tǒng)設計S3C2410簡介最小系統(tǒng)設計4引腳描述第13頁，共75頁，2023年，2月20日，星期三S3C2410的引腳分布圖引腳描述第14頁，共75頁，2023年，2月20日，星期三總線控制信號第15頁，共75頁，2023年，2月20日，星期三SDRAM/SRAM信號類型描述nSRASOSDRAM行地址鎖存信號nSCASOSDRAM列地址鎖存信號nSCS[1:0]OSDRAM片選DQM[3:0]OSDRAM數(shù)據(jù)屏蔽SCLK[1:0]OSDRAM時鐘SCKEOSDRAM時鐘使能nBE[3:0]O字節(jié)允許信號nWBE[3:0]O寫字節(jié)使能第16頁，共75頁，2023年，2月20日，星期三NANDFlash第17頁，共75頁，2023年，2月20日，星期三LCD控制信號18第18頁，共75頁，2023年，2月20日，星期三中斷控制信號19DMA控制信號第19頁，共75頁，2023年，2月20日，星期三UART控制信號ADC第20頁，共75頁，2023年，2月20日，星期三IIC-BUS控制信號IIS-BUS控制信號第21頁，共75頁，2023年，2月20日，星期三觸摸屏接口控制信號22SPI接口信號第22頁，共75頁，2023年，2月20日，星期三USB從接口信號23USB主接口信號第23頁，共75頁，2023年，2月20日，星期三GPIO24TIMER/PWM控制信號第24頁，共75頁，2023年，2月20日，星期三復位和時鐘信號25第25頁，共75頁，2023年，2月20日，星期三JTAG測試邏輯26第26頁，共75頁，2023年，2月20日，星期三電源27第27頁，共75頁，2023年，2月20日，星期三芯片及引腳分析28具有大量的電源和接地引腳，應注意電源電壓及分配芯片引腳主要有如下幾種類型：S3C2410X的引腳主要分為如下幾類，即：數(shù)字輸入（I）、數(shù)字輸出（O）、數(shù)字輸入/輸出（I/O）、模擬輸入/輸出輸出類型的引腳主要用于S3C2410X對外設的控制或通信，由S3C2410X主動發(fā)出，這些引腳的連接不會對S3C2410X自身的運行有太大的影響輸入類型的引腳有些直接決定S3C2410X是否可正常運行，設計時應特別注意輸入/輸出類型的引腳主要是S3C2410X與外設的雙向數(shù)據(jù)傳輸通道2、

S3C2410X的引腳信號描述第28頁，共75頁，2023年，2月20日，星期三29第三章嵌入式硬件平臺設計132存儲器系統(tǒng)設計S3C2410簡介最小系統(tǒng)設計4引腳描述第29頁，共75頁，2023年，2月20日，星期三301、一個嵌入式處理器是不能獨立工作的，必須給它供電、加上時鐘信號、提供復位信號，如果芯片沒有片內(nèi)程序存儲器，則還要加上存儲器系統(tǒng)，然后嵌入式處理器才可能工作。2、這些提供嵌入式處理器運行所必須的條件的電路與嵌入式處理器共同構(gòu)成了這個嵌入式處理器的最小系統(tǒng)。3、大多數(shù)基于ARM9處理器核的微控制器都有調(diào)試接口，這部分在芯片實際工作時不是必需的，但因為這部分在開發(fā)時很重要，所以把這部分也歸入到最小系統(tǒng)中。

3.3最小系統(tǒng)的設計第30頁，共75頁，2023年，2月20日，星期三最小系統(tǒng)框圖31嵌入式處理器時鐘電路調(diào)試測試接口復位電路存儲器電路電源電路可選，當嵌入式處理器中無存儲器時，或需擴充存儲器時，需加上?？蛇x，方便調(diào)試和測試，一般都加上。第31頁，共75頁，2023年，2月20日，星期三電源電路-概述電源系統(tǒng)為整個系統(tǒng)提供能量，是整個系統(tǒng)工作的基礎，具有極其重要的地位。電源系統(tǒng)處理的好壞，將直接影響到整個系統(tǒng)的穩(wěn)定性、可靠性等。多電源系統(tǒng)的設計、電源的分配、印制板設計中電源的設計等，都是必須考慮的。第32頁，共75頁，2023年，2月20日，星期三電源電路-考慮的因素331.輸入的電壓范圍、電流；2.輸出的電壓、最大電流、最大功率；3.輸出紋波大小；4.安全因素；5.電池兼容和電磁干擾；6.體積要求；7.成本要求。方案：AC-DC+DC-DC第33頁，共75頁，2023年，2月20日，星期三電源電路-需求分析341、一般是多電源系統(tǒng)，I/O一般為3.3V供電，內(nèi)核為2.5V（S3C44B0）、1.8V（S3C2410）供電，有可能還包含5V或12V等電源；2、一般將數(shù)字電源和模擬電源分別供電；3、要求電源紋波比較小，一般采用LDO（lowdropoutregulator，低壓差線性穩(wěn)壓器）供電；第34頁，共75頁，2023年，2月20日，星期三電源電路-芯片選型351、有很多廠家均生產(chǎn)LDODC-DC轉(zhuǎn)換芯片，如Maxim、Linear、Sipex

、TI、Microchip等；2、轉(zhuǎn)換到5V的芯片有UA7805、TL750L05、LTC3425、REG1117-5等；3、轉(zhuǎn)換到3.3V的芯片有LT1083（7.5A）、LT1084（5A）、LT1085（3A）、LT1086（1.5A），REG1117-3.3等；第35頁，共75頁，2023年，2月20日，星期三電源電路-參考電路36第36頁，共75頁，2023年，2月20日，星期三時鐘電路371、主時鐘電路2、RTC時鐘電路3、主時鐘及USB時鐘濾波

時鐘電路用于向CPU及其它電路提供工作時鐘，S3C2410使用無源晶振，晶振的接法如下圖所示主時鐘電路RTC時鐘電路主時鐘及USB時鐘濾波第37頁，共75頁，2023年，2月20日，星期三時鐘電路382、根據(jù)S3C2410的最高工作頻率以及PLL電路的工作方式，選擇12MHz的無源晶振。12MHz的晶振頻率經(jīng)過S3C2410片內(nèi)的PLL電路倍頻后，可達到202.8MHz的頻率。3、片內(nèi)的PLL電路兼有頻率放大和信號提純的功能，因此，系統(tǒng)可以以較低的外部時鐘信號獲得較高的工作頻率，以降低因高速開關時鐘所造成的高頻噪聲。1、S32410有兩個鎖相環(huán)，一個用于FCLK、HCLK和PCLK，另一個專門用于USB模塊第38頁，共75頁，2023年，2月20日，星期三復位電路39由RC電路及施密特觸發(fā)器組成：第39頁，共75頁，2023年，2月20日，星期三JTAG調(diào)試接口電路401、JTAG(JointTestActionGroup，聯(lián)合測試行動小組)是一種國際標準測試協(xié)議，主要用于芯片內(nèi)部測試及對系統(tǒng)進行仿真、調(diào)試。2、目前大多數(shù)比較復雜的器件都支持JTAG協(xié)議，如ARM、DSP、FPGA器件等。3、標準的JTAG接口是4線：TMS、TCK、TDI、TDO，分別為測試模式選擇、測試時鐘、測試數(shù)據(jù)輸入和測試數(shù)據(jù)輸出。4、JTAG測試允許多個器件通過JTAG接口串聯(lián)在一起，形成一個JTAG鏈，能實現(xiàn)對各個器件分別測試。JTAG接口還常用于實現(xiàn)ISP（In-SystemProgrammable在系統(tǒng)編程）功能，如對FLASH器件進行編程等。5、通過JTAG接口，可對芯片內(nèi)部的所有部件進行訪問，因而是開發(fā)調(diào)試嵌入式系統(tǒng)的一種簡潔高效的手段。目前JTAG接口的連接有兩種標準，即14針接口和20針接口。第40頁，共75頁，2023年，2月20日，星期三JTAG調(diào)試接口電路-14針接口及定義41第41頁，共75頁，2023年，2月20日，星期三JTAG調(diào)試接口電路-20針接口及定義42第42頁，共75頁，2023年，2月20日，星期三JTAG接口電路設計－接口電路必須接上拉20針JTAG接口第43頁，共75頁，2023年，2月20日，星期三硬件調(diào)試44盡可能的從簡單到復雜，一個單元一個單元地焊接調(diào)試，以便在調(diào)試過程中遇到困難時縮小故障范圍，在調(diào)試過程中，應先確定電路沒有短路，才能通電調(diào)試。先從最小系統(tǒng)調(diào)試：S3C2410X+電源電路+晶振電路+復位電路+JTAG接口然后加上SDRAM，再加上FLASH，然后再加上其它接口芯片在工作時有一定的發(fā)熱是正常的，但如果有芯片特別發(fā)燙，則一定有故障存在，需斷電檢查確認無誤后方可繼續(xù)通電調(diào)試。第44頁，共75頁，2023年，2月20日，星期三電源、晶振及復位電路調(diào)試調(diào)試電源電路之前，盡量少接器件，通電之前檢查有無短路現(xiàn)象用示波器觀測，晶振的輸出應為12MHz復位電路的nRESET端在未按按鈕時輸出應為高電平（3.3V），按下按鈕后變?yōu)榈碗娖?，按鈕松開后應恢復到高電平第45頁，共75頁，2023年，2月20日，星期三S3C2410擴展系統(tǒng)S3C2410最小系統(tǒng)+SDRAM+FLASH電路可構(gòu)成一個完全的嵌入式系統(tǒng)可運行于SDRAM中的程序，也可以運行FLASH中的程序程序大小可以很大，如果將程序保存到FLASH中，掉電后不會丟失，因此，既可以通過JTAG接口調(diào)試程序，也可以將程序燒寫到FLASH，然后運行FLASH中的程序在此基礎上加入必要的接口及其他電路，就構(gòu)成了具體的S3C2410應用系統(tǒng)第46頁，共75頁，2023年，2月20日，星期三第47頁，共75頁，2023年，2月20日，星期三48第三章嵌入式硬件平臺設計132存儲器系統(tǒng)設計S3C2410簡介最小系統(tǒng)設計4引腳描述第48頁，共75頁，2023年，2月20日，星期三3.4.1存儲器系統(tǒng)的層次結(jié)構(gòu)3.4.2高速緩沖存儲器3.4.3存儲器控制3.4.4存儲設備分類3.4.5NORFlash接口電路3.4.6SDRAM接口電路3.4存儲器系統(tǒng)設計第49頁，共75頁，2023年，2月20日，星期三3.4.1存儲器系統(tǒng)的層次結(jié)構(gòu)50第50頁，共75頁，2023年，2月20日，星期三在這種存儲器分層結(jié)構(gòu)中，上面一層的存儲器作為下一層存儲器的高速緩存。CPU寄存器就是cache的高速緩存，寄存器保存來自cache的字；cache又是內(nèi)存層的高速緩存，從內(nèi)存中提取數(shù)據(jù)送給CPU進行處理，并將CPU的處理結(jié)果返回到內(nèi)存中；內(nèi)存又是主存儲器的高速緩存，它將經(jīng)常用到的數(shù)據(jù)從Flash等主存儲器中提取出來，放到內(nèi)存中，從而加快了CPU的運行效率。嵌入式系統(tǒng)的主存儲器容量是有限的，磁盤、光盤或CF、SD卡等外部存儲器用來保存大信息量的數(shù)據(jù)。在某些帶有分布式文件系統(tǒng)的嵌入式網(wǎng)絡系統(tǒng)中，外部存儲器就作為其他系統(tǒng)中被存儲數(shù)據(jù)的高速緩存。513.4.1存儲器系統(tǒng)的層次結(jié)構(gòu)第51頁，共75頁，2023年，2月20日，星期三3.4.2高速緩沖存儲器cache能夠減少內(nèi)存平均訪問時間。Cache可以分為統(tǒng)一cache和獨立的數(shù)據(jù)／程序cache。當CPU更新了cache的內(nèi)容時，要將結(jié)果寫回到主存中，可以采用寫通法（write-through）和寫回法（write-back）。寫通法是指CPU在執(zhí)行寫操作時，必須把數(shù)據(jù)同時寫入cache和主存。采用寫通法進行數(shù)據(jù)更新的cache稱為寫通cache。寫回法是指CPU在執(zhí)行寫操作時，被寫的數(shù)據(jù)只寫入cache不寫入主存。僅當需要替換時，才把已經(jīng)修改的cache塊寫回到主存中。采用寫回法進行數(shù)據(jù)更新的cache稱為寫回cache。52第52頁，共75頁，2023年，2月20日，星期三當進行數(shù)據(jù)寫操作時，cache分為兩類:讀操作分配cache和寫操作分配cache。對于讀操作分配cache，當進行數(shù)據(jù)寫操作時，如果cache未命中，只是簡單地將數(shù)據(jù)寫入主存中。主要在數(shù)據(jù)讀取時，才進行cache內(nèi)容預取。對于寫操作分配cache，當進行數(shù)據(jù)寫操作時，如果cache未命中，cache系統(tǒng)將會進行cache內(nèi)容預取，從主存中將相應的塊讀取到cache中相應的位置，并執(zhí)行寫操作，把數(shù)據(jù)寫入到cache中。533.4.2高速緩沖存儲器第53頁，共75頁，2023年，2月20日，星期三存儲管理單元MMU(MemoryManageUnit)在CPU和物理內(nèi)存之間進行地址轉(zhuǎn)換，將地址從邏輯空間映射到物理空間（內(nèi)存映射）實現(xiàn)虛擬地址空間到物理存儲空間的映射；存儲器訪問權限的控制；設置虛擬存儲空間的緩沖特性。 頁表是實現(xiàn)上述功能的一個重要手段，它實際上是位于內(nèi)存中的一個對照表。3.4.3存儲管理單元第54頁，共75頁，2023年，2月20日，星期三存儲器單元的段頁式管理為了實現(xiàn)不同層次的管理，系統(tǒng)提供了基于段或頁的存儲器訪問方式段（section）：由1MB的存儲器塊構(gòu)成

大頁（largepage）：由64KB的存儲器塊構(gòu)成

小頁（smallpage）：由4KB的存儲器塊構(gòu)成

微頁（tinypage）：由1KB的存儲器塊構(gòu)成第55頁，共75頁，2023年，2月20日，星期三用于存儲管理的頁表地址變換條目：頁表的每一行對應與虛擬地址空間的一個頁，該行同時保含了該虛擬內(nèi)存頁對應的物理內(nèi)存頁的地址、該頁的訪問權限以及緩沖特性等。我們將頁表中的一行稱為地址變換條目。頁表存放在內(nèi)存中，系統(tǒng)通常有一個寄存器來保存頁表的基地址。ARM系統(tǒng)中使用的就是CP15的寄存器C2?？毂恚簭奶摂M地址到物理地址的轉(zhuǎn)換實際上就是查詢頁表的過程。由于程序在執(zhí)行過程中具有局部性，即在一段時間內(nèi)只是局限在少數(shù)幾個單元，為了加快頁表的查詢速度，在系統(tǒng)中通常使用一個容量更小、速度更快的存儲器件來保存當前需要訪問的地址變換條目，這個容量小的頁表又稱作快表（TLB）。第56頁，共75頁，2023年，2月20日，星期三1）按在系統(tǒng)中的地位分類3.4.4存儲器設備分類主存儲器（MainMemory），（內(nèi)存、主存）輔助存儲器（AuxiliaryMemory、SecondaryMemory），（外存、輔存）CPU直接訪問速度快，用于存放系統(tǒng)軟件、參數(shù)以及當前要運行的應用軟件和數(shù)據(jù)、系統(tǒng)軟件的部分軟件。速度慢，存放全部應用軟件及剩余系統(tǒng)軟件。通過專門設備將數(shù)據(jù)先置于內(nèi)存第57頁，共75頁，2023年，2月20日，星期三582）按信息存取方式分類隨機存取存儲器RAM只讀存儲器ROMRandomlyAccessMemoryReadOnlyMemory掩膜式ROM可編程只讀存儲器PROM可改寫的只讀存儲器EPROM、EEPROM、FLASHROM靜態(tài)RAM動態(tài)RAM準靜態(tài)RAM按功能分按信息存儲的方式分3.4.4存儲器設備分類第58頁，共75頁，2023年，2月20日，星期三類型基本技術特點FLASH非易失、低成本、高密度、高速度、低功耗、高可靠性。ROM成熟技術、高密度、可靠、低成本、不揮發(fā)、掩模耗時長、適合穩(wěn)定編碼的大規(guī)模生產(chǎn)。SRAM最快訪問速度、高功耗、低密度、高成本。EPROM高密度、不揮發(fā)、擦除時必須用紫外線光照射。EEPROM電可擦除、可進行單字節(jié)的讀/擦除/寫、低可靠性、不揮發(fā)、高成本、低密度。數(shù)據(jù)保持時間最少10年。DRAM高密度、低成本、高速度、高功耗。

59常見的嵌入式系統(tǒng)存儲器第59頁，共75頁，2023年，2月20日，星期三3.4.5FLASH接口電路設計60Flash存儲器是一種可在系統(tǒng)（In-System）進行電擦寫，掉電后信息不丟失的存儲器。它具有低功耗、大容量、擦寫速度快、可整片或分扇區(qū)在系統(tǒng)編程（燒寫）、擦除等特點，并且可由內(nèi)部嵌入的算法完成對芯片的操作，因而在各種嵌入式系統(tǒng)中得到了廣泛的應用。作為一種非易失性存儲器，F(xiàn)lash在系統(tǒng)中通常用于存放程序代碼、常量表以及一些在系統(tǒng)掉電后需要保存的用戶數(shù)據(jù)等。第60頁，共75頁，2023年，2月20日，星期三兩種類型的FlashNorFlash，稱為或非型閃存，或者NOR閃存NandFlash，稱為與非型閃存，或者NAND閃存NorFlash是在EEPROM基礎上發(fā)明的。Intel公司于1983年首次提出，在1988年商品化。NandFlash是1989年東芝公司和三星公司發(fā)明的。十幾年以來，世界主要閃存生產(chǎn)商分成Nor和Nand兩大技術陣營，積極開展研發(fā)和生產(chǎn)。Nor陣營主要有Intel和AMD公司Nand陣營主要有Toshiba和Samsung公司61第61頁，共75頁，2023年，2月20日，星期三NorFlash和NandFlash的共同特點向芯片中寫數(shù)據(jù)必須先將芯片中對應的內(nèi)容清空，然后再寫入。閃存擦寫的次數(shù)都是有限的，當閃存的使用壽命快到時，經(jīng)常會出現(xiàn)寫操作失敗。為了延長使用壽命，不要對某個特定區(qū)域反復地進行寫操作。閃存的讀寫操作不僅是一個物理操作，還需要算法支持。一般在驅(qū)動程序的內(nèi)存技術設備（MTD，MemoryTechnologyDrivers）模塊中或者在閃存轉(zhuǎn)換層（FTL，F(xiàn)lashTranslationLayer）內(nèi)實現(xiàn)，具體算法同芯片生產(chǎn)商以及芯片信號有關。62第62頁，共75頁，2023年，2月20日，星期三不同點：NORFlash讀速度快，寫速度較慢；NorFlash存儲器可以進行字節(jié)讀寫，所以在NorFlash存儲器上運行代碼基本上不需要軟件支持。NandFlash存儲器由于其物理特性獨特，數(shù)據(jù)讀寫比較復雜，對其存儲的數(shù)據(jù)管理方法與其他存儲設備的管理方法不同，需要軟件支持。NandFlash的存儲單位有字節(jié)、頁和塊。讀和寫以塊為單位。NANDFlash容量更大。63第63頁，共75頁，2023年，2月20日，星期三3.4.5FLASH接口電路設計－NORFLASH64常用的Flash為8位或16位的數(shù)據(jù)寬度，編程電壓為單3.3V。主要的生產(chǎn)廠商為INTEL、ATMEL、AMD、HYUNDAI等。以INTEL的TE28F128J3A為例。TE28F128J3A存儲容量為16M字節(jié)，工作電壓為3.3V，采用56腳TSOP封裝或48腳FBGA封裝，16位數(shù)據(jù)寬度。TE28F128J3A僅需單3.3V電壓即可完成在系統(tǒng)的編程與擦除操作，通過對其內(nèi)部的命令寄存器寫入標準的命令序列，可對Flash進行編程（燒寫）、整片擦除、按扇區(qū)擦除以及其他操作。第64頁，共75頁，2023年，2月20日，星期三TE28F128J3A引腳分布65第65頁，共75頁，2023年，2月20日，星期三TE28F128J3A引腳信號描述66第66頁，共75頁，2023年，2月20日，星期三總線控制信號67第67頁，共75頁，2023年，2月20日，星期三FLASH接口電路設計68第68頁，共75頁，2023年，2月20日，星期三69SDRAM:SynchronousDynamicRandomAccessMemory,同步動態(tài)隨機存取存儲器:同步

是指Memory工作需要同步時鐘，內(nèi)部的命令的發(fā)送與數(shù)據(jù)的傳輸都以它為基準；動態(tài)

是指存儲陣列需要不斷的刷新來保證數(shù)據(jù)不丟失；隨機

是指數(shù)據(jù)不是線性依次存儲，而是由指定地址進行數(shù)據(jù)讀寫。

3.4.6SDRAM接口電路第69頁，共75頁，2023年，2月20日，星期三與Flash存儲器相比較，SDRAM不具有掉電保持數(shù)據(jù)的特性，但其存取速度大大高于Flash存儲器，且具有讀/寫的屬性，因此，SDRAM在系統(tǒng)中主要用作程序的運行空間，數(shù)據(jù)及堆棧區(qū)。當系統(tǒng)啟動時，CPU首先從復位地址0x0處讀取啟動代碼，在完成系統(tǒng)的初始化后，程序代碼一般應調(diào)入SDRAM中運行，以提高系統(tǒng)的運行速度，同時，系統(tǒng)及用戶堆棧、運行數(shù)據(jù)也都放在SDRAM中。SDRAM具有單位空間存儲容量大和價格便宜的優(yōu)點，已廣泛應用在各種嵌入式系統(tǒng)中。SDRAM的存儲單元可以理解為一個電容，總是傾向于放電，