第五章同步時序邏輯電路

第五章同步時序邏輯電路第1頁，共65頁，2023年，2月20日，星期三本章知識要點:時序邏輯電路的基本概念;同步時序邏輯電路的分析和設(shè)計方法;典型同步時序邏輯電路的分析和設(shè)計。第2頁，共65頁，2023年，2月20日，星期三

5．1概述5.1.1時序邏輯電路的定義、結(jié)構(gòu)和特點若邏輯電路在任何時刻產(chǎn)生的穩(wěn)定輸出信號不僅與電路該時刻的輸入信號有關(guān)，還與電路過去的輸入信號有關(guān)，則稱為時序邏輯電路。一、定義第3頁，共65頁，2023年，2月20日，星期三二、結(jié)構(gòu)時序邏輯電路由組合電路和存儲電路兩部分組成，通過反饋回路將兩部分連成一個整體。圖中，CP為時鐘脈沖信號，它是否存在取決于時序邏輯電路的類型。第4頁，共65頁，2023年，2月20日，星期三時序邏輯電路的狀態(tài)y1,…，ys是存儲電路對過去輸入信號記憶的結(jié)果，它隨著外部信號的作用而變化。

次態(tài)與現(xiàn)態(tài)的概念:在對電路功能進(jìn)行研究時，通常將某一時刻的狀態(tài)稱為“現(xiàn)態(tài)”，記作yn，簡記為y；將在某一現(xiàn)態(tài)下，外部信號發(fā)生變化后到達(dá)的新的狀態(tài)稱為“次態(tài)”，記作yn+1

。第5頁，共65頁，2023年，2月20日，星期三三、特點

☆電路由組合電路和存儲電路組成，具有對過去輸入進(jìn)行記憶的功能；☆電路中包含反饋回路，通過反饋使電路功能與“時序”相關(guān)；☆電路的輸出由電路當(dāng)時的輸入和狀態(tài)(對過去輸入的記憶)共同決定。第6頁，共65頁，2023年，2月20日，星期三5.1.2時序邏輯電路的分類一、按電路的工作方式分類按照電路的工作方式，時序邏輯電路可分為同步時序邏輯電路和異步時序邏輯電路兩種類型。

1.同步時序電路

（1）特點：電路中有統(tǒng)一的定時信號，存儲器件采用時鐘控制觸發(fā)器，電路狀態(tài)在時鐘脈沖控制下同時發(fā)生轉(zhuǎn)換，即電路狀態(tài)的改變依賴于輸入信號和時鐘脈沖信號。第7頁，共65頁，2023年，2月20日，星期三（2）現(xiàn)態(tài)與次態(tài)

同步時序電路中的現(xiàn)態(tài)與次態(tài)是針對某個時鐘脈沖而言的。

現(xiàn)態(tài)----指時鐘脈沖作用之前電路所處的狀態(tài)。

次態(tài)----指時鐘脈沖作用之后電路到達(dá)的狀態(tài)。

注意：前一個脈沖的次態(tài)即后一個脈沖的現(xiàn)態(tài)?。?）對時鐘的要求

脈沖的寬度：必須保證觸發(fā)器可靠翻轉(zhuǎn)；

脈沖的頻率：必須保證前一個脈沖引起的電路響應(yīng)完全結(jié)束后，后一個脈沖才能到來。

2.異步時序邏輯電路

異步時序邏輯電路的存儲電路可由觸發(fā)器或延時元件組成，電路中沒有統(tǒng)一的時鐘信號同步，電路輸入信號的變化將直接導(dǎo)致電路狀態(tài)的變化。第8頁，共65頁，2023年，2月20日，星期三二、按電路輸出對輸入的依從關(guān)系分類根據(jù)電路的輸出是否與輸入直接相關(guān)，時序邏輯電路可以分為Mealy型和Moore型兩種不同的模型。

1．Mealy型電路：若時序邏輯電路的輸出是電路輸入和電路狀態(tài)的函數(shù)，則稱為Mealy型時序邏輯電路。

2．Moore型電路：若時序邏輯電路的輸出僅僅是電路狀態(tài)的函數(shù)，則稱為Moore型時序邏輯電路。第9頁，共65頁，2023年，2月20日，星期三三、按輸入信號形式分類時序邏輯電路的輸入信號可以是脈沖信號也可以是電平信號。根據(jù)輸入信號形式的不同，時序邏輯電路通常又被分為脈沖型和電平型兩種類型。第10頁，共65頁，2023年，2月20日，星期三5.1.3同步時序邏輯電路的描述方法一、邏輯函數(shù)表達(dá)式

同步時序電路的結(jié)構(gòu)和功能，可用三組邏輯函數(shù)表達(dá)式描述。

1．輸出函數(shù)表達(dá)式：是一組反映電路輸出Z與輸入x和狀態(tài)y之間關(guān)系的表達(dá)式。

Zi=fi(x1，…，xn,y1,…，ys)i=1,2,…,m（Mealy型電路)

Zi=fi(y1，…，ys)

i=1,2,…,m（Moore型電路）第11頁，共65頁，2023年，2月20日，星期三

2．激勵函數(shù)表達(dá)式：

激勵函數(shù)又稱為控制函數(shù)，它反映了存儲電路的輸入Y與外部輸入x和電路狀態(tài)y之間的關(guān)系。其函數(shù)表達(dá)式為

Yj=gj(x1，…，xn,y1,…，ys)

j=1,2,…,r

3．次態(tài)函數(shù)表達(dá)式：次態(tài)函數(shù)用來反映同步時序電路的次態(tài)y(n+1)與激勵函數(shù)Y和電路現(xiàn)態(tài)y之間的關(guān)系，它與觸發(fā)器類型相關(guān)。其函數(shù)表達(dá)式為

yln+1=kl(Yj，yl)

j=1,2,…,r；l=1,2,…，s第12頁，共65頁，2023年，2月20日，星期三二、狀態(tài)表

狀態(tài)表：反映同步時序電路輸出Z、次態(tài)yn+1與電路輸入x、現(xiàn)態(tài)y之間關(guān)系的表格，又稱為狀態(tài)轉(zhuǎn)移表。

Mealy型同步時序電路狀態(tài)表的格式如作下表所示。表中，列數(shù)=輸入的所有取值組合數(shù)；

行數(shù)=觸發(fā)器的狀態(tài)組合數(shù)。第13頁，共65頁，2023年，2月20日，星期三

狀態(tài)表是同步時序電路分析和設(shè)計中常用的工具，它非常清晰地給出了同步時序電路在不同輸入和現(xiàn)態(tài)下的次態(tài)和輸出。Moore型電路狀態(tài)表的格式如左下表所示。第14頁，共65頁，2023年，2月20日，星期三三、狀態(tài)圖

狀態(tài)圖：是一種反映同步時序電路狀態(tài)轉(zhuǎn)換規(guī)律及相應(yīng)輸入、輸出取值關(guān)系的有向圖。

Mealy型電路狀態(tài)圖的形式如圖(a)所示。圖中，在有向箭頭的旁邊標(biāo)出發(fā)生該轉(zhuǎn)換的輸入條件以及在該輸入和現(xiàn)態(tài)下的相應(yīng)輸出。x/zx

Moore型電路狀態(tài)圖的形式如圖(b)所示，電路輸出標(biāo)在圓圈內(nèi)的狀態(tài)右下方，表示輸出只與狀態(tài)相關(guān)。第15頁，共65頁，2023年，2月20日，星期三四、時間圖

時間圖是用波形圖的形式來表示輸入信號、輸出信號和電路狀態(tài)等的取值在各時刻的對應(yīng)關(guān)系，通常又稱為工作波形圖。在時間圖上，可以把電路狀態(tài)轉(zhuǎn)換的時刻形象地表示出來。第16頁，共65頁，2023年，2月20日，星期三5.2同步時序邏輯電路分析5.2.1分析的方法和步驟常用方法有表格法和代數(shù)法。一、表格分析法的一般步驟

1．寫出輸出函數(shù)和激勵函數(shù)表達(dá)式。

2．借助觸發(fā)器功能表列出電路次態(tài)真值表。

3．作出狀態(tài)表和狀態(tài)圖（必要時畫出時間圖）。

4．歸納出電路的邏輯功能。第17頁，共65頁，2023年，2月20日，星期三二、代數(shù)分析法的一般步驟

由分析步驟可知，兩種方法僅第二步有所不同，分析中可視具體問題靈活選用。

1．寫出輸出函數(shù)表達(dá)式和激勵函數(shù)表達(dá)式。

2．把激勵函數(shù)表達(dá)式代入觸發(fā)器的次態(tài)方程，導(dǎo)出電路

的次態(tài)方程組。

3．作出狀態(tài)表和狀態(tài)圖（必要畫出時間圖）。

4．歸納出電路的邏輯功能。

第18頁，共65頁，2023年，2月20日，星期三5.2.2分析舉例

例用表格法分析下圖所示同步時序邏輯電路。

解該電路的輸出即狀態(tài)變量，因此，該電路屬于Moore型電路的特例。

1.寫出輸出函數(shù)和激勵函數(shù)表達(dá)式

J1=K1=1；J2=K2=x⊕y1第19頁，共65頁，2023年，2月20日，星期三

2．列出電路次態(tài)真值表

JKQ(n+1)00011011Q01Q第20頁，共65頁，2023年，2月20日，星期三3．作出狀態(tài)表和狀態(tài)圖

現(xiàn)態(tài)y2y1次態(tài)y2(n+1)y1(n+1）X=0X=1000110110110110011000110狀態(tài)表第21頁，共65頁，2023年，2月20日，星期三

4．描述電路的邏輯功能。由狀態(tài)圖可知，該電路是一個2位二進(jìn)制數(shù)可逆計數(shù)器。

當(dāng)輸入x=0時，可逆計數(shù)器進(jìn)行加1計數(shù)，其計數(shù)序列為

00

01

10

11

當(dāng)輸入x=1時，可逆計數(shù)器進(jìn)行減1計數(shù)，其計數(shù)序列為

00

01

10

11第22頁，共65頁，2023年，2月20日，星期三

例試用代數(shù)法分析下圖所示同步時序邏輯電路的邏輯功能。

解該電路由一個J-K觸發(fā)器和四個邏輯門構(gòu)成，電路有兩個輸入端x1和x2，一個輸出端Z。輸出Z與輸入和狀態(tài)均有直接聯(lián)系，屬于Mealy型電路。

1．寫出輸出函數(shù)和激勵函數(shù)表達(dá)式第23頁，共65頁，2023年，2月20日，星期三

2．把激勵函數(shù)表達(dá)式代入觸發(fā)器的次態(tài)方程，得到電路的次態(tài)方程組該電路的存儲電路只有一個觸發(fā)器，因此，電路只有一個次態(tài)方程。根據(jù)J-K觸發(fā)器的次態(tài)方程和電路的激勵函數(shù)表達(dá)式，可導(dǎo)出電路的次態(tài)方程如下：第24頁，共65頁，2023年，2月20日，星期三3．根據(jù)次態(tài)方程和輸出函數(shù)表達(dá)式作出狀態(tài)表和狀態(tài)圖根據(jù)次態(tài)方程和輸出函數(shù)表達(dá)式，可以作出該電路的狀態(tài)表和狀態(tài)圖如下。01第25頁，共65頁，2023年，2月20日，星期三4．畫出時間圖，并說明電路的邏輯功能時鐘節(jié)拍：1

2

3

4

5

6

7

8輸入x1：0

0

1

1

0

1

1

0輸入x2：0

1

0

1

1

1

0

0狀態(tài)y：“0”0

0

0

1

1

1

1輸出Z：0

1

1

0

0

1

0

101設(shè)電路初態(tài)為“0”，輸入x1為00110110，輸入x2為01011100，根據(jù)狀態(tài)圖可作出電路的輸出和狀態(tài)響應(yīng)序列如下:第26頁，共65頁，2023年，2月20日，星期三根據(jù)狀態(tài)響應(yīng)序列可作出時間圖如下：分析時間圖可知，該電路實現(xiàn)了串行加法器的功能。其中x1為被加數(shù)，x2為加數(shù)，它們按照先低位后高位的順序串行地輸入。每位相加產(chǎn)生的進(jìn)位由觸發(fā)器保存下來參加下一位相加，輸出Z從低位到高位串行地輸出“和”數(shù)。時鐘節(jié)拍：1

2

3

4

5

6

7

8輸入x1：0

0

1

1

0

1

1

0輸入x2：0

1

0

1

1

1

0

0狀態(tài)y：“0”0

0

0

1

1

1

1輸出Z：0

1

1

0

0

1

0

1第27頁，共65頁，2023年，2月20日，星期三5.3同步時序邏輯電路的設(shè)計

同步時序邏輯電路的設(shè)計是指根據(jù)特定的邏輯要求，設(shè)計出能實現(xiàn)其邏輯功能的時序邏輯電路。顯然，設(shè)計是分析的逆過程，即：

同步時序邏輯電路設(shè)計追求的目標(biāo)是，使用盡可能少的觸發(fā)器和邏輯門實現(xiàn)預(yù)定的邏輯要求！邏輯電路邏輯功能分析設(shè)計第28頁，共65頁，2023年，2月20日，星期三

2．狀態(tài)化簡，求得最小化狀態(tài)表；

設(shè)計的一般步驟如下：

1．形成原始狀態(tài)圖和原始狀態(tài)表；

3．狀態(tài)編碼，得到二進(jìn)制狀態(tài)表；

4．選定觸發(fā)器的類型，并求出激勵函數(shù)和輸出函數(shù)最簡

表達(dá)式；

5．畫出邏輯電路圖。第29頁，共65頁，2023年，2月20日，星期三5.3.1建立原始狀態(tài)圖和原始狀態(tài)表

原始狀態(tài)圖和原始狀態(tài)表是對設(shè)計要求的最原始的抽象。建立正確的原始狀態(tài)圖和狀態(tài)表是同步時序電路設(shè)計中最關(guān)鍵的一步。一、確定電路模型

設(shè)計成Mealy型？Moore型？

形成原始狀態(tài)圖時一般應(yīng)考慮如下幾個方面問題：二、設(shè)立初始狀態(tài)時序邏輯電路在輸入信號開始作用之前的狀態(tài)稱為初始狀態(tài)。

第30頁，共65頁，2023年，2月20日，星期三

三、根據(jù)需要記憶的信息增加新的狀態(tài)

同步時序電路中狀態(tài)數(shù)目的多少取決于需要記憶和區(qū)分的信息量。四、確定各時刻電路的輸出在建立原始狀態(tài)圖時，必須確定各時刻的輸出值。在Moore型電路中，應(yīng)指明每種狀態(tài)下對應(yīng)的輸出；在Mealy型電路中應(yīng)指明從每一個狀態(tài)出發(fā)，在不同輸入作用下的輸出值。第31頁，共65頁，2023年，2月20日，星期三

例某序列檢測器有一個輸入端x和一個輸出端Z。輸入端x輸入一串隨機的二進(jìn)制代碼，當(dāng)輸入序列中出現(xiàn)“011”時，輸出Z產(chǎn)生一個1輸出，平時Z輸出0。典型輸入、輸出序列如下。輸入x:

1

0

1

0

1

1

1

0

0

1

1

0輸出Z:

0

0

0

0

0

1

0

0

0

0

1

0試作出該序列檢測器的原始狀態(tài)圖和原始狀態(tài)表。

解1.假定用Mealy型同步時序邏輯電路實現(xiàn)該序列檢測器的邏輯功能.

設(shè):

狀態(tài)A------電路的初始狀態(tài)；

狀態(tài)B------表示收到了序列“011”中的第一個信號“0”；

狀態(tài)C------表示收到了序列“011”中的前面兩位“01”；

狀態(tài)D------表示收到了序列“011”。第32頁，共65頁，2023年，2月20日，星期三可畫出狀態(tài)圖如下：

第33頁，共65頁，2023年，2月20日，星期三相應(yīng)狀態(tài)表如下：

第34頁，共65頁，2023年，2月20日，星期三

2．假定用Moore型同步時序邏輯電路實現(xiàn)該序列檢測器的邏輯功能.由于電路輸出完全取決于狀態(tài)，而與輸入無直接聯(lián)系。在作狀態(tài)圖時，應(yīng)將輸出標(biāo)記在代表各狀態(tài)的圓圈內(nèi)。

設(shè)電路初始狀態(tài)為A，并用狀態(tài)B、C、D分別表示收到了輸入x送來的0、01、011。顯然，根據(jù)題意，僅當(dāng)處于狀態(tài)D時電路輸出為1，其他狀態(tài)下輸出均為0。第35頁，共65頁，2023年，2月20日，星期三構(gòu)造Moore型原始狀態(tài)圖如下：相應(yīng)的原始狀態(tài)表如下表所示。1第36頁，共65頁，2023年，2月20日，星期三

例

設(shè)計一個用于引爆控制的同步時序電路，該電路有一個輸入端x和一個輸出端Z。平時輸入x始終為0，一旦需要引爆，則從x連續(xù)輸入4個1信號(不被0間斷)，電路收到第四個1后在輸出端Z產(chǎn)生一個1信號點火引爆，該電路連同引爆裝置一起被炸毀。試建立該電路的Mealy型狀態(tài)圖和狀態(tài)表。

（該問題的實際意義？----------施工的安全性！）

解分析:該電路實際上是一個用于特殊場所的“1111”序列檢測器。它與一般序列檢測器有兩點不同：

1.輸入帶有約束條件，即一旦輸入出現(xiàn)1，則一定是不被0間斷的連續(xù)4個1；

2.收到4個1后，輸出產(chǎn)生的引爆信號使電路自毀，故此時不再存在次態(tài)問題。第37頁，共65頁，2023年，2月20日，星期三

設(shè)：狀態(tài)A---電路初始狀態(tài)；

狀態(tài)B---表示收到了第一個1輸入；

狀態(tài)C---表示收到了連續(xù)2個1輸入；

狀態(tài)D---表示收到了連續(xù)3個1輸入。根據(jù)題意，可得到該電路的Mealy型原始狀態(tài)圖和原始狀態(tài)表如下。圖、表中用“d”表示不確定次態(tài)或不確定輸出。第38頁，共65頁，2023年，2月20日，星期三

注意:

在時序電路設(shè)計中，狀態(tài)化簡時利用不完全確定狀態(tài)表中不確定次態(tài)和不確定輸出的隨意性，通常可使設(shè)計方案變得更簡單。這一點類似包含無關(guān)最小項的組合電路設(shè)計，只不過在處理上要復(fù)雜一些。第39頁，共65頁，2023年，2月20日，星期三5.3.2狀態(tài)化簡

什么叫狀態(tài)化簡？

所謂狀態(tài)化簡，是指采用某種化簡技術(shù)從原始狀態(tài)表中消去多余狀態(tài)，得到一個既能正確地描述給定的邏輯功能，又能使所包含的狀態(tài)數(shù)目達(dá)到最少的狀態(tài)表，通常稱這種狀態(tài)表為最小化狀態(tài)表。

目的：簡化電路結(jié)構(gòu)。狀態(tài)數(shù)目的多少直接決定電路中所需觸發(fā)器數(shù)目的多少。設(shè)狀態(tài)數(shù)目為n,所需觸發(fā)器數(shù)目為m,則應(yīng)滿足如下關(guān)系：

2m≥n＞2m-1

方法：常用方法有觀擦法、輸出分類法、隱含表法等。下面討論最常用的一種方法----隱含表法。第40頁，共65頁，2023年，2月20日，星期三一、完全確定狀態(tài)表的化簡1．幾個概念(1)等效狀態(tài)

①定義設(shè)狀態(tài)Si和Sj是完全確定狀態(tài)表中的兩個狀態(tài)，若對于所有可能的輸入序列，分別從狀態(tài)Si和狀態(tài)Sj出發(fā)，所得到的輸出響應(yīng)序列完全相同，則狀態(tài)Si和Sj是等效的，記作(Si，Sj)，又稱狀態(tài)Si和Sj為等效對。請注意掌握三點：定義、判斷方法和性質(zhì)。第41頁，共65頁，2023年，2月20日，星期三

②判斷方法若狀態(tài)Si和Sj

是完全確定的原始狀態(tài)表中的兩個現(xiàn)態(tài)，則Si和Sj

等效的條件可歸納為在一位輸入的各種取值組合下滿足如下兩條：

第一，輸出相同；第二，次態(tài)屬于下列情況之一：

a.次態(tài)相同；

b.次態(tài)交錯或為各自的現(xiàn)態(tài)；

c.次態(tài)循環(huán)或為等效對。第42頁，共65頁，2023年，2月20日，星期三③性質(zhì)等效狀態(tài)具有傳遞性。即假若S1和S2等效，S2和S3等效,那么，一定有S1和S3等效。記作

(S1，S2)，(S2，S3)

(S1，S3)

(2)等效類

等效類：由若干彼此等效的狀態(tài)構(gòu)成的集合。在同一個等效類中的任意兩個狀態(tài)都是等效的。例如，由(S1，S2)和(S2，S3)可以推出(S1，S3)，進(jìn)而可知S1、S2、S3屬于同一等效類，記作{S1，S2，S3}，即

(S1，S2)，(S2，S3)

{S1，S2，S3}第43頁，共65頁，2023年，2月20日，星期三

(3)最大等效類

所謂最大等效類，是指不被任何別的等效類所包含的等效類。換而言之，如果一個等效類不是任何其他等效類的子集，則該等效類稱為最大等效類。完全給定原始狀態(tài)表的化簡過程，就是尋找出表中的所有最大等效類，然后將每個最大等效類中的狀態(tài)合并為一個新的狀態(tài)，從而得到最小化狀態(tài)表。

簡化后的狀態(tài)數(shù)等于最大等效類的個數(shù)！第44頁，共65頁，2023年，2月20日，星期三2．狀態(tài)化簡(1)隱含表化簡法的一般步驟

①作隱含表隱含表是一個直角三角形階梯網(wǎng)格，表中每個方格代表一個狀態(tài)對。作隱含表

找等效對

求最大等效類

狀態(tài)合并作最簡狀態(tài)表12345第45頁，共65頁，2023年，2月20日，星期三

順序比較：按照隱含表中從上至下、從左至右的順序，對照原始狀態(tài)表依次對所有“狀態(tài)對”進(jìn)行逐一檢查和比較，并將檢查結(jié)果標(biāo)注在隱含表中的相應(yīng)方格內(nèi)。比較結(jié)果標(biāo)注如下：

等效-------

在相應(yīng)方格內(nèi)填上“∨”；

不等效-----

在相應(yīng)方格內(nèi)填上“×”；

與其他狀態(tài)對相關(guān)----

在相應(yīng)方格內(nèi)填上相關(guān)的狀態(tài)對。

關(guān)聯(lián)比較：指對那些在順序比較時尚未確定是否等效的狀態(tài)對作進(jìn)一步檢查。直到判別出狀態(tài)對等效或不等效為止。②尋找等效對

第46頁，共65頁，2023年，2月20日，星期三

③求出最大等效類

在找出原始狀態(tài)表中的所有等效對之后，可利用等效狀態(tài)的傳遞性，求出各最大等效類。

④狀態(tài)合并，作出最小化狀態(tài)表將每個最大等效類中的全部狀態(tài)合并為一個狀態(tài)，即可得到和原始狀態(tài)表等價的最小化狀態(tài)表。第47頁，共65頁，2023年，2月20日，星期三(2)化簡舉例例化簡下表所示原始狀態(tài)表。解①作隱含表給定原始狀態(tài)表具有7個狀態(tài)，根據(jù)畫隱含表的規(guī)則，可畫出隱含表框架如下。第48頁，共65頁，2023年，2月20日，星期三

②尋找等效對根據(jù)等效狀態(tài)的判斷標(biāo)準(zhǔn)，依次檢查每個狀態(tài)對，可得到順序比較結(jié)果如圖(a)所示。關(guān)聯(lián)比較的結(jié)果如圖(b)所示。

圖(a)

圖(b)第49頁，共65頁，2023年，2月20日，星期三由判斷結(jié)果可知，原始狀態(tài)表中的7個狀態(tài)共有四個等效對：(A，B)，(A，E)，(B，E)，(C，F(xiàn))。第50頁，共65頁，2023年，2月20日，星期三

④狀態(tài)合并，作出最小化狀態(tài)表令{A,B,E}----a、{C,F}---b、{D}---c、{G}---d，并代入原始狀態(tài)表中，即可得到化簡后的狀態(tài)表如下邊右表所示。

③求出最大等效類由所得到的等效對和最大等效類的定義可知，原始狀態(tài)表中的7個狀態(tài)共構(gòu)成{A,B,E},{C,F},{D},{G}四個最大等效類。第51頁，共65頁，2023年，2月20日，星期三

不完全確定狀態(tài)表的化簡引入了相容狀態(tài)的概念，詳見教材相關(guān)內(nèi)容！二、不完全確定狀態(tài)表的化簡第52頁，共65頁，2023年，2月20日，星期三5.3.3狀態(tài)編碼

狀態(tài)編碼：是指給最小化狀態(tài)表中用字母或數(shù)字表示的狀態(tài)，指定一個二進(jìn)制代碼，形成二進(jìn)制狀態(tài)表。狀態(tài)編碼也稱狀態(tài)分配，或者狀態(tài)賦值。

狀態(tài)編碼的任務(wù)是：

①確定狀態(tài)編碼的長度(即二進(jìn)制代碼的位數(shù)，或者說所需觸發(fā)器個數(shù))；②尋找一種最佳的或接近最佳的狀態(tài)分配方案。以便使所設(shè)計的時序電路最簡單。第53頁，共65頁，2023年，2月20日，星期三一、確定二進(jìn)制代碼的位數(shù)

設(shè)最小化狀態(tài)表的狀態(tài)數(shù)為N，狀態(tài)編碼的長度為m,則狀態(tài)數(shù)N與狀態(tài)編碼長度m的關(guān)系為

2m-1<N≤2m例如，若某狀態(tài)表的狀態(tài)數(shù)N=7，則狀態(tài)分配時,二進(jìn)制代碼的位數(shù)應(yīng)為m=3?；蛘哒f狀態(tài)變量個數(shù)為3。二、確定狀態(tài)分配方案狀態(tài)與代碼之間的對應(yīng)關(guān)系可以有許多種。一般說來，用m

位二進(jìn)制代碼的2m種組合來對N個狀態(tài)進(jìn)行分配時，可能出現(xiàn)的狀態(tài)分配方案數(shù)Ks為例如，當(dāng)N=4,

m=2時，KS=24。第54頁，共65頁，2023年，2月20日，星期三一種常用方法稱為相鄰分配法。

相鄰分配法的基本思想是：在選擇狀態(tài)編碼時，盡可能使激勵函數(shù)和輸出函數(shù)在卡諾圖上的“1”方格處在相鄰位置，從而有利于激勵函數(shù)和輸出函數(shù)的化簡。第55頁，共65頁，2023年，2月20日，星期三

相鄰分配法的狀態(tài)編碼原則如下：

①次態(tài)相同，現(xiàn)態(tài)相鄰。(即在相同輸入條件下，具有相同次態(tài)的現(xiàn)態(tài)應(yīng)盡可能分配相鄰的二進(jìn)制代碼；)②同一現(xiàn)態(tài)，次態(tài)相鄰。(即在相鄰輸入條件下，同一現(xiàn)態(tài)的次態(tài)應(yīng)盡可能分配相鄰的二進(jìn)制代碼；)③輸出相同，現(xiàn)態(tài)相鄰。(即在每一種輸入取值下均具有相同輸出的現(xiàn)態(tài)應(yīng)盡可能分配相鄰的二進(jìn)制代碼。)某些狀態(tài)表常常出現(xiàn)不能同時滿足3條原則的情況。此時，可按從①至③的優(yōu)先順序考慮。此外，從電路實際工作狀態(tài)考慮，一般將初始狀態(tài)分配“0”狀態(tài)。第56頁，共65頁，2023年，2月20日，星期三三、舉例例對如下狀態(tài)表進(jìn)行狀態(tài)編碼（設(shè)A為初始狀態(tài)）。

現(xiàn)態(tài)

次態(tài)/輸出x=0x=1AC/1B/0BA/0A/1CA/1D/1DD/1C/0

解

所示狀態(tài)表中，狀態(tài)數(shù)N=4，故狀態(tài)編碼的長度應(yīng)為m=2。即實現(xiàn)該狀態(tài)表的功能需要兩個觸發(fā)器。第57頁，共65頁，2023年，2月20日，星期三

根據(jù)相鄰法的編碼原則，4個狀態(tài)的相鄰關(guān)系如下：

根據(jù)原則①，狀態(tài)B和C應(yīng)分配相鄰的二進(jìn)制代碼；根據(jù)原則②，狀態(tài)B和C、A和D、C和D應(yīng)分配相鄰的二進(jìn)制代碼；根據(jù)原則③，狀態(tài)A和D應(yīng)分配相鄰的二進(jìn)制代碼。綜合①~③可知，狀態(tài)分配時要求滿足B和C、A和D、C和D相鄰。在進(jìn)行狀態(tài)分配時，為了使?fàn)顟B(tài)之間的相鄰關(guān)系一目了然，通常將卡諾圖作為狀態(tài)分配的工具。

假定狀態(tài)變量用y2y1表示，并將A分配“0”，一種滿足上述相鄰關(guān)系的分配方案如右圖所示。即狀態(tài)A、B、C、D的狀態(tài)編碼依次為y2y1的取值00、01、11、10。

現(xiàn)態(tài)次態(tài)/輸出x=0

x=1AC/1B/0BA/0A/1CA/1D/1DD/1