數字電子技術4

VHDL的各種表達式由操作數和操作符組成，其中，操作數是各種運算的對象，而操作符則規(guī)定運算的方式。四、VHDL語言的操作符在VHDL中，一般有四類操作符：1．操作符種類及對應的操作數類型邏輯操作符(LogicaOperator)關系操作符(RelationaOperator)算術操作符(ArithmeticOperator)符號操作符(SignOperator)

VHDL操作符列表VHDL操作符優(yōu)先級2．各種操作符的使用說明(2)注意操作符之間的優(yōu)先級別。當一個表達式中有兩個以上的運算符時，可使用括號將這些運算分組。(1)嚴格遵循在基本操作符間操作數是同數據類型的規(guī)則；嚴格遵循操作數的數據類型必須與操作符所要求的數據類型完全一致的規(guī)則。(4)關系操作符的作用是將相同數據類型的數據對象進行數值比較(=、/=)或關系排序判斷(<、<=、>、>=)，并將結果以布爾類型(BOOLEAN)的數據表示出來，即TRUE或FALSE兩種。(3)VHDL共有七種基本邏輯操作符，對于數組型(如STD_LOGIC_VECTOR)數據對象的相互作用是按位進行的。(5)表中所列的17種算術操作符可以分為求和操作符、求積操作符、符號操作符、混合操作符、移位操作符等五類操作符。求和操作符包括加減操作符和并置操作符。求積操作符包括*(乘)、/(除)、MOD(取模)和REM(取余)四種操作符。符號操作符“+”和“-”的操作數只有一個，操作數的數據類型是整數?；旌喜僮鞣?*(乘方)操作符和取ABS(絕對值)操作符兩種。六種移位操作符號SLL、SRL、SLA、SRA、ROL和ROR都是VHDL'93標準新增的運算符，在1987標準中沒有。例如：將“1101”執(zhí)行各種1位移位操作，其移位操作后的結果移位操作符的語句格式是：標識符號移位操作符號移位位數；并置操作符&用于進行位的連接，例如：“VH”&“DL”的結果為“VHDL”‘0’&‘1’的結果為“01”SIGNALa:STD_LOGIC;SIGNALc:STD_LOGIC_VECTOR(2DOWNTO0);則可以：

c<=(a&a&a);

或c<=(a,a,a);--不適用位矢量間的連接為了方便各種不同數據類型間的運算，VHDL允許用戶對原有的基本操作符重新定義，賦予新的含義和功能，從而建立一種新的操作符，這就是重載操作符，定義這種操作符的函數稱為重載函數。事實上，在程序包STD_LOGIC_UNSIGNED中已定義了多種可供不同數據類型間操作的算符重載函數。3．重載操作符Synopsys的程序包STD_LOGIC_ARITH、STD_LOGIC_UNSIGNED和STD_LOGIC_SIGNED中已經為許多類型的運算重載了算術運算符和關系運算符，因此只要引用這些程序包，SINGEND、UNSIGEND、STD_LOGIC和INTEGER之間即可混合運算，INTEGER、STD_LOGIC和STD_LOGIC_VECTOR之間也可以混合運算。

操作符可以用以產生電路。就提高綜合效率而言，使用常量值或簡單的一位數據類型能夠生成較緊湊的電路，而表達式復雜的數據類型(如數組)將相應地生成更多的電路。五、VHDL語言的屬性描述VHDL中可以具有屬性的項目如下：

某一項目的特定屬性或特征通?？梢杂靡粋€值或一個表達式來表示，屬性的值與對象(信號、變量和常量)的值完全不同，在任一給定的時刻，一個對象只能具有一個值，但卻可以具有多個屬性。VHDL還允許設計者自己定義屬性。類型、子類型；過程、函數；信號、變量、常量；實體、結構體、配置、程序包；元件；語句標號。預定義的屬性函數功能表綜合器支持的屬性有：LEFT、RIGHT、HIGH、LOW、RANGE、REVERSE_RANGE、LENGTH、EVENT及STABLE。

信號類屬性中，最常用的當屬EVENT。1)信號類屬性例如：語句“CLOCK'EVENT”就是對以CLOCK為標識符的信號，在當前的一個極小的時間段內發(fā)生事件的情況進行檢測。所謂發(fā)生事件，就是電平發(fā)生變化，從一種電平方式轉變到另一種電平方式。CLOCK'EVENTANDCLOCK=‘1’

是對CLOCK信號上升沿的測試。即一旦測試到CLOCK有一個上升沿時，此表達式將返回一個布爾值TRUE。CLOCK'EVENTANDCLOCK=‘0’RISING_EDGE(CLOCK)FALLING_EDGE(CLOCK)PROCESS(CLOCK)ISIF(CLOCK'EVENTANDCLOCK=‘1’)THENQ<=DATA；ENDIF；ENDPROCESS；語句“NOT(clock’STABLEANDclock='1')”的表達方式是不可綜合的。以下兩語句的功能是一樣的。

(NOTclock’STABLEANDclock='1')(clock’EVENTANDclock='1')注意：2)值植類屬性例：VAR麗IAB再LE逼x:I買NTE桶GER略;sdo爐wn:程IN矮STD但_LO續(xù)GIC霞_VE鞠CTO扁R(8祝DO圾WNT肺O0流);則有：x:=s鹽down齊’lef吵t;輛-支-x值為8x:=疏sdo狠wn’逝rig賭ht;語-射-x值為0x:=s趨down左’len采gth;罩--x值為9x:=s遞down齡’low答;川--塞x值為03)數據區(qū)間禁類屬性例：...SIG側NAL權y1汁:尺IN善STDLOG猾ICVECT目OR(博0TO弓7)瓜；...FOR撿i嗓IN雕y1'R究ANGE溪LO惕OP...ATTR筆IBUT碗E屬性名近:數據惑類型;ATTR亮IBUT蕩E屬性名OF對象名稱:升對象類趟型IS值;例如Synp賊lify綜合器支竄持的特殊刺屬性都在syn胡pli呀fy.框att隱rib跌ute彎s程序包舉中，使續(xù)用前加連入以下致語句即者可：LIB尚RAR常Ys煩ynp屑lif倒y;USE槍sy殊npl秋ici親ty.齊att廚rib仍ute嚷s.a繞ll;4)用戶定義企屬性例：ATTR壯IBUT幼EPINN沖UM:檔STR奴ING;ATTR嶼IBUT奸EPINN犁UMO算FCl貴k:s堤igna釀lis污"1"稻;ATTR集IBUT壇EPINN念UMO投FCl棉r:s充igna謊lis榜"2"脅;ATT亂RIB朗UTEPIN轎NUM旬OF包Q:辰si歷gna扣li礎s"瓣17,嗚16,唇15,尚14"橫;VHDL語言要端求設計兆實體中毯的每一炊個常數千、信號鐵、變量叨、函數己以及設洲定的各晌種參量這都必須蕩具有確案定的數冤據類型雁，并且辯只有數末據類型耀相同的船量才能茄互相傳俘遞和作燈用。而畢且相同姥類型，鎖但位長攔不同的挺也不能澆直接代朵入，否甲則EDA工具在我編譯綜器合時會辭報告類溝型錯。VHDL語言提供報了許多標播準的數據當類型；用益戶也可自夢定義數據略類型，這聞樣使VHD瞇L語言的描術述能力和撤自由度進瘡一步提高妥。因此，停為了熟練甘地使用VHDL語言編前寫程序粥，必須千很好地細理解各拖種數據餓類型的或意義。謝謝觀好看/歡迎下載BYF味AITH企IM概EAN燭AVI費SION士OF蓋GOOD詠