n第4章 半導(dǎo)體存儲(chǔ)器1

存儲(chǔ)器概述半導(dǎo)體讀寫存儲(chǔ)器只讀存儲(chǔ)器主存儲(chǔ)器的組成與尋址高速緩沖存儲(chǔ)器

8086/8088的主存儲(chǔ)器主要內(nèi)容目前一頁\總數(shù)九十六頁\編于十五點(diǎn)一、存儲(chǔ)器分類存儲(chǔ)器是計(jì)算機(jī)系統(tǒng)中的存儲(chǔ)信息的部件，用來存儲(chǔ)執(zhí)行的程序和數(shù)據(jù)處理的結(jié)果。存儲(chǔ)位(元)存儲(chǔ)單元存儲(chǔ)器存儲(chǔ)器中的最小存儲(chǔ)單位是一個(gè)二進(jìn)制代碼位，稱為一個(gè)存儲(chǔ)位(元)。由若干個(gè)存儲(chǔ)位（元）組合在一起第一節(jié)存儲(chǔ)器概述多個(gè)存儲(chǔ)單元組成一個(gè)存儲(chǔ)器(芯片)目前二頁\總數(shù)九十六頁\編于十五點(diǎn)1、按存儲(chǔ)介質(zhì)分類半導(dǎo)體存儲(chǔ)器磁表面存儲(chǔ)器例：磁盤存儲(chǔ)器，磁帶存儲(chǔ)器存儲(chǔ)介質(zhì)應(yīng)該具有兩個(gè)明顯區(qū)別的物理狀態(tài)，表示二進(jìn)制的0和1。存儲(chǔ)器的讀寫速度與兩個(gè)物理狀態(tài)的改變速度相關(guān)。目前三頁\總數(shù)九十六頁\編于十五點(diǎn)2、按存取方式分類隨機(jī)存儲(chǔ)器順序存儲(chǔ)器半順序存儲(chǔ)器單元的內(nèi)容能夠隨機(jī)存取，存取時(shí)間與單元的物理位置無關(guān)。例如半導(dǎo)體存儲(chǔ)器單元的內(nèi)容必須按照順序來存取，存取時(shí)間與單元的物理位置相關(guān)。例如磁帶存儲(chǔ)器例如磁盤存儲(chǔ)器分類2目前四頁\總數(shù)九十六頁\編于十五點(diǎn)4、按信息的可保存性分類永久性存儲(chǔ)器非永久性存儲(chǔ)器斷電后信息能保存的，例如，磁盤存儲(chǔ)器，ROM斷電后信息即消失的，例如，RAM3、按存儲(chǔ)器的讀寫功能分類只讀存儲(chǔ)器（ROM）隨機(jī)存儲(chǔ)器（RAM）內(nèi)容固定，能讀不能寫能讀也能寫目前五頁\總數(shù)九十六頁\編于十五點(diǎn)5、按串、并行存取方式分類并行存儲(chǔ)器串行存儲(chǔ)器分類3目前六頁\總數(shù)九十六頁\編于十五點(diǎn)二、存儲(chǔ)器系統(tǒng)的分級(jí)結(jié)構(gòu)采用三級(jí)存儲(chǔ)結(jié)構(gòu)高速緩存主存儲(chǔ)器外部存儲(chǔ)器即Cache，高速小容量，成本高。。雙極性半導(dǎo)體臨時(shí)存放計(jì)算機(jī)運(yùn)行時(shí)的程序和數(shù)據(jù)。存取速度慢，存儲(chǔ)容量大，成本低。。慢速大容量，輔助存儲(chǔ)器。永久存放程序和數(shù)據(jù)內(nèi)存，是CPU可直接訪問。外存，CPU不能直接訪問。外存中的內(nèi)容必須調(diào)入內(nèi)存才能被CPU訪問。目前七頁\總數(shù)九十六頁\編于十五點(diǎn)存儲(chǔ)容量，存取時(shí)間，存儲(chǔ)周期三、主存儲(chǔ)器的技術(shù)指標(biāo)目前八頁\總數(shù)九十六頁\編于十五點(diǎn)※存儲(chǔ)容量一個(gè)存儲(chǔ)器芯片中可以存儲(chǔ)的二進(jìn)制位數(shù)的總數(shù)，稱為存儲(chǔ)器的存儲(chǔ)容量存儲(chǔ)容量常用位(b)表示，如64Kb，512Kb，10Mb1Kb=210b 1Gb=230b1Mb=220b 1Tb=240b存儲(chǔ)容量反映了存儲(chǔ)器的空間大小技術(shù)指標(biāo)續(xù)目前九頁\總數(shù)九十六頁\編于十五點(diǎn)存儲(chǔ)器芯片的數(shù)據(jù)線有1位、4位、8位。芯片內(nèi)部是將4位組合為一個(gè)單元；8位組合為一個(gè)單元。存儲(chǔ)單元存儲(chǔ)單元存儲(chǔ)單元存儲(chǔ)器芯片的容量＝單元數(shù)×數(shù)據(jù)線位數(shù)(每個(gè)單元位數(shù))例如1K×4b，8K×8b1個(gè)單元4位1個(gè)單元8位1個(gè)單元1位目前十頁\總數(shù)九十六頁\編于十五點(diǎn)※存取時(shí)間又稱存儲(chǔ)器訪問時(shí)間，是指CPU給出有效的存儲(chǔ)器地址（物理地址）到存儲(chǔ)器輸出有效數(shù)據(jù)所需要的時(shí)間。存取時(shí)間和存儲(chǔ)周期反映了存儲(chǔ)器的速度指標(biāo)※存儲(chǔ)周期連續(xù)啟動(dòng)兩次獨(dú)立的存儲(chǔ)器操作所需間隔的最小時(shí)間。通常略大于存取時(shí)間，其時(shí)間單位為ns。目前十一頁\總數(shù)九十六頁\編于十五點(diǎn)第二節(jié)半導(dǎo)體讀寫存儲(chǔ)器優(yōu)點(diǎn)：存取速度快，可靠性高，價(jià)格低缺點(diǎn)：斷電時(shí)，讀寫存儲(chǔ)器不能保存信息半導(dǎo)體讀寫存儲(chǔ)器雙極型半導(dǎo)體存儲(chǔ)器MOS半導(dǎo)體存儲(chǔ)器靜態(tài)MOS存儲(chǔ)器(SRAM)動(dòng)態(tài)MOS存儲(chǔ)器(DRAM)非易失MOS存儲(chǔ)器（NVRAM）目前十二頁\總數(shù)九十六頁\編于十五點(diǎn)一、靜態(tài)RAM的基本結(jié)構(gòu)六管基本存儲(chǔ)電路－存儲(chǔ)位（元）雙穩(wěn)態(tài)觸發(fā)器X,Y地址線讀，寫目前十三頁\總數(shù)九十六頁\編于十五點(diǎn)一、基本結(jié)構(gòu)及組成地址譯碼器存儲(chǔ)矩陣

存儲(chǔ)器控制邏輯

三態(tài)雙向緩沖器……………………A0A1AP-1D0D1DW-1……R/WCEOE隨機(jī)讀寫存儲(chǔ)器的結(jié)構(gòu)框圖四部分目前十四頁\總數(shù)九十六頁\編于十五點(diǎn)1.存儲(chǔ)矩陣存儲(chǔ)體：寄存二進(jìn)制信息的基本存儲(chǔ)電路的集合體存儲(chǔ)矩陣：存儲(chǔ)體中的基本存儲(chǔ)電路單元配置成一定的陣列，并進(jìn)行編址，因此存儲(chǔ)體又稱為存儲(chǔ)矩陣。位結(jié)構(gòu)，用于動(dòng)態(tài)存儲(chǔ)器和大容量靜態(tài)RAM存儲(chǔ)陣列的排列方法N×1結(jié)構(gòu)N×4結(jié)構(gòu)N×8結(jié)構(gòu)字結(jié)構(gòu)，用于容量較小的靜態(tài)RAM目前十五頁\總數(shù)九十六頁\編于十五點(diǎn)地址譯碼器接收來自CPU的地址信號(hào)，并產(chǎn)生地址譯碼信號(hào)（行列譯碼線）。以便選中存儲(chǔ)矩陣中某一個(gè)或某幾個(gè)基本存儲(chǔ)電路單元（存儲(chǔ)位），使其在控制邏輯的控制下進(jìn)行讀寫操作。2.地址譯碼器目前十六頁\總數(shù)九十六頁\編于十五點(diǎn)存儲(chǔ)容量：256×1位存儲(chǔ)矩陣16行×16列行選信號(hào)列選信號(hào)如地址為00000000譯碼信號(hào)X0及Y0有效選中0，0號(hào)存儲(chǔ)電路X地址譯碼器A0A1A2A30，015，00，1515，15Y地址譯碼器I/OX0X15……A4A5A6A7DDY0Y15DINDOUT目前十七頁\總數(shù)九十六頁\編于十五點(diǎn)存儲(chǔ)器控制邏輯接收來自CPU或外部電路的控制信號(hào)，如讀RD，寫WR等信號(hào)。經(jīng)過組合變換后，對(duì)存儲(chǔ)矩陣、地址譯碼器以及三態(tài)雙向緩沖器進(jìn)行控制。3.存儲(chǔ)器控制邏輯目前十八頁\總數(shù)九十六頁\編于十五點(diǎn)低電平有效芯片選擇引線端或芯片開放引線端CE輸出禁止引線端輸出開放引線端讀寫控制引線端寫開放引線端選中要訪問的存儲(chǔ)器芯片，使芯片從備用－工作狀態(tài)控制輸入輸出三態(tài)緩沖器控制被選中芯片是進(jìn)行讀操作還是寫操作存儲(chǔ)器控制邏輯——常用控制引線端目前十九頁\總數(shù)九十六頁\編于十五點(diǎn)4.三態(tài)雙向緩沖器半導(dǎo)體RAM的數(shù)據(jù)輸入/輸出控制電路多為三態(tài)雙向緩沖器結(jié)構(gòu)，使系統(tǒng)中多個(gè)存儲(chǔ)器芯片的數(shù)據(jù)輸入/輸出端能方便地掛接到系統(tǒng)數(shù)據(jù)總線上。目前二十頁\總數(shù)九十六頁\編于十五點(diǎn)寫入操作芯片開放信號(hào)CE及寫開放信號(hào)WE有效地址線選中某個(gè)存儲(chǔ)單元。讀出操作芯片開放信號(hào)CE及輸出開放信號(hào)OE有效寫開放信號(hào)WE無效或R/W為讀態(tài)地址線選中某個(gè)存儲(chǔ)單元。不進(jìn)行讀寫操作芯片開放信號(hào)CE和輸出開放信號(hào)OE無效高阻地址譯碼器存儲(chǔ)矩陣

存儲(chǔ)器控制邏輯

三態(tài)雙向緩沖器……………………A0A1AP-1D0……R/WCEOEWE目前二十一頁\總數(shù)九十六頁\編于十五點(diǎn)典型的SRAM芯片6116、6264、62256等。6116芯片引腳目前二十二頁\總數(shù)九十六頁\編于十五點(diǎn)芯片6264引腳目前二十三頁\總數(shù)九十六頁\編于十五點(diǎn)2114引腳排列及邏輯符號(hào)A0A1A2A3A4A5A6A7A8A9I/O1I/O2I/O3I/O4WECS2114123456789181716151413121110A6A5A4A3A0A1A2CSGNDVCCA7A8A9I/O1I/O2I/O3I/O4WE引腳名目前二十四頁\總數(shù)九十六頁\編于十五點(diǎn)1、Intel6116靜態(tài)RAM2K×8位靜態(tài)RAM，2048存儲(chǔ)單元。11根地址線。8位數(shù)據(jù)線，具有三態(tài)控制，所有的輸入輸出端均與TTL電路兼容。7根用于行地址譯碼，譯碼出27＝1284根用于列地址譯碼(24

)，譯碼后每條列線控制8位(23

)；24

23

形成128×128存儲(chǔ)陣列，即16384個(gè)存儲(chǔ)體(位)。二、典型存儲(chǔ)器芯片舉例目前二十五頁\總數(shù)九十六頁\編于十五點(diǎn)A0~A1011根地址線D0~D78根數(shù)據(jù)輸入/輸出WE寫允許OE輸出開放CS片選VCC

，GND電源，地目前二十六頁\總數(shù)九十六頁\編于十五點(diǎn)行選擇A10....A4存儲(chǔ)矩陣

128×128……VCC地……輸入數(shù)據(jù)控制D7...D0CSWE列I/O電路列選擇A0A1A2A3Intel6116結(jié)構(gòu)框圖1*00高阻與與OE0101讀00010寫0控制邏輯先給出地址目前二十七頁\總數(shù)九十六頁\編于十五點(diǎn)Intel6116讀寫操作寫操作：WE，CS，OE低電平有效，輸入三態(tài)門導(dǎo)通，數(shù)據(jù)信息由外部數(shù)據(jù)總線寫入存儲(chǔ)器對(duì)應(yīng)位讀操作：CS，OE低電平有效，WE為高電平，輸出三態(tài)門打開，由存儲(chǔ)器讀出的數(shù)據(jù)送至外部數(shù)據(jù)總線高阻：CS高電平無效，WE，OE為任何狀態(tài)，存儲(chǔ)器既不讀出也不寫入，處于和外部數(shù)據(jù)總線斷開狀態(tài)。目前二十八頁\總數(shù)九十六頁\編于十五點(diǎn)SRAM的特點(diǎn)讀寫速度快所用管子數(shù)目多，單個(gè)器件容量小T1、T2總有一個(gè)處于導(dǎo)通狀態(tài)，功耗較大目前二十九頁\總數(shù)九十六頁\編于十五點(diǎn)二、動(dòng)態(tài)RAM的存儲(chǔ)單元（DRAM）圖

單管動(dòng)態(tài)存儲(chǔ)電路列選擇信號(hào)用電容C存儲(chǔ)信息。有電荷是1，沒有電荷時(shí)是0。電容存在漏電，存儲(chǔ)的信息會(huì)丟失。為了保持存儲(chǔ)數(shù)據(jù)的正確，必須定期的對(duì)存儲(chǔ)單元(電容)進(jìn)行充電以恢復(fù)原來的電荷，這一過程稱為刷新。目前三十頁\總數(shù)九十六頁\編于十五點(diǎn)讀：行選線有效，T1導(dǎo)通，刷新放大器讀取C的電壓值，轉(zhuǎn)換為對(duì)應(yīng)的0或1，重寫到C。列選線有效，信息輸出到數(shù)據(jù)線。寫：行選線有效，T1導(dǎo)通，列選線有效，外部信息通過刷新放大器和T1送到C。刷新：行選線有效，T1導(dǎo)通，電容C上的信息送到刷新放大器，刷新放大器對(duì)電容立即進(jìn)行重寫。列選線為0，數(shù)據(jù)不會(huì)送到外部數(shù)據(jù)總線上。目前三十一頁\總數(shù)九十六頁\編于十五點(diǎn)從上一次對(duì)整個(gè)存儲(chǔ)器刷新結(jié)束到下一次對(duì)整個(gè)存儲(chǔ)器全部刷新一遍，所用的時(shí)間間隔稱為刷新周期（或再生周期），一般為2ms。定時(shí)刷新可以由專門的控制邏輯產(chǎn)生刷新地址，逐行循環(huán)進(jìn)行，刷新對(duì)于CPU是透明的。目前三十二頁\總數(shù)九十六頁\編于十五點(diǎn)2．動(dòng)態(tài)RAM實(shí)例圖2164引腳目前三十三頁\總數(shù)九十六頁\編于十五點(diǎn)2、Intel2164A動(dòng)態(tài)RAM2164A的容量為64K×1位，有65536個(gè)存儲(chǔ)單元，每個(gè)單元存儲(chǔ)1位。用8片2164A可構(gòu)成64k×8位的存儲(chǔ)器。尋址65536個(gè)單元，65536＝216，需16根地址線。

2164A

內(nèi)部將16根地址線分為行、列地址線，各8根，且分時(shí)工作，外部引出8根地址線。目前三十四頁\總數(shù)九十六頁\編于十五點(diǎn)Intel2164A引腳說明A0~A7地址輸入CAS列地址選通DIN數(shù)據(jù)輸入DOUT數(shù)據(jù)輸出WE寫開放RAS行地址選通VDD+5VVSS地目前三十五頁\總數(shù)九十六頁\編于十五點(diǎn)Intel2164A數(shù)據(jù)的讀出和寫入是分開的，分別是DIN和DOUTWE信號(hào)控制讀寫。WE信號(hào)為高，讀出；WE信號(hào)為低，寫入；無片選信號(hào)，由CAS和RAS作片選信號(hào)。目前三十六頁\總數(shù)九十六頁\編于十五點(diǎn)Intel2164A結(jié)構(gòu)框圖行地址選通信號(hào)CAS有效，把輸入的8位地址送至行地址鎖存器；列地址選通信號(hào)RAS有效，把輸入的8位地址送至列地址鎖存器DIN行八位地址鎖存列八位地址鎖存存儲(chǔ)矩陣及譯碼電路IO控制行列時(shí)鐘緩沖RASCASA0A7…WEDOUT目前三十七頁\總數(shù)九十六頁\編于十五點(diǎn)圖2164內(nèi)部結(jié)構(gòu)示意圖目前三十八頁\總數(shù)九十六頁\編于十五點(diǎn)DRAM的特點(diǎn)所用管子少，芯片位密度高功耗小需要刷新存取速度慢DRAM主要用來做內(nèi)存目前三十九頁\總數(shù)九十六頁\編于十五點(diǎn)隨著芯片技術(shù)發(fā)展，存儲(chǔ)器容量不斷提高。3.高集成度DRAM和內(nèi)存條內(nèi)存條：由若干存儲(chǔ)器芯片組裝在線路板上。用戶將內(nèi)存條插到計(jì)算機(jī)的內(nèi)存插槽上即可使用。。目前四十頁\總數(shù)九十六頁\編于十五點(diǎn)DRAM的種類FPMDRAM

存取時(shí)間80~100nsEDODRAM

存取時(shí)間50~70ns SDRAM

存取時(shí)間6~10ns目前四十一頁\總數(shù)九十六頁\編于十五點(diǎn)SIMM——SingleInlineMemoryModule單列直插式內(nèi)存模塊72線：32位數(shù)據(jù)、12位行列公用地址、RAS#、CAS#等在Pentium微型機(jī)中必須成對(duì)使用FPM/EDODRAM內(nèi)存條的種類目前四十二頁\總數(shù)九十六頁\編于十五點(diǎn)DIMM——DualInlineMemoryModule雙列直插式內(nèi)存模塊168線：64位數(shù)據(jù)、14位行列公用地址、RAS#、CAS#等可單數(shù)使用FPM/EDO/SDRAM目前四十三頁\總數(shù)九十六頁\編于十五點(diǎn)例題例

2K×1：

1024K×864M×416K×1分別寫出下列各芯片的地址線與數(shù)據(jù)線的根數(shù)地址線數(shù)據(jù)線判斷一個(gè)芯片的地址線根數(shù)是根據(jù)其存儲(chǔ)單元數(shù)量，數(shù)據(jù)線根數(shù)則根據(jù)每單元的位數(shù)確定。111208264141目前四十四頁\總數(shù)九十六頁\編于十五點(diǎn)第三節(jié)只讀存儲(chǔ)器一、只讀存儲(chǔ)器的結(jié)構(gòu)、特點(diǎn)和分類只讀存儲(chǔ)器ROM，也稱固定存儲(chǔ)器或永久存儲(chǔ)器。ROM中信息的寫入通常是在脫機(jī)情況或生產(chǎn)過程用人工方式或電氣方式寫入的。對(duì)ROM進(jìn)行信息寫入過程稱為對(duì)ROM進(jìn)行編程。工作狀態(tài)下，其中信息是固定。在斷電時(shí)，信息不會(huì)消失。目前四十五頁\總數(shù)九十六頁\編于十五點(diǎn)◎只讀存儲(chǔ)器ROM的分類在生產(chǎn)過程中通過控制基本存儲(chǔ)電路的狀態(tài)，直接將信息存儲(chǔ)到IC芯片，出廠時(shí)信息固定的。價(jià)格便宜，結(jié)構(gòu)簡單，集成度高，容易接口。主要用作微型機(jī)標(biāo)準(zhǔn)程序存儲(chǔ)器，也可用于存儲(chǔ)數(shù)學(xué)用表掩膜(MASK)ROM目前四十六頁\總數(shù)九十六頁\編于十五點(diǎn)現(xiàn)場編程ROMOTPROM。產(chǎn)品出廠時(shí)，沒有存儲(chǔ)任何信息，使用時(shí)由用戶根據(jù)需要自行寫入信息。一旦寫入，不可更改。速度高，功耗大，用作高速計(jì)算機(jī)的微程序存儲(chǔ)器基本存儲(chǔ)電路有熔絲型和PN結(jié)擊穿型◎只讀存儲(chǔ)器ROM的分類目前四十七頁\總數(shù)九十六頁\編于十五點(diǎn)可改寫的PROM簡稱EPROM，用戶既可以采用某種方法自行將信息寫入到ROM，也可采用某種方法擦去信息，然后重新寫入ROM。紫外線擦洗的EPROM（UVEPROM）電擦洗的EPROM（E2PROM）作為標(biāo)準(zhǔn)程序或?qū)Ｓ贸绦虼鎯?chǔ)器可作為非易失性RAM使用◎只讀存儲(chǔ)器ROM的分類目前四十八頁\總數(shù)九十六頁\編于十五點(diǎn)新一代可編程只讀存儲(chǔ)器FLASH閃速存儲(chǔ)器；閃存，本質(zhì)屬于E2PROM。特點(diǎn)：單電壓芯片?？蓪懭?，也可擦除；掉電信息不丟失、單一供電、高密度存儲(chǔ)信息、讀取速度快。主要用途：保存系統(tǒng)引導(dǎo)程序、系統(tǒng)參數(shù)、便攜存儲(chǔ)設(shè)備。FlashROM逐漸取代

E2PROM目前四十九頁\總數(shù)九十六頁\編于十五點(diǎn)二、掩模ROM電路圖

掩模ROM示意圖4×4位MOSROM，A0A1譯碼后輸出四根選擇線，分別選中四個(gè)單元，每個(gè)單元輸出4位。A0A1=00，第0行是1，選中單元0。相應(yīng)MOS導(dǎo)通，對(duì)應(yīng)位線＝0，沒有MOS的位線輸出1。單元0輸出0110.目前五十頁\總數(shù)九十六頁\編于十五點(diǎn)表4-1掩膜ROM的內(nèi)容

單元

位D3D2D1D000110101012101030000目前五十一頁\總數(shù)九十六頁\編于十五點(diǎn)ROM結(jié)構(gòu)框圖DW-1地址譯碼器存儲(chǔ)矩陣N×W輸出緩沖器A0A1AP-1D0D1………………三態(tài)門或開路門結(jié)構(gòu)MOS管或單向?qū)ㄟx擇開關(guān)陣列；N×4或N×8結(jié)構(gòu)目前五十二頁\總數(shù)九十六頁\編于十五點(diǎn)◎ROM陣列示例16×8位存儲(chǔ)器，采用二極管和單向選擇開關(guān)作－存儲(chǔ)位。存儲(chǔ)矩陣由8個(gè)16×1位的陣列組成。1個(gè)16×1陣列如下圖所示。目前五十三頁\總數(shù)九十六頁\編于十五點(diǎn)低2位地址用于選擇4行中一行高2位選擇4列中1列行譯碼器列譯碼器數(shù)據(jù)輸出片選A0A1A2A3行驅(qū)動(dòng)器列讀出放大器001111目前五十四頁\總數(shù)九十六頁\編于十五點(diǎn)三紫外線擦除可編程ROM(EPROM)RPROM可以通過編程器寫入數(shù)據(jù)，并可長久保持。需要修改數(shù)據(jù)時(shí)，可以通過擦除器（紫外線照射）將數(shù)據(jù)擦除，各單元內(nèi)容恢復(fù)為FFH，再重寫數(shù)據(jù)?？煞磸?fù)使用，有幾千次壽命。目前五十五頁\總數(shù)九十六頁\編于十五點(diǎn)常用UVEPROM型號(hào)容量結(jié)構(gòu)讀出時(shí)間工藝電源管腳數(shù)270827162732A2764271281K×8bit2K×8bit4K×8bit8K×8bit16K×8bit350~450ns300~450ns200~450ns200~450ns250~450nsNMOSNMOSNMOSNMOSNMOS+5V+5V+5V+5V+5V2424242828目前五十六頁\總數(shù)九十六頁\編于十五點(diǎn)Intel2716-EPROM存儲(chǔ)器存儲(chǔ)容量是16K位，即2K×8位?；敬鎯?chǔ)電路分為：由8個(gè)16×128矩陣組成。行地址譯碼：A4～A10列地址譯碼：A0～A3電源電壓為單一+5V。編程電壓VPP在編程時(shí)為25V，其余時(shí)間保持為+5V。目前五十七頁\總數(shù)九十六頁\編于十五點(diǎn)2716的引腳排列A0~A10：地址線引腳DO0~DO7：數(shù)據(jù)線引腳OE：輸出允許引腳CE/PGM：片選/編程引腳Vpp：編程電源VDD：電源Vss：地目前五十八頁\總數(shù)九十六頁\編于十五點(diǎn)Intel2764-EPROM存儲(chǔ)器（略）存儲(chǔ)容量是64K位，即8K×8位。地址線：13根，A0～A12數(shù)據(jù)線：D0～D7電源電壓Vcc為單一+5V。編程電壓VPP在編程時(shí)為12.5V，其余時(shí)間保持為+5V。片選端CE。輸出允許OE。編程控制端PGM目前五十九頁\總數(shù)九十六頁\編于十五點(diǎn)CEOEPGMVPPVCC功能讀0015V5V數(shù)據(jù)輸出輸出禁止0115V5V高阻備用1XX5V5V高阻編程010，45ms12.5V5V數(shù)據(jù)輸入校驗(yàn)00112.5V5V數(shù)據(jù)輸出編程禁止1XX12.5V5V高阻標(biāo)識(shí)符Intel2764的工作方式選擇目前六十頁\總數(shù)九十六頁\編于十五點(diǎn)1、用ROM作字符發(fā)生器當(dāng)用ROM作字符發(fā)生器時(shí)，每個(gè)字符在ROM中占有特定的空間，由7×5或7×9的矩陣單元組成，下圖為一個(gè)由7×5矩陣單元組成字符Z。四、只讀存儲(chǔ)器應(yīng)用舉例目前六十一頁\總數(shù)九十六頁\編于十五點(diǎn)行譯碼器A0A1A2行驅(qū)動(dòng)器輸出緩沖器Q1Q3Q4Q5Q2000001002003004005006目前六十二頁\總數(shù)九十六頁\編于十五點(diǎn)當(dāng)?shù)刂反a選擇一行，該行內(nèi)容就以光點(diǎn)反映在熒光屏上。如地址碼循環(huán)改變，各行內(nèi)容就相繼出現(xiàn)在輸出端。顯示器中配合X和Y掃描，屏幕上就顯示出字母Z的字樣。目前六十三頁\總數(shù)九十六頁\編于十五點(diǎn)存儲(chǔ)64個(gè)字符的ROM結(jié)構(gòu)要顯示n個(gè)字符時(shí)，所需ROM總?cè)萘繎?yīng)為n×7×5位多字符發(fā)生器的ROM，地址碼分兩組。一組是完成逐行掃描的行地址碼，另一組是選擇字符的字特征地址碼，每個(gè)字特征地址碼對(duì)應(yīng)一個(gè)字符號(hào)。目前六十四頁\總數(shù)九十六頁\編于十五點(diǎn)A8行譯碼器存儲(chǔ)矩陣64×7×5字特征譯碼A0A1A2A3A4…………輸出緩沖器Q1Q3Q4Q5Q2目前六十五頁\總數(shù)九十六頁\編于十五點(diǎn)BIOS是BASICINPUT/OUTPUTSYSTEM的縮寫，中文意思為基本輸入/輸出系統(tǒng)。BIOS是一個(gè)初始化程序，是計(jì)算機(jī)系統(tǒng)的一個(gè)核心程序，控制著計(jì)算機(jī)部件（包括板卡，外設(shè)）的運(yùn)作。存于E2PROM或FLASHROM中。2、用于存放BIOS目前六十六頁\總數(shù)九十六頁\編于十五點(diǎn)擴(kuò)充方法第四節(jié)主存儲(chǔ)器的組成與尋址一、存儲(chǔ)器芯片的擴(kuò)充及各芯片尋址范圍1、位并聯(lián)法——位數(shù)擴(kuò)展適用于主存儲(chǔ)器的字?jǐn)?shù)（即存儲(chǔ)單元數(shù)）與存儲(chǔ)器芯片的字?jǐn)?shù)（即存儲(chǔ)單元數(shù)）相同，但位數(shù)不夠的情況，即N<8，由M×N芯片→M×8主存儲(chǔ)器。①所需芯片數(shù)為8/N，其中N是芯片每一存儲(chǔ)單元的位數(shù)②擴(kuò)展方法：把所有芯片的地址線、片選線、讀/寫控制線各自并接在一起與CPU的地址線連接；數(shù)據(jù)線分別與CPU的數(shù)據(jù)線連接。目前六十七頁\總數(shù)九十六頁\編于十五點(diǎn)例：用16K×1→16K×8的存儲(chǔ)器…………D0D1D7CPU16K×128CSCSCSA0A13…各芯片地址范圍相同，均為：0000H----3FFFH0000,0000,0000,00000011,1111,1111,1111設(shè)CPU地址線為16根16K×1116K×1如果CS不接地，可以接在CPU的哪根線？CS接A14，尋址范圍是多少？WE目前六十八頁\總數(shù)九十六頁\編于十五點(diǎn)擴(kuò)充方法2、字?jǐn)U展法——單元數(shù)量擴(kuò)展存儲(chǔ)器和存儲(chǔ)芯片的位數(shù)相同，單元數(shù)量不夠，在單元數(shù)量上進(jìn)行擴(kuò)充。如：16K×8位存儲(chǔ)器芯片→64K×8主存儲(chǔ)器需4片16K×8芯片片內(nèi)地址線、數(shù)據(jù)線、讀/寫控制線各自并聯(lián)在一起③片選信號(hào)線單獨(dú)連接譯碼器的輸出，以區(qū)分各片地址目前六十九頁\總數(shù)九十六頁\編于十五點(diǎn)字?jǐn)U展法組成的64K×8位RAM中央處理器CPUA15A14A13A0WED7D0…譯碼器CS16K×8WECS16K×8WECS16K×8WECS16K×8WE000111011011111110101101……………低14位片內(nèi)地址高2位片選地址片內(nèi)地址線、數(shù)據(jù)線、讀寫控制線各自并聯(lián)A15A14譯碼輸出0123000111A15A14＝00，芯片0選中，其他芯片不工作，與數(shù)據(jù)總線斷開目前七十頁\總數(shù)九十六頁\編于十五點(diǎn)芯片各芯片地址范圍片選片內(nèi)地址十六進(jìn)制表示

A15A14A13…A1A0第一片最低地址

0000,0000,0000,00000000H

最高地址

0011,1111,1111,11113FFFH第二片最低地址0100,0000,0000,00004000H

最高地址0111,1111,1111,11117FFFH第三片最低地址1000,0000,0000,00008000H

最高地址1011,1111,1111,1111BFFFH第四片最低地址1100,0000,0000,0000C000H

最高地址1111,1111,1111,1111FFFFH目前七十一頁\總數(shù)九十六頁\編于十五點(diǎn)3、字位擴(kuò)展法在字?jǐn)?shù)（單元數(shù)量）上和位數(shù)上均進(jìn)行擴(kuò)展如：存儲(chǔ)容量為M×N位的存儲(chǔ)器，若用L×K位的存儲(chǔ)器芯片組成。共需個(gè)存儲(chǔ)器芯片。例：用2K×4位存儲(chǔ)器芯片組成8K×8位的存儲(chǔ)器擴(kuò)展方法：先在位數(shù)上擴(kuò)展，采用位并聯(lián)法，每兩片為一組，即一頁；兩片2K×4——2K×8然后在字?jǐn)?shù)上擴(kuò)展，采用字?jǐn)U展法，共四組，一組是2K×8

。四組2K×8——8K×8目前七十二頁\總數(shù)九十六頁\編于十五點(diǎn)一片存儲(chǔ)芯片容量為2k×4位，片內(nèi)地址線需11根。A10~A0；總存儲(chǔ)容量8K，由地址線高位A12、A11譯碼輸出4根線（片選），分別選中不同的頁（組）。00；第一頁01：第二頁10：第三頁11：第四頁每個(gè)芯片有4位，兩片組成8位，一頁；每根片選線同時(shí)接在兩片芯片的片選端。8K容量，地址線共13根，分成四組目前七十三頁\總數(shù)九十六頁\編于十五點(diǎn)中央處理器CPUA12A11A10A0WED7D0…譯碼器CSCSCSCSA12A11111001000111……………CS2K×4WECS2K×4WECS2K×4WECS2K×4WE片內(nèi)地址線11根，A10~A0片選地址線2根，A12，A11每兩片構(gòu)成一組，2K×8奇數(shù)片接數(shù)據(jù)總線D7~D4作為高4位偶數(shù)片接數(shù)據(jù)總線D3~D0作為低4位0組1組2組3組目前七十四頁\總數(shù)九十六頁\編于十五點(diǎn)芯片各芯片地址范圍片選片內(nèi)地址十六進(jìn)制表示

A12~A11A10…A1A0第一片最低地址

0,0000,0000,00000000H

最高地址

0,0111,1111,111107FFH第二片最低地址0,1000,0000,00000800H

最高地址0,1111,1111,11110FFFH第三片最低地址1,0000,0000,00001000H

最高地址1,0111,1111,111117FFH第四片最低地址1,1000,0000,00001800H

最高地址1,1111,1111,11111FFFH目前七十五頁\總數(shù)九十六頁\編于十五點(diǎn)74LS1383:8譯碼芯片簡介Y0~Y7譯碼輸出端E1、E2、E3選通輸入端A，B，C譯碼輸入端輸入必須同時(shí)為0，0，1時(shí)有效低電平有效不同編碼對(duì)應(yīng)于唯一的譯碼輸出端書P9目前七十六頁\總數(shù)九十六頁\編于十五點(diǎn)74LS138譯碼器邏輯圖、引腳圖、功能表；P9E3E2E1CBAOUT100000Y0=0,其它1100001Y1=0,其它1100010Y2=0,其它1100011Y3=0,其它1100100Y4=0,其它1100101Y5=0,其它1100110Y6=0,其它1100111Y7=0,其它1目前七十七頁\總數(shù)九十六頁\編于十五點(diǎn)二、半導(dǎo)體存儲(chǔ)器與CPU的連接當(dāng)采用多個(gè)半導(dǎo)體存儲(chǔ)器芯片來組成一個(gè)主存儲(chǔ)器時(shí)，需使用一定的控制電路。控制電路主要包括讀寫控制信號(hào)的產(chǎn)生和譯碼器產(chǎn)生片選信號(hào)，它們介于CPU和存儲(chǔ)器之間，成為CPU和存儲(chǔ)器之間的接口電路。1、存儲(chǔ)器與CPU直接相連接1）線選方案線選就是用低位地址線進(jìn)行片內(nèi)的存儲(chǔ)單元尋址（字選），用高位地址線直接作各芯片的片選線CS?？梢詼p少或不用譯碼器等部件目前七十八頁\總數(shù)九十六頁\編于十五點(diǎn)中央處理器CPUA11A0WED7D0…CS4K×8WECS4K×8WECS4K×8WECS4K×8WE……………A15A14A13A12例如，用4K×8位的存儲(chǔ)器組成16K×8位的存儲(chǔ)器，采用線選方案的連接方法如圖所示。0組1組2組3組目前七十九頁\總數(shù)九十六頁\編于十五點(diǎn)線選例圖地址范圍：設(shè)CPU地址線為16，A15A14A13A12A11A10……A1A0最低地址111000……00最高地址111011……11E000HEFFFH最低地址110100……00最高地址110111……11D000HDFFFH第2組第3組目前八十頁\總數(shù)九十六頁\編于十五點(diǎn)A15A14A13A12A11A10……A1A0最低地址101100……00最高地址101111……11B000HBFFFH用線選方案構(gòu)成的存儲(chǔ)器，地址不連續(xù)，編程較困難。只適用于較小的存儲(chǔ)器系統(tǒng)最低地址011100……00最高地址011111……117000H7FFFH第1組第0組目前八十一頁\總數(shù)九十六頁\編于十五點(diǎn)2）采用譯碼器連接方案采用低位地址線對(duì)每片內(nèi)的存儲(chǔ)單元進(jìn)行尋址，用高位地址線經(jīng)譯碼器譯碼輸出作每個(gè)芯片的片選線。地址連續(xù)，在各種存儲(chǔ)器系統(tǒng)中被廣泛采用目前八十二頁\總數(shù)九十六頁\編于十五點(diǎn)中央處理器CPUA11A0WED7D0…CS4K×8WECS4K×8WECS4K×8WECS4K×8WE……………A15A14A13A1274LS138ACBY7Y6Y5Y4由4K×8位芯片組成一個(gè)16K×8主存儲(chǔ)器。起始地址不從0地址開始的譯碼器連接方案第1組第2組第3組第4組目前八十三頁\總數(shù)九十六頁\編于十五點(diǎn)A11~A0

片內(nèi)尋址000H～FFFHA14~A12譯碼100、101、110、111作片選信號(hào)A15A14A13A12A11A10……A1A0最低地址010000……00最高地址010011……114000H4FFFH第1組目前