硬件抗干擾技術(shù)

關(guān)于硬件抗干擾技術(shù)第1頁，課件共47頁，創(chuàng)作于2023年2月

硬件抗干擾技術(shù)(一)計(jì)算機(jī)控制系統(tǒng)中的干擾源及途徑(二)抗干擾措施過程通道抗干擾技術(shù)系統(tǒng)供電CPU抗干擾技術(shù)接地技術(shù)第2頁，課件共47頁，創(chuàng)作于2023年2月

干擾源：外部干擾源與內(nèi)部干擾源外部：與系統(tǒng)結(jié)構(gòu)無關(guān)，由外部環(huán)境因素決定。主要是空間電或磁的影響，環(huán)境溫度、濕度等氣象條件，如各種電氣裝置（電機(jī)、電焊機(jī)、家電和交通工具等）的起停以及運(yùn)行中發(fā)出的電磁波，太陽以及其它天體發(fā)出的電磁波、供電電源的波動以及沿供電線路串入的干擾等。

內(nèi)部：由系統(tǒng)結(jié)構(gòu)、制造工藝決定。如不同信號的感應(yīng)（分布電容、分布電感引起的耦合感應(yīng)，電磁場輻射感應(yīng)），多點(diǎn)接地造成的電位差，長線傳輸?shù)牟ǚ瓷洌骷a(chǎn)生的噪聲等。

1干擾源及其轉(zhuǎn)播路徑第3頁，課件共47頁，創(chuàng)作于2023年2月干擾信號微機(jī)系統(tǒng)空間感應(yīng)過程I/O通道供電系統(tǒng)接地系統(tǒng)干擾的主要傳播路徑：空間電磁感應(yīng)、過程I/O通道、供電系統(tǒng)、接地系統(tǒng)。如下圖所示：第4頁，課件共47頁，創(chuàng)作于2023年2月

對于由于空間感應(yīng)引起的干擾，主要采用屏蔽技術(shù)來消除干擾。電場屏蔽：作用是抑制電路之間由于分布電容的耦合而產(chǎn)生的電場干擾，方法是利用低電阻金屬材料的屏蔽體，屏蔽效果依賴于該屏蔽體對地的連接質(zhì)量。

電磁場屏蔽：作用是防止高頻電磁場對電路的影響。方法是屏蔽加濾波，屏蔽罩用非磁性材料做，不能有孔縫，并讓屏蔽罩接地，在受干擾設(shè)備地輸入端加入LC組合的濾波器。2抗干擾措施1、屏蔽技術(shù)第5頁，課件共47頁，創(chuàng)作于2023年2月

磁場屏蔽：作用是將低頻磁場干擾限制在屏蔽體內(nèi)，方法是利用高導(dǎo)磁率的金屬材料做屏蔽罩。要求屏蔽罩不能有孔縫，屏蔽物的厚度影響屏蔽效果。導(dǎo)線屏蔽：在信號線上加一個金屬編織的網(wǎng)狀屏蔽套從而屏蔽兩點(diǎn)之間由于單根導(dǎo)線連接而產(chǎn)生的干擾。在使用屏蔽套時(shí)，屏蔽套必須接地。目前常用雙絞線傳輸信號以抵消磁場干擾。因?yàn)殡p絞線的每一分節(jié)形成一個相互靠近的環(huán)路，環(huán)路空間中電流方向相反，故產(chǎn)生的磁場相互抵消。第6頁，課件共47頁，創(chuàng)作于2023年2月干擾沿過程通道進(jìn)入計(jì)算機(jī)系統(tǒng)的主要原因是過程通道與主機(jī)之間存在公共地線。(1)串模干擾及其抑制方法串模干擾：指疊加在被測信號上的干擾噪聲。抑制方法：應(yīng)根據(jù)干擾信號的特性和來源采用不同的措施。2.過程通道抗干擾技術(shù)第7頁，課件共47頁，創(chuàng)作于2023年2月串模干擾的抑制方法①如果串模干擾頻率比被測信號頻率高，則采用輸入低通濾波器來抑制高頻率串模干擾；如果串模干擾頻率比被測信號頻率低，則采用高通濾波器來抑制低頻串模干擾；如果串模干擾頻率落在被測信號頻譜的兩側(cè)，則應(yīng)用帶通濾波器。

一般情況下，串模干擾均比被測信號變化快，故常用二級阻容低通濾波網(wǎng)絡(luò)作為模/數(shù)轉(zhuǎn)換器的輸入濾波器。當(dāng)被測信號變化較快時(shí)，應(yīng)相應(yīng)改變網(wǎng)絡(luò)參數(shù)，以適當(dāng)減小時(shí)間常數(shù)。第8頁，課件共47頁，創(chuàng)作于2023年2月②當(dāng)尖峰型串模干擾成為主要干擾源時(shí)，用雙積分式A/D轉(zhuǎn)換器可以削弱串模干擾的影響。因?yàn)榇祟愞D(zhuǎn)換器是對輸入信號的積分值進(jìn)行測量，而不是測量信號的瞬時(shí)值。若干擾信號是周期性的而積分時(shí)間又為信號周期或信號周期的整數(shù)倍，則積分后干擾值為零，對測量結(jié)果不產(chǎn)生誤差。③對于串模干擾主要來自電磁感應(yīng)的情況下，對被測信號應(yīng)盡可能早地進(jìn)行前置放大，從而達(dá)到提高回路中的信號噪聲比的目的；或者盡可能早地完成模/數(shù)轉(zhuǎn)換或采取隔離和屏蔽等措施。

第9頁，課件共47頁，創(chuàng)作于2023年2月④從選擇邏輯器件入手，利用邏輯器件的特性來抑制串模干擾。

⑤采用雙絞線作信號引線的目的是減少電磁感應(yīng)，并且使各個小環(huán)路的感應(yīng)電勢互相呈反向抵消。選用帶有屏蔽的雙絞線或同軸電纜做信號線，且有良好接地，并對測量儀表進(jìn)行電磁屏蔽。第10頁，課件共47頁，創(chuàng)作于2023年2月(2)共模干擾及其抑制方法共模干擾：模/數(shù)轉(zhuǎn)換器兩個輸入端上公有的干擾電壓。共模干擾也稱為共態(tài)干擾。被測信號Us的參考接地點(diǎn)和計(jì)算機(jī)輸入信號的參考接地點(diǎn)之間往往存在著一定的電位差Ucm共模干擾示意圖第11頁，課件共47頁，創(chuàng)作于2023年2月單端對地輸入和雙端不對地輸入

對于存在共模干擾的場合，不能采用單端對地輸入方式，因?yàn)榇藭r(shí)的共模干擾電壓將全部成為串模干擾電壓，如左圖所示。所以必須采用雙端輸入不對地方式，如右圖所示。

ZS、ZS1、ZS2為信號源US的內(nèi)阻抗，ZC、ZC1、ZC2為輸入電路的輸入阻抗。共模干擾電壓Ucm對兩個輸入端形成兩個電流回路，每個輸入端A和B的共模電壓和兩個輸入端之間的共模電壓分別為：在計(jì)算機(jī)控制系統(tǒng)中，被測信號有單端對地輸入和雙端不對地輸入兩種輸入形式第12頁，課件共47頁，創(chuàng)作于2023年2月一般情況下，共模干擾電壓Ucm總是轉(zhuǎn)換成一定的串模干擾Un出現(xiàn)在兩個輸入端之間。為了衡量一個輸入電路抑制共模干擾的能力，常用共模抑制比CMRR(CommonModeRejectionRatio)來表示，即Ucm是共模干擾電壓，Un是Ucm轉(zhuǎn)化成的串模干擾電壓。顯然，對于單端對地輸入方式，由于Un=Ucm，所以CMRR=0，說明無共模抑制能力。對于雙端不對地輸入方式來說，由Ucm引入的串模干擾Un越小，CMRR就越大，所以抗共模干擾能力越強(qiáng)。第13頁，課件共47頁，創(chuàng)作于2023年2月共模干擾的抑制方法利用變壓器把模擬信號電路與數(shù)字信號電路隔離開來，也就是把模擬地與數(shù)字地?cái)嚅_，以使共模干擾電壓Ｕcm不成回路，從而抑制了共模干擾。另外，隔離前和隔離后應(yīng)分別采用兩組互相獨(dú)立的電源，切斷兩部分的地線聯(lián)系。①變壓器隔離第14頁，課件共47頁，創(chuàng)作于2023年2月光電耦合器是由發(fā)光二極管和光敏三極管封裝在一個管殼內(nèi)組成的，發(fā)光二極管兩端為信號輸入端，光敏三極管的集電極和發(fā)射極分別作為光電耦合器的輸出端，它們之間的信號是靠發(fā)光二極管在信號電壓的控制下發(fā)光，傳給光敏三極管來完成的。②光電隔離第15頁，課件共47頁，創(chuàng)作于2023年2月密封在一個管殼里或模壓塑料封裝，不受外界光的干擾；靠光傳遞信號，切斷了各部件電路之間的地線聯(lián)系；發(fā)光二極管的動態(tài)電阻小，而干擾源的內(nèi)阻一般比較大，能夠傳送到光電耦合器輸入端的干擾信號很??；光電耦合器的傳輸比和晶體管的放大倍數(shù)相比一般很小，遠(yuǎn)不如晶體管對干擾信號靈敏，而光電耦合器的發(fā)光二極管只在通過一定電流時(shí)才發(fā)光，因此即使在干擾電壓幅值比較高的情況下，由于沒有足夠的能量，仍不能使發(fā)光二極管發(fā)光，從而可以有效抑制干擾信號。光電耦合器的特點(diǎn)第16頁，課件共47頁，創(chuàng)作于2023年2月采用浮地輸入雙層屏蔽放大器來抑制共模干擾，如圖所示。這是利用屏蔽方法使輸入信號的“模擬地”浮空，從而達(dá)到抑制共模干擾的目的。③浮地屏蔽第17頁，課件共47頁，創(chuàng)作于2023年2月儀表放大器具有共模抑制能力強(qiáng)、輸入阻抗高、漂移低、增益可調(diào)等優(yōu)點(diǎn)，是一種專門用來分離共模干擾與有用信號的器件。儀表放大器將兩個信號的差值放大。抑制共模分量是使用儀表放大器的唯一原因。

AD620（低功耗，低成本，集成儀表放大器），還有AD623等等.④采用儀表放大器提高共模抑制比第18頁，課件共47頁，創(chuàng)作于2023年2月(1)長線傳輸干擾

①長線的“長”是相對的；

②信號在長線中傳輸遇到三個問題：一是長線傳輸易受到外界干擾，二是具有信號延時(shí)，三是高速度變化的信號在長線中傳輸時(shí)，還會出現(xiàn)波反射現(xiàn)象。（阻抗不連續(xù)，信號在傳輸線末端突然遇到電纜阻抗很小甚至沒有，信號在這個地方就會引起反射。這種信號反射的原理，與光從一種媒質(zhì)進(jìn)入另一種媒質(zhì)要引起反射是相似的。消除這種反射的方法，就必須在電纜的末端跨接一個與電纜的特性阻抗同樣大小的終端電阻，使電纜的阻抗連續(xù)。）3.長線傳輸干擾及其抑制方法第19頁，課件共47頁，創(chuàng)作于2023年2月為了進(jìn)行阻抗匹配，必須事先知道信號傳輸線的波阻抗RP。信號傳輸線為雙絞線，在傳輸線始端通過與非門加入標(biāo)準(zhǔn)信號，用示波器觀察門A的輸出波形，調(diào)節(jié)傳輸線終端的可變電阻R，當(dāng)門A輸出的波形不畸變時(shí)，即是傳輸線的波阻抗與終端阻抗完全匹配，反射波完全消失，這時(shí)的R值就是該傳輸線的波阻抗，即RP＝R。波阻抗的測量第20頁，課件共47頁，創(chuàng)作于2023年2月為了避免外界干擾的影響，在計(jì)算機(jī)中常常采用雙絞線和同軸電纜作信號線。雙絞線的波阻抗一般在100～200Ω之間，絞花愈密，波阻抗愈低。同軸電纜的波阻抗約50～100Ω范圍。根據(jù)傳輸線的基本理論，無損耗導(dǎo)線的波阻抗為：－單位長度的電感（H）－單位長度的電容（F）第21頁，課件共47頁，創(chuàng)作于2023年2月最簡單的終端阻抗匹配方法如圖所示。如果傳輸線的波阻抗是RP，那么當(dāng)R＝RP時(shí)，便實(shí)現(xiàn)了終端匹配，消除了波反射。此時(shí)終端波形和始端波形的形狀一致，只是時(shí)間上遲后。由于終端電阻變低，則加大負(fù)載，使波形的高電平下降，從而降低了高電平的抗干擾能力，但對波形的低電平?jīng)]有影響。(2)長線傳輸干擾的抑制方法

采用終端阻抗匹配或始端阻抗匹配，可以消除長線傳輸中的波反射或者把它抑制到最低限度。A.終端阻抗匹配雙絞線ARPBR(a)第22頁，課件共47頁，創(chuàng)作于2023年2月雙絞線ARPBR2R1EC(b)為了克服上述匹配方法的缺點(diǎn)，可采用下圖所示的終端匹配方法。

適當(dāng)調(diào)整R1和R2的阻值，可使R=RP。這種匹配方法也能消除波反射，優(yōu)點(diǎn)是波形的高電平下降較少，缺點(diǎn)是低電平抬高，從而降低了低電平的抗干擾能力為了同時(shí)兼顧高電平和低電平兩種情況，可選取R1=R2=2RP，此時(shí)等效電阻R=RP。實(shí)踐中寧可使高電平降低得稍多一些，而讓低電平抬高得少一些，可通過適當(dāng)選取電阻R1和R2，并使R1＞R2來達(dá)到此目的，當(dāng)然還要保證等效電阻R=RP。第23頁，課件共47頁，創(chuàng)作于2023年2月在傳輸線始端串入電阻R，如圖所示，也能基本上消除反射，達(dá)到改善波形的目的。一般選擇始端匹配電阻R為B.始端阻抗匹配－門A輸出低電平時(shí)的輸出阻抗。第24頁，課件共47頁，創(chuàng)作于2023年2月這種匹配方法的優(yōu)點(diǎn)是波形的高電平不變，缺點(diǎn)是波形低電平會抬高。其原因是終端門B的輸入電流在始端匹配電阻R上的壓降所造成的。顯然，終端所帶負(fù)載門個數(shù)越多，則低電平抬高得越顯著。第25頁，課件共47頁，創(chuàng)作于2023年2月計(jì)算機(jī)控制系統(tǒng)的CPU抗干擾措施：

①Watchdog(俗稱看門狗)②電源監(jiān)控(掉電檢測及保護(hù))③復(fù)位

MAX1232微處理器監(jiān)控電路給微處理器提供輔助功能以及電源供電監(jiān)控功能。MAX1232通過監(jiān)控微處理器系統(tǒng)電源供電及監(jiān)控軟件的執(zhí)行，來增強(qiáng)電路的可靠性，它提供一個反彈的(無鎖的)手動復(fù)位輸入。另外常用的集成電路還有X5045、IMP813等。3、CPU抗干擾技術(shù)第26頁，課件共47頁，創(chuàng)作于2023年2月MAX1232的結(jié)構(gòu)原理MAX1232引腳圖MAX1232內(nèi)部原理圖PBRST

按鍵復(fù)位輸入，反彈式低電平有效，忽略內(nèi)部1ms寬度的脈沖，確保識別20ms或更寬的脈沖。TD為時(shí)間延遲，Watchdog時(shí)基選擇輸入，TD＝0V，tTD＝150ms，TD懸空，tTD＝600ms，TD＝Vcc時(shí)，tTD＝1.2s第27頁，課件共47頁，創(chuàng)作于2023年2月MAX1232的結(jié)構(gòu)原理MAX1232引腳圖MAX1232內(nèi)部原理圖TOL為容差輸入，TOL接地時(shí)選取5％的容差，TOL接Vcc時(shí)選取10％的容差。RST為復(fù)位輸入，RST產(chǎn)生的條件有①Vcc下降低于所選擇的復(fù)位電壓閾值②PBRST變低③在最小暫停周期內(nèi)ST未選通④加電源期間第28頁，課件共47頁，創(chuàng)作于2023年2月MAX1232的結(jié)構(gòu)原理MAX1232引腳圖MAX1232內(nèi)部原理圖RST為復(fù)位輸入，低電平有效，產(chǎn)生條件同RSTGND為地Vcc為＋5V電源ST為選通輸入Watchdog定時(shí)輸入第29頁，課件共47頁，創(chuàng)作于2023年2月電源監(jiān)控電壓檢測器監(jiān)控Vcc。每當(dāng)Vcc低于所選擇的容限時(shí)(5%容限時(shí)的電壓典型時(shí)為4．62V，10%容限時(shí)的電壓典型時(shí)為4．37V)就輸出并保持復(fù)位信號。選擇5%的容許極限時(shí)，TOL端接地；選擇10%的容許極限時(shí)，TOL端接Vcc。當(dāng)Vcc恢復(fù)到容許極限內(nèi)，復(fù)位輸出信號至少保持250ms的寬度，才允許電源供電并使微處理器穩(wěn)定工作。第30頁，課件共47頁，創(chuàng)作于2023年2月MAX1232的PBRST端靠手動強(qiáng)制復(fù)位輸出，該端保持tPBD按鈕復(fù)位延遲時(shí)間，當(dāng)PBRST升高到大于一定的電壓值后，復(fù)位輸出保持至少250ms的寬度。

一個機(jī)械按鈕或一個有效的邏輯信號都能驅(qū)動PBRST，無鎖按鈕輸入至少忽略了1ms的輸入抖動，并且被保證能識別出20ms或更大的脈沖寬度。該P(yáng)BRST在芯片內(nèi)部被上拉到大約100μA的Vcc上，因而不需要附加的上拉電阻。按鈕復(fù)位輸入第31頁，課件共47頁，創(chuàng)作于2023年2月

盡管系統(tǒng)采用了各種抗干擾措施，但難保萬無一失，Watch有看守大門的作用，彌補(bǔ)了這一缺憾。Watch有多種用法，但最主要的應(yīng)用是用于因干擾引起的“飛程序”等錯誤的檢測與自動恢復(fù)。微處理器用一根I/O線來驅(qū)動ST輸入，微處理器必須在一定時(shí)間內(nèi)觸發(fā)ST端（時(shí)間取決于TD），以便檢測正常的軟件執(zhí)行，如果一個硬件或軟件的失誤導(dǎo)致ST沒被觸發(fā)，在一個最小超時(shí)間隔里，ST的觸發(fā)只僅僅被脈沖的下降沿作用，這時(shí)MAX1232的復(fù)位輸出至少保持250寬度。監(jiān)控定時(shí)第32頁，課件共47頁，創(chuàng)作于2023年2月監(jiān)控電路MAX1232的典型應(yīng)用第33頁，課件共47頁，創(chuàng)作于2023年2月工業(yè)生產(chǎn)中由于負(fù)荷的變化往往造成電網(wǎng)沖擊，如大電機(jī)的起停、強(qiáng)電繼電器的通斷等，電網(wǎng)沖擊造成控制系統(tǒng)穩(wěn)壓電源波動，從而對系統(tǒng)產(chǎn)生干擾。計(jì)算機(jī)控制系統(tǒng)的供電一般采用下圖結(jié)構(gòu)。交流穩(wěn)壓器低通濾波器直流穩(wěn)壓器220V交流直流IPC4、系統(tǒng)供電第34頁，課件共47頁，創(chuàng)作于2023年2月選用電壓比較穩(wěn)定的進(jìn)線電源，如對微機(jī)采用專用電源或者盡量與大的用電設(shè)備分開供電。對整個電源部分加屏蔽及濾波器對干擾不太嚴(yán)重的場合，采用常規(guī)供電方式，在干擾嚴(yán)重時(shí)，應(yīng)在交流穩(wěn)壓器之前加隔離變壓器，變壓器的初級次級之外均有屏蔽層。正確選用直流穩(wěn)壓電源。分線性穩(wěn)壓和開關(guān)穩(wěn)壓兩種，一般對計(jì)算機(jī)系統(tǒng)采用開關(guān)電源供電。微機(jī)用不間斷電源UPS抑制措施第35頁，課件共47頁，創(chuàng)作于2023年2月接地技術(shù)對計(jì)算機(jī)控制系統(tǒng)極為重要，不恰當(dāng)?shù)慕拥貢斐杉捌鋰?yán)重的干擾，正確的接地是有效抑制干擾的措施之一。接地目的有二：一方面為了保證控制系統(tǒng)穩(wěn)定可靠的運(yùn)行，稱之為工作接地；另一方面是為了避免操作人員因設(shè)備的絕緣損壞或下降遭受觸電危險(xiǎn)和保證設(shè)備的安全，稱之為安全接地。在計(jì)算機(jī)控制系統(tǒng)中，常見以下幾種地線：模擬地，數(shù)字地，安全地，系統(tǒng)地和交流地。5、接地技術(shù)接地系統(tǒng)分析第36頁，課件共47頁，創(chuàng)作于2023年2月模擬地：作為傳感器、變送器、A/D和D/A轉(zhuǎn)換器的模擬電路的零電位。數(shù)字地：作為計(jì)算機(jī)中各種數(shù)字電路的零電位。應(yīng)與模擬地分開，避免模擬信號受數(shù)字脈沖的干擾。安全地：設(shè)備機(jī)殼與大地等電位，避免機(jī)殼帶電而影響人身安全，通常稱之為保護(hù)地或者機(jī)殼地。系統(tǒng)地：上述幾種地的最終回流點(diǎn)，直接與大地相連。交流地：計(jì)算機(jī)交流供電電源地，即為動力線地。在交流地上任意兩點(diǎn)之間往往有幾伏至幾十伏地電位差存在，因此交流地絕對不能與以上幾種地相連，而且要求交流變壓器絕緣非常好。第37頁，課件共47頁，創(chuàng)作于2023年2月根據(jù)接地理論分析，低頻電路應(yīng)單點(diǎn)接地，這主要是避免形成產(chǎn)生干擾的地環(huán)路；高頻電路應(yīng)該就近多點(diǎn)接地，這主要是避免“長線傳輸”引入的干擾。一般來說，當(dāng)頻率低于1MHZ時(shí)，采用單點(diǎn)接地方式為好；當(dāng)頻率高于10MHZ時(shí)，采用多點(diǎn)接地方式為好；而在1~10MHZ之間，如果采用單點(diǎn)接地，其地線長度不得超過波長的1/20，否則應(yīng)采用多點(diǎn)接地方式。在工業(yè)控制系統(tǒng)中，信號頻率大多小于1MHZ，所以通常采用單點(diǎn)接地方式。單點(diǎn)接地與多點(diǎn)接地第38頁，課件共47頁，創(chuàng)作于2023年2月第39頁，課件共47頁，創(chuàng)作于2023年2月在計(jì)算機(jī)控制系統(tǒng)中，各種地一般應(yīng)采用分別回流法單點(diǎn)接地。各種地之間的接法原則是：交流地與直流地分開，模擬地與數(shù)字地分開，低頻電路采用單點(diǎn)接地，高頻電路采用就近多點(diǎn)接地。4種地線接法如下圖：分別回流法單點(diǎn)接地模擬地回流條數(shù)字地回流條接地板

安全地（機(jī)殼地）大地系統(tǒng)地分別回流法單點(diǎn)接地第40頁，課件共47頁，創(chuàng)作于2023年2月匯流條由多層銅導(dǎo)體構(gòu)成，截面呈矩形，各層之間有絕緣層。采用多層匯流條以減少自感，可減少干擾的竄入途徑。在稍考究的系統(tǒng)中，分別使用橫向匯流條及縱向匯流條，機(jī)柜內(nèi)各層機(jī)架之間分別設(shè)置匯流條，以最大限度減小公共阻抗的影響。在空間上將數(shù)字地匯流條與模擬地匯流條間隔開，以避免通過匯流條間電容產(chǎn)生耦合。安全地（機(jī)殼地）始終與模擬地和數(shù)字地隔離開。這些地之間只是在最后才匯聚一點(diǎn)，而且常常通過銅接地板交匯，然后用線徑不小于30mm2的多股軟銅線焊接在接地板上深埋地下。接地方法第41頁，課件共47頁，創(chuàng)作于2023年2月低頻接地技術(shù)①一點(diǎn)接地方式兩種接法：即串聯(lián)接地(或稱共同接地)和并聯(lián)接地(或稱分別接地)。各自的優(yōu)缺點(diǎn)：從防止噪聲角度看，如圖所示的串聯(lián)接地方式是最不適用的，由于地電阻r1、r2和r3