計算機(jī)組成原理練習(xí)備課講稿

計算機(jī)組成原理練習(xí)(3)僅供學(xué)習(xí)與溝通，如有侵權(quán)請聯(lián)系網(wǎng)站刪除感謝僅供學(xué)習(xí)與溝通，如有侵權(quán)請聯(lián)系網(wǎng)站刪除感謝1計算機(jī)組成原理練習(xí)3一、單項選擇題。原碼 B.補碼 C.反碼 D.移碼假設(shè)浮點數(shù)用補碼表示，則推斷運算結(jié)果是否為規(guī)格化數(shù)的方法是 。階符與數(shù)符一樣為規(guī)格化數(shù)；階符與數(shù)符相異為規(guī)格化數(shù)；數(shù)符與尾數(shù)小數(shù)點后第一位數(shù)字相異為規(guī)格化數(shù)；數(shù)符與尾數(shù)小數(shù)點后第一位數(shù)字一樣為規(guī)格化數(shù)。一個容量為16MB的存儲器，CPU按半字尋址，其尋址范圍是 。A.224 B.223 C.222 D.221在中斷接口電路中，向量地址可通過 送至CPU。地址線 B.數(shù)據(jù)線 C.掌握線 D.狀態(tài)線在程序的執(zhí)行過程中，Cache與主存的地址映象是由 。程序員調(diào)度的； B.操作系統(tǒng)治理的；C.由程序員和操作系統(tǒng)共同協(xié)調(diào)完成的；D. 硬件自動完成的?？偩€復(fù)用方式可以 。提高總線的傳輸帶寬； B.增加總線的功能；C.削減總線中信號線的數(shù)量； D.提高CUP利用率。以下說法中正確的選項是 。Cache與主存統(tǒng)一編址，Cache的地址空間是主存地址空間的一局部；主存儲器只由易失性的隨機(jī)讀寫存儲器構(gòu)成；單體多字存儲器主要解決訪存速度的問題；Cache的地址空間不是主存地址空間的一局部。在承受增量計數(shù)器法的微指令中，下一條微指令的地址 。在當(dāng)前的微指令中； B.在微指令地址計數(shù)器中；C.在程序計數(shù)器； D.在CPU中。CPU訪問一次存儲器的時間較長，因此機(jī)器周期通常由 來確定。指令周期； B.存取周期； C.間址周期； D.執(zhí)行周期。RISC機(jī)器 。不肯定承受流水技術(shù)； B.肯定承受流水技術(shù)；C.CPU配備很少的通用存放器； D.CPU配備很多的通用存放器。在以下尋址方式中， 尋址方式需要先計算，再訪問主存。馬上； B.變址； C.間接； D.直接。在浮點機(jī)中，推斷補碼規(guī)格化形式的原則是 。1B.尾數(shù)的符號位與第一數(shù)位一樣；C.尾數(shù)的符號位與第一數(shù)位不同； D.階符與數(shù)符不同。I/O承受統(tǒng)一編址時，進(jìn)展輸入輸出操作的指令是 。掌握指令 B.訪存指令 C.輸入輸出指令 D.程序指令器字長為32位，存儲容量為16MB，假設(shè)按雙字編址，其尋址范圍是 。8MB B.2M C.4M D.16M尋址對于實現(xiàn)程序浮動供給了較好的支持。間接尋址 B.變址尋址 C.相對尋址 D.直接尋址計算機(jī)使用總線構(gòu)造的主要優(yōu)點是便于實現(xiàn)積木化，同時 。削減了信息傳輸量 B.提高了信息傳輸?shù)乃俣菴.削減了信息傳輸線的條數(shù) D.加重了CPU的工作量以下表達(dá)中錯誤的選項是 。指令周期的第一個操作是取指令；為了進(jìn)展取指令操作，掌握器需要得到相應(yīng)的指令；取指令操作是掌握器自動進(jìn)展的；指令周期的第一個操作是取數(shù)據(jù)。I/O與主主機(jī)交換信息的方式中，DMA方式的特點是 。CPU與設(shè)備串行工作，傳送與主程序串行工作；CPU與設(shè)備并行工作，傳送與主程序串行工作；CPU與設(shè)備并行工作，傳送與主程序并行工作；CPU與設(shè)備串行工作，傳送與主程序并行工作。假設(shè)9BH表示移碼〔含1位符號位〕．其對應(yīng)的十進(jìn)制數(shù)是 。A.27 B.-27 C.-101 D.101計算機(jī)系統(tǒng)中的存貯器系統(tǒng)是指 。A.RAM存貯器C.主存貯器B.ROM存貯器D.cache、主存貯器和外存貯器21.EEPROM的意義是〔〕。A.只讀存儲器C.可編程只讀存儲器B.可擦可編程只讀存儲器 D. 電可擦可編程只讀存儲器一個16K×32位的存儲器，其地址線和數(shù)據(jù)線的總和是〔 〕。A.48 B.46 C.36 D.32計算機(jī)字長是16位，它的存儲容量是1MB，按字編址，它的尋址范圍是〔 〕。512K B.1M C.512KB D.1MB相聯(lián)存貯器是按 進(jìn)展尋址的存貯器。地址方式 B.堆棧方式 C.內(nèi)容指定方式D.地址與堆棧方式浮點數(shù)的表示范圍和精度取決于〔〕。階碼的位數(shù)和尾數(shù)的機(jī)器數(shù)形式；階碼的機(jī)器數(shù)形式和尾數(shù)的位數(shù)；階碼的位數(shù)和尾數(shù)的位數(shù)；階碼的機(jī)器數(shù)形式和尾數(shù)的機(jī)器數(shù)形式。以下表達(dá) 是正確的。外部設(shè)備一旦發(fā)出中斷懇求，便馬上得到CPU的響應(yīng)；外部設(shè)備一旦發(fā)出中斷懇求，CPU應(yīng)馬上響應(yīng)；中斷方式一般用于處理隨機(jī)消滅的效勞懇求；程序查詢用于鍵盤中斷。加法器承受先行進(jìn)位的目的是 。優(yōu)化加法器的構(gòu)造； B.節(jié)約器材；C.加速傳遞進(jìn)位信號； D.增加加法器構(gòu)造。變址尋址方式中，操作數(shù)的有效地址是 ?；反娣牌鲀?nèi)容加上形式地址〔位移量〕；程序計數(shù)器內(nèi)容加上形式地址；變址存放器內(nèi)容加上形式地址；存放器內(nèi)容加上形式地址。指令存放器的位數(shù)取決于 。存儲器的容量B.指令字長 C.機(jī)器字長 D.存儲字長在大量數(shù)據(jù)傳送中常用的且有效的檢驗法是 。。CRC碼 B.海明碼 C.偶校驗碼 二、填空題8〔1〕，2，24位〔1〕，則其對應(yīng)的最大正數(shù)是【1】，最小確實定值是【2】 器數(shù)承受補碼表示，且尾數(shù)為規(guī)格化形式，則對應(yīng)的最小正數(shù)是 【3】 ，最小負(fù)數(shù)是【4】 ?！簿檬M(jìn)制表示〕816位來表示地址，則該計算機(jī)系統(tǒng)有【5】個地址空間。主存和cache在存儲治理上常用的替換算法有【6】、【7】 等。1這種編碼方式稱為【8】編碼方式。CPU9】，它常常用假設(shè)干個【10】來表示，而后者又包含有假設(shè)干個【11】。掌握存儲器】中，而用戶程序存放在【13】。128K×8位，訪問該芯片需要【14】位地址,假定該A0000H，末地址為【15】。某Cache被成256塊(塊號為0-255)，每個主存只與唯一的Cache塊對NCacheNMod256，這種映射稱為【16】映射。n=16位〔不包括符號位在內(nèi)〕，Booth1718CPU在【19】時刻采樣中斷懇求信號(在開中斷狀況下)，而在【20】時DMA的總線懇求信號三、計算題1x11，y=+7

y。16 1628位〔含一位符號〕，A+15，B+24，求[A-B]補并復(fù)原成真值。3、一個雙面5英寸軟盤片，每面40個磁道，每磁道8個扇區(qū)，每個扇區(qū)600轉(zhuǎn)／分，則平均等待時間為多少？最大傳輸速率為多少？5僅供學(xué)習(xí)與溝通，如有侵權(quán)請聯(lián)系網(wǎng)站刪除感謝點數(shù)運算規(guī)章計算下式結(jié)果并給出真值。1，8，12120。四、問答題4M×32位，且存儲字長等于指令字長，假設(shè)該機(jī)的指令系129種操作。操作碼位數(shù)固定，且具有直接、間接、馬上、相對、基址、變址六種尋址方式。畫出一地址指令格式并指出各字段的作用；該指令直接尋址的最大范圍〔十進(jìn)制表示〕；一次間址的尋址范圍〔十進(jìn)制表示〕；相對尋址的位移量〔十進(jìn)制表示〕。能不能說機(jī)器的主頻越快，機(jī)器的速度就越快，為什么？A、B、cA，B，c，為轉(zhuǎn)變中斷處理次序，將它們的屏蔽字分別設(shè)置為如表所示：請按圖中的時間軸給出的設(shè)備懇求中斷的時刻，畫出cPu執(zhí)行程序的軌A、B20us。它們有何不同？、PC、IR、SP、AC、MAR、MDRCU(見以下圖),寫作命令。6256K，CACHE2K4CACHE，CACHE在直接映射方式下，設(shè)計設(shè)技主存地址格式。在四路組相聯(lián)映射下，設(shè)計設(shè)技主存地址格式。在全相聯(lián)映射下，設(shè)計設(shè)技主存地址格式。僅供學(xué)習(xí)與溝通，如有侵權(quán)請聯(lián)系網(wǎng)站刪除感謝僅供學(xué)習(xí)與溝通，如有侵權(quán)請聯(lián)系網(wǎng)站刪除感謝84MB，cache4096B，832五、設(shè)計題CPU16根地址線，8根數(shù)據(jù)線，并用MREQ作訪存掌握信號〔低電平有效〕，用WR作讀寫掌握信號〔高電平為讀，低電平為寫〕?，F(xiàn)有以下芯片及各種門電路〔門電路自定〕，如下圖。畫出CPU與存儲器的連接圖，要求：CSRAMWECSROMPD/ProgrG1GG2ACSRAMWECSROMPD/ProgrG1GG2AYY672BCBAY0Dn D0