電子設計自動化(eda)期末考試試題及答案_第1頁
電子設計自動化(eda)期末考試試題及答案_第2頁
電子設計自動化(eda)期末考試試題及答案_第3頁
電子設計自動化(eda)期末考試試題及答案_第4頁
電子設計自動化(eda)期末考試試題及答案_第5頁
已閱讀5頁,還剩4頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權說明:本文檔由用戶提供并上傳,收益歸屬內容提供方,若內容存在侵權,請進行舉報或認領

文檔簡介

任課教師教研室主任簽名教學院長簽名成績統(tǒng)計表題號 .二三四五六七八合計得分閱卷人考生姓名: 學號 專業(yè)班級一、判斷題(0分)()適配器的功能是將綜合器產生的網表文件配置于指定的目標器件中,產生最終的下載文件()()硬提供設計的最終階段產品:掩模。()() 的一個由個宏單元的陣列組成。()()是基于查找表結構的器件。()()在II中,工作文件夾允許是根目錄。() 中,‘‘,’‘,’Z‘W可以綜合。()()在 語句中允許有相同選擇值的條件句出現(xiàn)。()()在 中常量具有全局性。()()在 中變量可在結構體和進程中定義和使用。()()在進程中同一信號有多個賦值源,實際完成賦值的是最接近的信號。()二、簡答題(分)1簡述 的設計流程。(分)2、在 中端口模式有那幾種?并說明數據流動方向。(分)、簡述一般狀態(tài)機的結構及各部分的作用。(分)三、改錯;找到5處錯誤并改正(10分)LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYCNT4ISPORT(CLK:INSTD_LOGIC;Q:OUTSTD_LOGIC_VECTOR(3DOWNTO0))END;ARCHITECTUREbhvOFCNTISSIGNALQ1:STD_LOGIC_VECTOR(3DOWNTO0);BEGINPROCESS(CLK)BEGINIFCLK'EVENTANDCLKTHENQ1<=Q1+1;ENDPROCESS;Q<=Q1;ENDbhv;四、設計,要求寫出完整的vhdl代碼。(65分)i 位硬件加法器,要求有進位輸入和進位輸出。(分)2七段數碼管譯碼顯示電路設計(數碼管共陽極接法)l分)要求輸入 碼,輸出驅動數碼管顯示到日d3、十進制加法計數器,要求有復位功能。(13分)4、上升沿觸發(fā)的觸發(fā)器,要求用三種方式描述,實體可只寫一個。(15分)5、有一自動售飲料機,每次可投入5角或1元硬幣。投入1元5角后自動給出1杯飲料;投入2元,給出1杯飲料并找出5角硬幣。每次給出飲料后系統(tǒng)復位。用狀態(tài)機完成此電路的vhdl設計。(10分)一、判斷題(分)()適配器的功能是將綜合器產生的網表文件配置于指定的目標器件中,產生最終的下載文件(J)()硬I提供設計的最終階段產品:掩模。(J)() 的一個由個宏單元的陣列組成。(J)()F是基于查找表結構的器件。(J)()在URTUI中,工作文件夾允許是根目錄。義()T0中,‘‘,‘‘,',',可以綜合。(義)()在 語句中允許有相同選擇值的條件句出現(xiàn)。(義)()在 中常量具有全局性。(J)()在 中變量可在結構體和進程中定義和使用。(義)()在進程中同一信號有多個賦值源,實際完成賦值的是最接近的信號。(J)二、簡答題(分)i簡述 的設計流程。(分)設計輸入(分)綜合(分)布線布局(適配)(分)仿真(分)下載和硬件測試(分)2、在 中端口模式有那幾種?并說明數據流動方向。(分)“IN”單向只讀模式,數據只能通過此端口被讀入實體(分)“OUT”單向輸出模式,數據通過此端口向實體外流出(分)“INOUT”輸入輸出雙向端口(分)“BUFFER”與上一模式類似,但輸入時,只允許內部回讀輸出的信號(分)3簡述一般狀態(tài)機的結構及各部分的作用。(分)說明部分定義一枚舉類型,元素為狀態(tài)機的狀態(tài)名,狀態(tài)變量為信號,數據類型為該枚舉類型(分)主控時序進程負責狀態(tài)機運轉和在時鐘驅動下負責狀態(tài)轉換的進程( 分)主控組合進程根據外部輸入的控制信號和當前狀態(tài)值確定下一狀態(tài)取向,以及確定輸出控制信號的內容(分)輔助進程配合狀態(tài)機工作的組合或時序進程(分)三、改錯;找到5處錯誤并改正(10分)LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STDLOGICUNSIGNED.ALL;ENTITYCNT4ISPORT(CLK:INSTD_LOGIC;Q:OUTSTD_LOGIC_VECTOR(3DOWNTO0))_;.END;ARCHITECTUREbhvOFCNT4ISSIGNALQ1:STD_LOGIC_VECTOR(3DOWNTO0);BEGINPROCESS(CLK)BEGINIFCLK'EVENTANDCLK='1'THENQ1<=Q1+1;ENDIF;ENDPROCESS;Q<=Q1;ENDbhv;每個2分四、設計,要求寫出完整的vhdl代碼。(65分)1 位硬件加法器,要求有進位輸入和進位輸出。(分)實體正確分,能完成加法分,進位正確分2七段數碼管譯碼顯示電路設計(數碼管共陽極接法)(分)要求輸入 碼,輸出驅動數碼管顯示到

實體分,結構體格式正確分,語句正確分,譯碼正確分實體分,結構體格式正確分,語句正確分,譯碼正確分3、十進制加法計數器,要求有復位功能。(13分)實體分,結構體格式正確分,能完成計數分,能復位分4、上升沿觸發(fā)的觸發(fā)器,要求用三種方式描述,實體可只寫一個。(15分)每一個分。5、有一自動售飲料機,每次可投入5角或1元硬幣。投入1元5角后自動給出1杯飲料;投入2元,給出1杯飲料并找出5角硬幣。每次給出飲料后系統(tǒng)復位。用狀態(tài)機完成此電路的vhdl設計。(10分)LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYYLJISPORT(T5,T10:INSTD_LOGIC;CLK:INSTD_LOGIC;LY:OUTSTD_LOGIC;QIAN:OUTSTD_LOGIC;);END;ARCHITECTUREbehavOFYLJISTYPEstatesIS(st0,st1,st2);SIGNALcurrent_state,next_state;SIGNALT:BEGINREG:PROCESS(CLK)BEGINT<=T10&T5;IF(CLK'EVENTANDCLK=T)THENcurrent_state<=next_state;ENDIF;ENDPROCESSREG;COM:PROCESS(current_state,T)BEGINCASEcurrent_stateISWHENst0=>IFT="00”THENnext_state<=st0;LY<='0';QIAN<='0’;ELSIFT="01”THENnext_state<=st1;LY<=’0';QIAN<='0’;ELSIFT="10”THENnext_state<=st2;LY<=’0';QIAN<='0’;EDNIF;WHENst1=>IFT="00”THENnext_state<=st1;LY<='0';QIAN<='0’;ELSIFT="01”THENnext_state<=st2;LY<=’0';QIAN<='0’;ELSIFT="10”THENnext_state<=st0;LY<=’1';QIAN<='0’;EDNIF;WHENst2=>;IFT="00”THENnext_state<=st2;LY<='0';QIAN<='0’;ELSIFT="01”THENnext_state<=st0;LY<=’1';QIAN<='0’;ELSIF

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網頁內容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網僅提供信息存儲空間,僅對用戶上傳內容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內容本身不做任何修改或編輯,并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論