第2講微型計(jì)算機(jī)系統(tǒng)的微處理器

1第2講微型計(jì)算機(jī)系統(tǒng)的微處理器

蘇放frossesu@北京郵電大學(xué)信息與通信工程學(xué)院8086/8088微處理器238086微處理器的結(jié)構(gòu)8086CPU是Intel系列的16位微處理器，它采用HMOS工藝制造，雙列直插，有40個(gè)引腳。8086CPU的電源為單一5V，主時(shí)鐘頻率為5MHz～10MHz。它的外部數(shù)據(jù)總線為16位，地址線為20根。因?yàn)榭捎?0位地址，所以可尋址的地址空間達(dá)1MB。48086微處理器的結(jié)構(gòu)8086CPU在內(nèi)部采用了并行流水線結(jié)構(gòu)，可以提高CPU的利用率和處理速度。8086CPU被設(shè)計(jì)為支持多處理器系統(tǒng)，因此能方便地與數(shù)值協(xié)處理器8087或其他協(xié)處理器相連，構(gòu)成多處理器系統(tǒng)，從而提高系統(tǒng)的數(shù)據(jù)處理能力。8086CPU還具有一個(gè)功能相對完善的指令系統(tǒng)，能對多種類型的數(shù)據(jù)進(jìn)行處理，使程序設(shè)計(jì)方便、靈活。58086的功能結(jié)構(gòu)從功能上講，8086分為兩部分，即總線接口部件BIU(BusInterfaceUnit)和執(zhí)行部件EU(ExecutionUnit)。6總線接口部件BIUBIU是CPU與外部存儲器及I／O的接口，負(fù)責(zé)與存儲器和I／0系統(tǒng)進(jìn)行數(shù)據(jù)交換。BIU由下列各部分組成：4個(gè)16位段地址寄存器代碼段寄存器CS數(shù)據(jù)段寄存器DS附加段寄存器ES堆棧段寄存器SS716位指令指針I(yè)P：IP用于存放下一條要執(zhí)行指令的有效地址EA(即偏移地址)。20位物理地址加法器：加法器用于將邏輯地址變換成讀／寫存儲器所需的20位物理地址，即完成地址加法操作。6字節(jié)的指令隊(duì)列：當(dāng)執(zhí)行單元EU正在執(zhí)行指令中，且不需要占用總線時(shí)，BIU會自動(dòng)進(jìn)行預(yù)取下一條或幾條指令的操作，并按先后次序存入指令隊(duì)列中排隊(duì)，由EU按順序取來執(zhí)行?？偩€控制邏輯：總線控制邏輯用于產(chǎn)生并發(fā)出總線控制信號，以實(shí)現(xiàn)對存儲器和IO端口的讀／寫控制。8執(zhí)行部件EU執(zhí)行部件EU的功能就是負(fù)責(zé)指令的執(zhí)行。EU包括下列幾個(gè)部分：算術(shù)邏輯單元ALU:ALU完成16位或8位的二進(jìn)制數(shù)的算術(shù)邏輯運(yùn)算，絕大部分指令的執(zhí)行都由ALU完成。標(biāo)志寄存器FR：它用來反映CPU最近一次運(yùn)算結(jié)果的狀態(tài)特征或存放控制標(biāo)志。通用寄存器組：它包括4個(gè)數(shù)據(jù)寄存器AX、BX、CX、DX，4個(gè)專用寄存器：基址指示器BP、堆棧指示器SP、源變址寄存器SI和目的變址寄存器DI。EU控制器：它接收從BIU中指令隊(duì)列取來的指令，經(jīng)過指令譯碼形成各種定時(shí)控制信號，向EU內(nèi)各功能部件發(fā)送相應(yīng)的控制命令，以完成每條指令所規(guī)定的操作。9BIU和EU的動(dòng)作管理在8086中，EU和BIU兩部分是按流水線方式并行工作的取指 執(zhí)行 取指 執(zhí)行 取指 執(zhí)行 取指 執(zhí)行 取指 執(zhí)行 (a)早期微處理器指令的執(zhí)行過程 (b)8086微處理器指令的執(zhí)行過程 108086的寄存器結(jié)構(gòu)8086CPU內(nèi)部有14個(gè)16位寄存器，可以分為三組：數(shù)據(jù)寄存器

AL

AH

BH

BL

CH

CL

DH

DL

SP

BP

DI

SI

IP

CS

DS

SS

ES

AX

BX

CX

DX

堆棧指針

基數(shù)指針

源變址

目的變址

指令指針

狀態(tài)標(biāo)志

代碼段

數(shù)據(jù)段

堆棧段

附加段

指針寄存器

指針寄存器

控制寄存器

段寄存器

通用寄存器 FLAG

11通用寄存器組通用寄存器可以分為兩組：數(shù)據(jù)寄存器和地址指針與變址寄存器。數(shù)據(jù)寄存器數(shù)據(jù)寄存器包括AX、BX、CX、DX等4個(gè)16位寄存器它們既可以作為16位寄存器使用，也可以將每個(gè)寄存器高字節(jié)和低字節(jié)分開作為兩個(gè)獨(dú)立的8位寄存器使用。12地址指針和變址寄存器地址指針和變址寄存器組包括SP、BP、SI和DI等4個(gè)16位寄存器。它們主要是用來存放或指示操作數(shù)的偏移地址。堆棧指針SP中存放的是當(dāng)前堆棧段中棧頂?shù)钠频刂?。BP是訪問堆棧時(shí)的基址寄存器。SP、BP通常和SS聯(lián)用。SI和DI稱為變址寄存器。它們通常與DS聯(lián)用，為程序訪問當(dāng)前數(shù)據(jù)段提供操作數(shù)的段內(nèi)偏移地址。SI和DI中的內(nèi)容分別是當(dāng)前數(shù)據(jù)段和當(dāng)前附加段中某一存儲單元的偏移地址。當(dāng)SI、DI和BP不作指示器和變址寄存器使用時(shí)，也可將它們當(dāng)作一般數(shù)據(jù)寄存器使用，存放操作數(shù)或運(yùn)算結(jié)果。138086CPU中通用寄存器的特殊用途和隱含性質(zhì)AX，AL在輸入輸出指令中作數(shù)據(jù)寄存器不能隱含乘法指令中存放被乘數(shù)和乘積，除法指令中存放被除數(shù)和商隱含AH在LAHF指令中，作目標(biāo)寄存器用隱含在十進(jìn)制運(yùn)算指令中作累加器用隱含AL在XLAT指令中作累加器用隱含BX在間接尋址中作基址寄存器用不能隱含在XLAT中作基址寄存器用隱含CX在串操作指令和LOOP指令中作計(jì)數(shù)器用隱含CL在移位／循環(huán)移位指令中作移位次數(shù)計(jì)數(shù)器用不能隱含DX在字乘法／除法指令中存放乘積高位或被除數(shù)高位或余數(shù)隱含在間接尋址的輸入輸出指令中作地址寄存器用不能隱含SI在字符串運(yùn)算指令中作源變址寄存器用隱含在間接尋址中作變址寄存器用不能隱含DI在字符串運(yùn)算指令中作目的寄存器用隱含在間接尋址中作變址寄存器用不能隱含BP在間接尋址中作基址指針用不能隱含SP在堆棧操作中作堆棧指針用隱含14段寄存器組8086CPU可直接尋址lMB的內(nèi)存空間。直接尋址時(shí)需要20位地址碼，而所有的內(nèi)部寄存器都是16位的，用它們作地址寄存器，只能直接尋址64KB單元。在8086CPU中采用了存儲空間分段技術(shù)來解決這一矛盾。將lMB的存儲空間分成若干個(gè)邏輯段，每段最大長度為64KB。15物理地址形成段寄存器中的16位數(shù)自動(dòng)左移4位，然后與16位偏移量相加，形成20位物理地址。地址加法器 段基址左移4位

偏移地址

20位物理地址

段寄存器

有效地址EA

19

0

15

0

19

0

16段寄存器的選擇在形成物理地址時(shí)，究竟是取哪一個(gè)段寄存器的內(nèi)容做段基址，這取決于CPU做何操作：對于取指操作，是將當(dāng)前CS中的內(nèi)容左移4位(相當(dāng)乘16)再加上IP的內(nèi)容，形成20位指令地址；對于存取數(shù)據(jù)操作，是將當(dāng)前數(shù)據(jù)段寄存器DS中的段基址左移4位，再與16位偏移地址EA相加，形成20位的物理地址；對于壓棧和彈棧操作，是將當(dāng)前堆棧段寄存器SS中的段基址左移4位，再與SP相加，形成20位的物理地址；在對目的串操作時(shí)，是以當(dāng)前附加段寄存器ES中的段基址左移4位，再與DI相加以形成20位的物理地址。17段超越除了基本段約定之外，8086還允許部分改變基本段約定，如存取數(shù)據(jù)的基本段為數(shù)據(jù)段，但可以臨時(shí)改變?yōu)榇a段、或附加段、或堆棧段，這種情況稱為段超越。CPU執(zhí)行的操作基本段約定允許修改的段偏移地址取指令CS無IP壓棧、彈棧SS無SP源串DSCS,ES,SSSI目的串ES無DI通用數(shù)據(jù)讀寫DSCS,ES,SS有效地址EABP作間址寄存器SSCS,DS,ES有效地址EA18控制寄存器指令指針I(yè)P用來存放將要執(zhí)行的下一條指令在現(xiàn)行代碼段中的偏移地址。程序運(yùn)行中，IP的內(nèi)容由BIU自動(dòng)修改，使IP始終指向下一條將要執(zhí)行的指令地址。正常情況下，程序是不能直接訪問(修改)IP的內(nèi)容的，但當(dāng)需要改變程序執(zhí)行順序時(shí)，如遇到中斷指令或調(diào)用指令時(shí)，IP中的內(nèi)容將被自動(dòng)修改。19控制寄存器標(biāo)志寄存器FR標(biāo)志寄存器FR用來存放指令執(zhí)行結(jié)果特征。①狀態(tài)標(biāo)志：狀態(tài)標(biāo)志位有6個(gè)，由CPU在運(yùn)算過程中自動(dòng)置位或清零，用來表示運(yùn)算結(jié)果的特征。除CF標(biāo)志外，其余5個(gè)狀態(tài)標(biāo)志一般不能直接設(shè)置或改變。

1)、CF(CarryFlag)——進(jìn)位標(biāo)志。當(dāng)算術(shù)運(yùn)算結(jié)果使最高位（對字節(jié)操作是D7位，對字操作是D15位）產(chǎn)生進(jìn)位或借位時(shí)，則CF=1；否則CF＝0。循環(huán)移位指令執(zhí)行時(shí)也會影響此標(biāo)志。

2)、PF(ParityFlag)——奇偶標(biāo)志。若本次運(yùn)算結(jié)果中的低8位含有偶數(shù)個(gè)1，則PF=1；否則PF＝0。

3)、AF(AuxiliaryCarryFlag)——輔助進(jìn)位標(biāo)志。本次運(yùn)算過程中若D3位有進(jìn)位或借位時(shí)，AF＝1；否則AF＝0。該標(biāo)志用于BCD運(yùn)算中的十進(jìn)制調(diào)整。

4)、ZF(ZeroFlag)——零標(biāo)志。若本次運(yùn)算結(jié)果為0，則ZF＝1；否則ZF＝0。

5)、SF(SignFlag)——符號標(biāo)志。它總是與運(yùn)算結(jié)果的最高有效位相同，用來表示帶符號數(shù)本次運(yùn)算結(jié)果是正還是負(fù)。

6)、OF(OverflowFlag)——溢出標(biāo)志。當(dāng)帶符號數(shù)的補(bǔ)碼運(yùn)算時(shí)，結(jié)果超出了機(jī)器所能表達(dá)的范圍時(shí)，就會產(chǎn)生溢出，這時(shí)溢出標(biāo)志位OF＝1。OFDFIFTFSFZFAFPFCF

20標(biāo)志寄存器FR②控制標(biāo)志：控制標(biāo)志是用來控制CPU的工作方式或工作狀態(tài)的標(biāo)志。用戶可以使用指令設(shè)置或清除。

1)、IF(InterruptFlag)——中斷允許標(biāo)志。它是控制可屏蔽中斷的標(biāo)志，如IF=1時(shí)，允許CPU響應(yīng)可屏蔽中斷；當(dāng)IF=0時(shí)，即使外設(shè)有中斷申請，CPU也不響應(yīng)，即禁止中斷。

2)、DF(DirectionFlag)——方向標(biāo)志。該標(biāo)志用來控制串操作指令中地址指針的變化方向。在串操作指令中，若DF＝0，地址指針為自動(dòng)增量，即由低地址向高地址進(jìn)行串操作；若DF＝1，地址指針自動(dòng)減量，即由高地址向低地址進(jìn)行串操作。

3)TF(TrapFlag)——單步標(biāo)志。TF＝1時(shí)，CPU為單步方式，即每執(zhí)行完一條指令就自動(dòng)產(chǎn)生一個(gè)內(nèi)部中斷，使用戶可逐條跟蹤程序進(jìn)行調(diào)試。若TF＝0時(shí)，CPU正常執(zhí)行程序。21例將二進(jìn)制數(shù)（0101010000111001）與（0100010101101010）相加，分析其對標(biāo)志位的影響。解：0101010000111001

+01000101011010101001100110100011對狀態(tài)標(biāo)志的影響：SF＝1；ZF＝0；PF＝1；CF＝0；AF＝1；OF＝1。22例將二進(jìn)制數(shù)（0010001101000101）與（0011001000011001）相加，分析其對標(biāo)志位的影響。解：

0010001101000101

+00110010000110010101010101011110對標(biāo)志位的影響如下：

SF=0；

ZF=0；

PF=0；

CF=0；

AF=0；

OF=0。238086的引腳信號及工作模式為了盡可能適應(yīng)各種應(yīng)用場合，8086／8088CPU設(shè)置有兩種工作模式：最大工作模式和最小工作模式。最小工作模式，指系統(tǒng)中只有8086／8088一個(gè)微處理器，在最小模式系統(tǒng)中，所有的總線控制信號都直接由8086／8088CPU產(chǎn)生，系統(tǒng)的總線控制邏輯部件最少，因此，稱為最小工作模式。最大工作模式，指系統(tǒng)中包含有兩個(gè)或兩個(gè)以上的微處理。其中，一個(gè)為主處理器，就是8086／8088CPU；其它的稱為協(xié)處理器，它們協(xié)助主處理器工作。248086CPU8086CPU采用40個(gè)引腳的雙列直插式封裝形式。8086／8088CPU采用了引腳復(fù)用技術(shù)：采用了分時(shí)復(fù)用的地址/數(shù)據(jù)總線。根據(jù)不同的工作模式定義不同的引腳功能。8086的引腳圖

258086的引腳及其功能GND，Vcc（輸入）GND為接地端，Vcc為電源端。8086CPU采用的電源為5V±10％。ADl5～AD0(Address／DataBus)地址／數(shù)據(jù)復(fù)用總線(雙向、三態(tài))CPU訪問一次存儲器或I/O端口稱完成一次總線操作，或執(zhí)行一次總線周期。一個(gè)總線周期通常包括T1、T2、T3、T4四個(gè)T狀態(tài)。在每個(gè)狀態(tài)CPU將發(fā)出不同的信號。ADl5～AD0作為復(fù)用引腳，在總線周期的T1狀態(tài)，CPU在這些引腳上輸出要訪問的存儲器或I／0端口的地址。在T2～T3狀態(tài)，如果是讀周期，則處于浮空(高阻)狀態(tài)，如果是寫周期，則為傳送數(shù)據(jù)。在中斷響應(yīng)及系統(tǒng)總線處于“保持響應(yīng)”周期時(shí)，ADl5～AD0都被浮置為高阻抗?fàn)顟B(tài)。268086的引腳及其功能A19／S6～A16／S3(Address／Status)地址／狀態(tài)復(fù)用線(輸出、三態(tài))在總線周期的T1狀態(tài)，用來輸出地址的最高4位，在總線周期的其他狀態(tài)(T2，T3和T4狀態(tài))，用來輸出狀態(tài)信息。S6總是為0，表示8086CPU當(dāng)前與總線相連。S5表明中斷允許標(biāo)志的當(dāng)前設(shè)置。S4和S3狀態(tài)的組合指出當(dāng)前正使用哪個(gè)段寄存器。當(dāng)系統(tǒng)總線處于“保持響應(yīng)”周期時(shí)，A19/S6～Al6/S3被置為高阻狀態(tài)。S4S3含義00當(dāng)前正在使用ES01當(dāng)前正在使用ES10當(dāng)前正在使用CS，或者未用任何段寄存器11當(dāng)前正在使用DS278086CPU引腳及其功能BHE/S7：允許高字節(jié)傳送/狀態(tài)輸出在T1狀態(tài)，BHE在高8位數(shù)據(jù)總線D15

～D8上傳送一個(gè)字節(jié)數(shù)據(jù)；BHE與A0把存儲器分為兩組（高組與低組）：BHEA0狀態(tài)0016位數(shù)據(jù)01高8位（D15

～D8

）10低8位（D7

～D0

）11保留不用288086CPU引腳及其功能RD讀信號，輸出讀MEM或I/O操作，由M/IO引腳決定是讀M還是I/O口：M/IO=1，讀MEM；

M/IO=0，讀I/O口。READY：（輸入）外部器件發(fā)回的準(zhǔn)備就緒信號由MEM或I/O口發(fā)回的應(yīng)答信號，CPU在T3的上升沿檢測該信號，若為高，則準(zhǔn)備就緒，不插入Tw

；若為低，則未準(zhǔn)備好，插入Tw

；系統(tǒng)規(guī)定可插入不超過10個(gè)Tw

。298086CPU引腳及其功能INTR：（Interrupt）可屏蔽中斷請求信號（IN），高電平有效觸發(fā)的輸入信號，由外部設(shè)備發(fā)來；該信號是在每一指令周期的最后一個(gè)T狀態(tài)被采樣,以決定是否進(jìn)入中斷響應(yīng)周期。可用軟件屏蔽（CLI指令使IF=0）。7.NMI：非屏蔽中斷請求信號（IN）邊沿觸發(fā)信號，若有NMI請求，則現(xiàn)行指令結(jié)束后立即引起中斷。該信號不能用指令屏蔽，其檢測時(shí)間與INTR一樣。308086CPU引腳及其功能TEST：檢測信號（IN）該信號由8087發(fā)來，在WAIT指令執(zhí)行期間，CPU監(jiān)視TEST信號。若TEST為低電平，8086繼續(xù)執(zhí)行WAIT的下一條指令，否則CPU處于等待（空閑）狀態(tài)，且重復(fù)測試TEST信號；TEST為高時(shí)，處于WAIT狀態(tài)，TEST低電平時(shí)退出WAIT狀態(tài)。

8086CPU8087TESTBUSY318086CPU引腳及其功能RESET：復(fù)位信號（IN），高有效該信號使CPU結(jié)束現(xiàn)行操作，初始化內(nèi)部REG，CPU復(fù)位后：CS=FFFFHIP=0000HDS=0000HES=0000HSS=0000HFR=0000（禁止中斷）指令隊(duì)列空，復(fù)位后執(zhí)行的第一條指令在內(nèi)存的FFFF0H（引導(dǎo)程序的入口地址），用JMP可轉(zhuǎn)到實(shí)際開始處。

CLK：時(shí)鐘，Vcc與GND：電源與地（IN）328086CPU引腳及其功能MN/MX：最小最大組態(tài)控制信號（IN）當(dāng)MN/MX=0，為最大組態(tài)，構(gòu)成多處理器系統(tǒng)；在最大組態(tài)時(shí)，控制信號由S2～S0經(jīng)總線譯碼器8288譯碼產(chǎn)生。當(dāng)MN/MX=1，為最小組態(tài)，構(gòu)成單處理器系統(tǒng)，CPU提供所有的總線控制信號。

MN/MX的接法決定了8個(gè)引腳（24～31）之功能。338086CPU引腳及其功能★當(dāng)MN/MX=Vcc（最小組態(tài)）時(shí)，各引腳功能：INTA：中斷響應(yīng)信號（OUT）是INTR的應(yīng)答信號，在中斷響應(yīng)時(shí)發(fā)兩個(gè)INTA周期。ALE：地址鎖存允許信號（OUT）（AddressLatchEnable）把地址/數(shù)據(jù)、地址/狀態(tài)線上的地址信號鎖存到地址鎖存器中，ALE在T1狀態(tài)有效。348086CPU引腳及其功能M/IO：MEM與I/O控制信號（OUT）決定訪問的是MEM或者是I/O：

M/IO=1，訪問MEM；

M/IO=0，訪問I/O口。WR：寫信號（OUT）用來表示CPU處于寫MEM或者I/O口（與M/IO配合使用）。358086CPU引腳及其功能DT/R：數(shù)據(jù)收發(fā)信號（雙向，三態(tài)）增加數(shù)據(jù)總線的驅(qū)動(dòng)能力，采用外加總線驅(qū)動(dòng)器（收發(fā)器8286/8287）。當(dāng)DT/R=1，發(fā)送；

DT/R=0，接收。DEN：數(shù)據(jù)允許信號（DataEnable）（OUT）作為總線驅(qū)動(dòng)器8286/8287芯片的輸出允許信號（OE）。在DMA方式時(shí)，被置為高阻抗?fàn)顟B(tài)。368086CPU引腳及其功能HOLD（IN）與HLDA（OUT）：總線請求保持與總線響應(yīng)保持信號總線請求HOLD是由其它主設(shè)備發(fā)送給CPU；

CPU檢測HOLD的時(shí)間:在每一個(gè)總線周期的最后一個(gè)T狀態(tài)?？偩€響應(yīng)HLDA作為CPU對HOLD之應(yīng)答，并讓出總線控制權(quán)。378088CPU的最小模式只有8位數(shù)據(jù)總線，不需要信號。因此，34引腳定義為。和及信號組合起來，決定了當(dāng)前總線周期的操作。388086／8088最小模式系統(tǒng)的基本配置最小模式系統(tǒng)：應(yīng)用于單一的微機(jī)處理系統(tǒng)，3片8282鎖存20位地址信息和BHE，2片8286作為16位數(shù)據(jù)收發(fā)器MN/MXRDWRCLKREADYM/IORESETALE

A19-A16

BHEAD15-AD08086CPU

DT/R

DENSTB8282或82838286或8287TOE8284RES時(shí)鐘

發(fā)生器存儲器

DATAI/O外設(shè)DATA數(shù)據(jù)總線地址總線地址總線地址/數(shù)據(jù)VCCVCCBHE39鎖存器8282／82838282／8283用于鎖存CPU地址，形成獨(dú)立的數(shù)據(jù)和地址總線8282／8283是帶有三態(tài)緩沖器的8位數(shù)據(jù)鎖存器，兩者輸出極性不同：8282的輸出/輸入極性相同8283的輸出/輸入極性相反8位鎖存器74LS373的功能與8282／8283相同，也可實(shí)現(xiàn)鎖存功能。408286／8287總線收發(fā)器8086／8088CPU輸出或接收數(shù)據(jù)的能力是有限的。當(dāng)總線上連接的設(shè)備較多時(shí)，為使系統(tǒng)穩(wěn)定工作，需要使用數(shù)據(jù)功率放大器，提高8086／8088CPU數(shù)據(jù)總線的驅(qū)動(dòng)能力。8286／8287是一種具有三態(tài)輸出的8位雙向總線收發(fā)器／驅(qū)動(dòng)器41時(shí)鐘發(fā)生器8284A時(shí)鐘發(fā)生器：

8284A提供系統(tǒng)時(shí)鐘。

8284A組成：晶體震蕩器，一個(gè)三分頻器，起同步作用的READY信號及復(fù)位RESET信號。功能：提供時(shí)鐘信號，與外設(shè)時(shí)鐘；（外部晶體15MHz/24MHz÷3）提供系統(tǒng)復(fù)位控制邏輯；提供起同步作用的READY信號。輸出：RESET，CLK（5MHz），PCLK（2.5MHz）,OSC（15MHz），READY42

引腳信號功能CSYNC:使多個(gè)8284A時(shí)鐘同步信號，=0，內(nèi)部計(jì)數(shù)PCLK:外設(shè)時(shí)鐘信號AEN1,AEN2:制約信號,與RDY配合READY:準(zhǔn)備就緒RDY1,RDY2:總線準(zhǔn)備就緒ASYNC:READY同步選擇一、兩級RES,RESET:復(fù)位入，復(fù)位出OSC:振蕩器輸出EFI:外部時(shí)鐘頻率F/C:頻率/晶體選擇438086CPU引腳及其功能★當(dāng)MN/MX=0（最大組態(tài)）時(shí)，各引腳功能：S2、S1、S0

：總線周期狀態(tài)信號（OUT）此三狀態(tài)信號由總線控制器8288譯碼產(chǎn)生CPU所需的各種控制信號，產(chǎn)生8個(gè)控制信號。

448086CPU引腳及其功能

RQ/GT0，RQ/GT1：（Request/Grant）總線請求（IN）/總線允許（OUT）每一引腳都是雙向的，既可作為總線請求，又可作為總線響應(yīng)信號。外部主設(shè)備發(fā)來的請求信號為輸入，CPU響應(yīng)時(shí)為輸出。

若有兩個(gè)主設(shè)備同時(shí)請求時(shí)，RQ/GT0比

RQ/GT1級別高。458086CPU引腳及其功能LOCK：總線鎖定信號（OUT）該信號由前綴指令“LOCK”使其生效，且一直保持到下一指令執(zhí)行完，以使得外部總線主控設(shè)備不能獲得對系統(tǒng)總線的控制權(quán)。在8086／8088CPU處于中斷響應(yīng)周期期間， 會自動(dòng)變?yōu)橛行В苑榔渌偩€主控件在中斷響應(yīng)過程中占有總線而使一個(gè)完整的中斷響應(yīng)過程被間斷。在DMA期間，被置為高阻抗?fàn)顟B(tài)。468086CPU引腳及其功能QS1，QS0:指令隊(duì)列狀態(tài)信號（OUT）讓外部設(shè)備能監(jiān)視CPU內(nèi)部指令隊(duì)列狀況。編碼如下：QS1QS0含義00無操作01來自隊(duì)列中指令代碼的第一個(gè)字節(jié)10隊(duì)列空11來自隊(duì)列的后續(xù)字節(jié)478086最大模式系統(tǒng)下的基本配置488086最大模式系統(tǒng)下的基本配置與最小模式系統(tǒng)的主要區(qū)別是增加了一個(gè)總線控制器8288和一個(gè)總線仲裁器8289。8086／8088CPU輸出的狀態(tài)信號S2、S1

、S0同時(shí)送給8288和8289，由8288輸出CPU系統(tǒng)所需要的總線控制信號，包括對存儲器和I／O端口進(jìn)行讀／寫的信號、對地址鎖存器8282和總線收發(fā)器8286的控制信號，以及中斷控制器8259的控制信號。總線仲裁器8289對系統(tǒng)多個(gè)處理器間共享總線資源進(jìn)行控制。49總線控制器828850總線控制器82888288提供超前寫命令（AMWC、AIOWC）：即在寫周期開始之前就啟動(dòng)寫過程，其時(shí)序與讀命令相同，在一定程度上避免處理器進(jìn)入沒必要的等待狀態(tài)。8288有兩種工作方式，由IOB決定：當(dāng)IOB=0，系統(tǒng)總線工作方式：8288工作在適合于單處理器工作的方式。此時(shí)，要求接地，CEN接＋5V。當(dāng)IOB=1，I/O總線工作方式：此時(shí)IOB接＋5V時(shí)，并且CEN接＋5V，端輸出外部設(shè)備數(shù)據(jù)允許PDEN信號。在多處理器系統(tǒng)中，該信號作為數(shù)據(jù)總線收發(fā)器的開啟信號。518088的引腳與8086的不同之處①

8088的地址/數(shù)據(jù)復(fù)用線為8條，即AD7～AD0，而A15～A8為單一的地址線。②8088中無/S7，該引腳為SS0——狀態(tài)信號線。該引腳信號在最大方式下保持高電平，在最小方式下等效于最大方式下S0的作用，SS0與IO/、DT/組合，以確定當(dāng)前的總線周期

③8088的M/IO控制信號為IO/M，即該信號為高電平時(shí)，是I/O端口訪問；為低電平時(shí)，是存儲器訪問。這與8086的M/IO線剛好相反。528086／8088的存儲器組織1、8086/8088系統(tǒng)存儲器的組織8086/8088是16位的微處理器，在組成存儲系統(tǒng)時(shí)，總是使偶地址單元的數(shù)據(jù)通過AD0~AD7傳送，而奇地址單元的數(shù)據(jù)通過AD8~AD15傳送，所有的操作可以是按字節(jié)為單位也可以是按字為單位來處理的。但8086/8088系統(tǒng)中的存儲器是以8位（一個(gè)字節(jié)）為單位對數(shù)據(jù)進(jìn)行處理的。因此每個(gè)字節(jié)用一個(gè)唯一的地址碼表示，這稱為存儲器的標(biāo)準(zhǔn)結(jié)構(gòu)。53存儲器中的數(shù)據(jù)組織

計(jì)算機(jī)系統(tǒng)中，作為一個(gè)整體一次存放或取出內(nèi)存儲器的數(shù)據(jù)稱為“存儲字”例如8位機(jī)的存儲字是8位字長（即一個(gè)字節(jié)）；16位機(jī)的存儲字是16位字長；32位機(jī)的存儲字是32位字長……。在現(xiàn)代計(jì)算機(jī)系統(tǒng)中，特別是微機(jī)系統(tǒng)中，內(nèi)存儲器一般都以字節(jié)編址，即一個(gè)存儲地址對應(yīng)一個(gè)8位存儲單元。在Intel80X86系統(tǒng)中，16位存儲字或32位存儲字的地址是2個(gè)或4個(gè)存儲單元中最低端的存儲單元的地址，而此最低端存儲單元中存放的是32位字中最低8位。例如，32位存儲字12345678H存放在內(nèi)存中的情況548086/8088系統(tǒng)存儲器的組織需要說明的是，在存儲器中，任何連續(xù)存放的兩個(gè)字節(jié)都可以稱為一個(gè)字。存放時(shí)，其低位字節(jié)可從奇數(shù)地址開始，這種方式稱為非規(guī)則方式，奇數(shù)地址的字稱為非規(guī)則字。其高位字節(jié)可從偶數(shù)地址開始，這種方式稱為規(guī)則方式，。將偶數(shù)地址的字稱為規(guī)則字。552、8086存儲器的分段結(jié)構(gòu)

由于8086/8088有20條地址線，可以尋址多達(dá)220（1M）字節(jié)，所以把1M字節(jié)的存儲器分為任意數(shù)量的段，其中每一段最多可達(dá)尋址64K字節(jié)。

8086CPU把1M字節(jié)的存儲器空間劃分為任意的一些存儲段，一個(gè)存儲段是存儲器中可獨(dú)立尋址的一個(gè)邏輯單位，也稱邏輯段，每個(gè)段的長度為64K字節(jié)。

8086CPU中有四段寄存器：CS，DS，SS和ES，這四個(gè)段寄存器存放了CPU當(dāng)前可以尋址的四個(gè)段的基址，也即可以從這四個(gè)段寄存器規(guī)定的邏輯段中存取指令代碼和數(shù)據(jù)。一旦這四個(gè)段寄存器的內(nèi)容被設(shè)定，就規(guī)定了CPU當(dāng)前可尋址的段。563、8086存儲器的邏輯地址和物理地址存儲器中的每個(gè)存儲單元都可以用兩個(gè)形式的地址來表示：實(shí)際地址（或稱物理地址）和邏輯地址。實(shí)際地址：也稱物理地址，是用唯一的20位二進(jìn)制數(shù)所表示的地址，規(guī)定了1M字節(jié)存儲體中某個(gè)具體單元的地址。邏輯地址在程序中使用，即段地址：偏移地址

。(4)物理地址的形成物理地址有兩部分組成：段基址和偏移地址。

578086存儲器的邏輯地址和物理地址實(shí)際地址（物理地址PA：PhysicalAddress）：

PA=（段地址16）+偏移地址對二進(jìn)制數(shù)來說，乘2相當(dāng)于左移1位（21），乘16相當(dāng)于左移4位（24）；所以：

PA=段地址左移4位+偏移地址實(shí)際操作:段地址(16進(jìn)制數(shù))添0,再加上偏移地址.588086存儲器的邏輯地址和物理地址若地址用16進(jìn)制數(shù)表示，則左移4位，就是在原來的16進(jìn)制數(shù)的后面加一個(gè)0；所以：

PA=段地址添一個(gè)0+偏移地址如：段地址=2100H，偏移地址=1234H PA=21000H +1234H 22234H598086/8088CPU中有一個(gè)地址加法器，它將段寄存器提供的段地址自動(dòng)乘以10H即左移4位，然后與16位的偏移地址相加，并鎖存在物理地址鎖存器中。如圖所示。物理地址=段基址*16+偏移地址。段基址：CS、DS、ES、SS。偏移地址：IP、DI、SI、BP、SP等。段寄存器值偏移量+物理地址16位4位16位20位存儲器物理地址的計(jì)算方法60CS0000IP代碼段DS或ES0000SI、DI或BXSS0000SP或BP數(shù)據(jù)段堆棧段存儲器段寄存器和偏移地址寄存器組合關(guān)系61存儲器組織存放的信息是字節(jié)信息，則按字節(jié)順序存放；存放的信息是字信息（16位），則應(yīng)將字的高字節(jié)放在高地址，低字節(jié)放在低地址；若將字信息的低位數(shù)據(jù)放在偶數(shù)地址，高字節(jié)放在奇數(shù)地址，則為規(guī)則存放。規(guī)則存放的字可以在一個(gè)總線周期完成讀寫。62存儲器組織存儲器由兩個(gè)512KB存儲體組成，分別稱為高位庫和低位庫；低位庫為偶數(shù)地址，高位庫為奇數(shù)地址；對16位數(shù)據(jù)的尋址，只要用19條地址；即A19~A1；用A0和BHE分別選擇高位庫或高位庫；只要輸出一次地址（偶地址），就可完成16位數(shù)據(jù)的讀寫。6364存儲器組織注意在圖中，CPU發(fā)出的地址是A19~A0，但直接控制存儲器地址的是A19~A1，接到存儲器的A18~A0；658086的存儲器訪問操作

(1)字節(jié)訪問和字訪問8088是準(zhǔn)16位微處理器，其外部數(shù)據(jù)總線為8位，內(nèi)部寄存器和運(yùn)算器為16位，一個(gè)總線周期只能訪問一個(gè)字節(jié)，要進(jìn)行字操作，必須用兩個(gè)總線周期，第一個(gè)總線周期訪問低位字節(jié)、第二個(gè)總線周期訪問高位字節(jié)。8086是標(biāo)準(zhǔn)的16位微處理器，其外部數(shù)據(jù)總線為16位，每個(gè)存儲周期可以訪問存儲器中的8位或16位信息。當(dāng)8086訪問一個(gè)整字（16位）變量時(shí)，該變量的地址為偶地址（即字變量的低字節(jié)在偶地址單元，高字節(jié)在奇地址單元），則8086將用一個(gè)總線周期訪問該字變量；如果該字變量的地址為奇地址（即字變量的低字節(jié)在奇地址單元，高字節(jié)在偶地址單元），則8086要用兩個(gè)連續(xù)的總線周期才能訪問該字變量，每個(gè)周期訪問一個(gè)字節(jié)。668086的存儲器訪問操作(2)“對準(zhǔn)的”字與“未對準(zhǔn)的”字8086CPU能同時(shí)訪問奇存儲體和偶存儲體中的一個(gè)字節(jié)，以組成一個(gè)存儲字。要訪問的1個(gè)字的低8位存放在偶存儲體中，稱為“對準(zhǔn)的”字（aligned，又稱為“對界的”），這是一種規(guī)則的存放字。對于“對準(zhǔn)的”字，8086CPU只要一個(gè)總線周期就能完成對該字的訪問；當(dāng)要訪問的16位字的低8位字節(jié)存放在奇存儲體中，稱該字為“未對準(zhǔn)的”字（unaligned，又稱為“未對界的”），這是一種非規(guī)則的存放字。必須用兩個(gè)總線周期才能訪問該字。

678086的存儲器訪問操作68字節(jié)傳送69字傳送70存儲器組織存儲器分段分段是任意的，可以重疊，也可以不重疊；出現(xiàn)重疊是因?yàn)閷?shí)際上對一個(gè)具體的段，不要求有64K字節(jié)。同一個(gè)物理地址可以對應(yīng)不同的偏移地址和段地址（邏輯地址）。71728086/8088總線結(jié)構(gòu)和總線周期

總線周期時(shí)序

1、指令周期、總線周期和時(shí)鐘周期概念l

指令周期：執(zhí)行一條指令所需要的時(shí)間，有若干總線周期組成。l

總線周期（機(jī)器周期）：CPU進(jìn)行一次數(shù)據(jù)傳輸所需的時(shí)間。一個(gè)總線周期至少包括4個(gè)T狀態(tài)。l

T狀態(tài)（時(shí)鐘周期）：CPU處理動(dòng)作的最小單位位時(shí)間。就是時(shí)鐘信號CLK的周期。73各種周期的動(dòng)態(tài)演示74總線周期752、8086的基本工作時(shí)序在指令譯碼器和外面時(shí)鐘信號作用下產(chǎn)生的和各個(gè)命令控制下進(jìn)行的，分內(nèi)操作和外操作兩種內(nèi)操作：控制ALU進(jìn)行算術(shù)運(yùn)算，控制寄存器組進(jìn)行REG選擇以及送DB/AB，讀/寫操作等外部操作：是系統(tǒng)對CPU的控制或是CPU對系統(tǒng)的控制，用戶必須了解這些控制信號以便正確使用。

8086的工作時(shí)序包括：存儲器讀操作存儲器寫操作中斷響應(yīng)操作輸入輸出周期系統(tǒng)復(fù)位空轉(zhuǎn)周期768086/8088總線結(jié)構(gòu)和總線周期

二、總線周期時(shí)序2、8086的基本工作時(shí)序:存儲器讀操作、

存儲器寫操作、

中斷響應(yīng)操作、

輸入輸出周期系統(tǒng)復(fù)位、圖2-9CPU從存儲器或I/O端口讀取數(shù)據(jù)的時(shí)序T1\T2\T3\TW\T4（1）T1狀態(tài)?M/IO信號：從存儲器讀還是從I/O設(shè)備中讀數(shù)據(jù)。?AD15-AD0、A19/S7-A16/S3：確定20位地址。?BHE：選擇奇地址存儲體選擇。?ALE：地址鎖存信號，以使地址/數(shù)據(jù)線分開。（2）T2狀態(tài)?A19/S6-A16/S3：出現(xiàn)S6-S3狀態(tài)信號。決定段寄存器、IF狀態(tài)、8086CPU是否連在總線上。?AD15-AD0：高阻狀態(tài)。?RD：由高電平變?yōu)榈碗娖剑_始進(jìn)行讀操作。?DEN：變低電平，啟動(dòng)收發(fā)器8268，做好接收數(shù)據(jù)的準(zhǔn)備。（3）T3狀態(tài)?若存儲器或I/O端口已做好發(fā)送數(shù)據(jù)準(zhǔn)備，則在T3狀態(tài)期間將數(shù)據(jù)放到數(shù)據(jù)總線上，在T3結(jié)束時(shí)，CPU從AD15-AD0上讀取數(shù)據(jù)。（4）TW狀態(tài)?在T3狀態(tài)，存儲器或外設(shè)沒有準(zhǔn)備好數(shù)據(jù)，不能在T3狀態(tài)將數(shù)據(jù)放到總線上，使READY=0，則CPU在T3和T4之間插入一個(gè)或幾個(gè)TW狀態(tài)，直到數(shù)據(jù)準(zhǔn)備好READY=1為止。?TW狀態(tài)時(shí)總線的動(dòng)作與T3時(shí)相同（5）T4狀態(tài)CPU對數(shù)據(jù)總線進(jìn)行采樣，讀出數(shù)據(jù)。

778086/8088總線結(jié)構(gòu)和總線周期

二、總線周期時(shí)序2、8086的基本工作時(shí)序:

存儲器寫操作、

中斷響應(yīng)操作、

輸入輸出周期系統(tǒng)復(fù)位、存儲器讀操作、T1\T2\T3\TW\T4（1）T1狀態(tài)?M/信號：對存儲器寫還是對I/O設(shè)備中寫數(shù)據(jù)。?AD15-AD0、A19/S7-A16/S3：確定20位地址。?BHE：選擇奇地址存儲體選擇。?ALE：地址鎖存信號，以使地址/數(shù)據(jù)線分開。?DT/R：為高電平，指示收發(fā)器8286發(fā)送數(shù)據(jù)，寫操作。（2）T2狀態(tài)?A19/S6-A16/S3：出現(xiàn)S6-S3狀態(tài)信號。決定段寄存器、IF狀態(tài)、8086CPU是否連在總線上。?AD15-AD0:發(fā)16位數(shù)據(jù)。?WR：由高電平變?yōu)榈碗娖?，開始進(jìn)行寫操作。?DEN：變低電平，啟動(dòng)收發(fā)器8268，做好發(fā)送數(shù)據(jù)的準(zhǔn)備（3）T3狀態(tài)?存儲器或I/O端口做好接收準(zhǔn)備，則在T3期間將數(shù)據(jù)放DB上，在T3結(jié)束時(shí)，CPU將AD15-AD0上數(shù)據(jù)寫入到存儲器或I/O設(shè)備中（4）TW狀態(tài)?在T3狀態(tài)，存儲器或外設(shè)沒有準(zhǔn)備好接收數(shù)據(jù)，使READY=0，則CPU在T3和T4之間插入一個(gè)或幾個(gè)TW狀態(tài)，直到設(shè)備準(zhǔn)備好READY=1為止。（5）T4狀態(tài)數(shù)據(jù)從DB上被撤除，各種控制信號和狀態(tài)信號進(jìn)入無效狀態(tài)，CPU完成了對存儲器或I/O設(shè)備的寫操作圖2-10CPU往存儲器或I/O端口寫數(shù)據(jù)的時(shí)序78例8086CPU工作于最小模式，試指出當(dāng)CPU完成將AH的內(nèi)容送到物理地址為91001H的存儲單元操作時(shí)，以下哪些信號應(yīng)為低電平：、、、、。若CPU完成的是將物理地址91000H單元的內(nèi)容送到AL中，則上述哪些信號應(yīng)為低電平。ARM處理器79ARMLtd成立于1990年11月前身為Acorn計(jì)算機(jī)公司主要設(shè)計(jì)ARM系列RISC處理器內(nèi)核授權(quán)ARM內(nèi)核給生產(chǎn)和銷售半導(dǎo)體的合作伙伴ARM公司不生產(chǎn)芯片另外也提供基于ARM架構(gòu)的開發(fā)設(shè)計(jì)技術(shù)軟件工具,評估板,調(diào)試工具,應(yīng)用軟件,總線架構(gòu),外圍設(shè)備單元，等等ARMOfficesWorldwide700+employeesworldwideEnglandCambridge,Maidenhead,Sheffield,BlackburnGermanyMunich FranceParis,SophiaAntipolisKoreaSeoulUSSeattle,LosGatos,WalnutCreek,Austin,Boston,SanDiegoAsiaShanghaiBeijingTaiwanJapanShin-Yokohama(Tokyo)ARMPartnershipModel數(shù)據(jù)和指令類型ARM采用的是32位架構(gòu).ARM約定:Byte： 8bitsHalfword：16bits(2byte)Word: 32bits(4byte)大部分ARMcore提供：ARM指令集（32-bit）Thumb指令集（16-bit）Jazellecores支持Javabytecode處理器工作模式ARM有7個(gè)基本工作模式:User:非特權(quán)模式，大部分任務(wù)執(zhí)行在這種模式FIQ:當(dāng)一個(gè)高優(yōu)先級（fast)中斷產(chǎn)生時(shí)將會進(jìn)入這種模式IRQ:當(dāng)一個(gè)低優(yōu)先級（normal)中斷產(chǎn)生時(shí)將會進(jìn)入這種模式Supervisor:當(dāng)復(fù)位或軟中斷指令執(zhí)行時(shí)將會進(jìn)入這種模式Abort:當(dāng)存取異常時(shí)將會進(jìn)入這種模式Undef:當(dāng)執(zhí)行未定義指令時(shí)會進(jìn)入這種模式System:使用和User模式相同寄存器集的特權(quán)模式r0r1r2r3r4r5r6r7r8r9r10r11r12r13(sp)r14(lr)r15(pc)cpsrr13(sp)r14(lr)spsrr13(sp)r14(lr)spsrr13(sp)r14(lr)spsrr13(sp)r14(lr)spsrr8r9r10r11r12r13(sp)r14(lr)spsrFIQIRQSVCUndefAbortUserModer0r1r2r3r4r5r6r7r8r9r10r11r12r13(sp)r14(lr)r15(pc)cpsrr13(sp)r14(lr)spsrr13(sp)r14(lr)spsrr13(sp)r14(lr)spsrr13(sp)r14(lr)spsrr8r9r10r11r12r13(sp)r14(lr)spsrCurrentVisibleRegistersBankedoutRegistersFIQIRQSVCUndefAbortr0r1r2r3r4r5r6r7r15(pc)cpsrr13(sp)r14(lr)spsrr13(sp)r14(lr)spsrr13(sp)r14(lr)spsrr13(sp)r14(lr)spsrr8r9r10r11r12r13(sp)r14(lr)spsrCurrentVisibleRegistersBankedoutRegistersUserIRQSVCUndefAbortr8r9r10r11r12r13(sp)r14(lr)FIQModeIRQModer0r1r2r3r4r5r6r7r8r9r10r11r12r15(pc)cpsrr13(sp)r14(lr)spsrr13(sp)r14(lr)spsrr13(sp)r14(lr)spsrr13(sp)r14(lr)spsrr8r9r10r11r12r13(sp)r14(lr)spsrCurrentVisibleRegistersBankedoutRegistersUserFIQSVCUndefAbortr13(sp)r14(lr)UndefModer0r1r2r3r4r5r6r7r8r9r10r11r12r15(pc)cpsrr13(sp)r14(lr)spsrr13(sp)r14(lr)spsrr13(sp)r14(lr)spsrr13(sp)r14(lr)spsrr8r9r10r11r12r13(sp)r14(lr)spsrCurrentVisibleRegistersBankedoutRegistersUserFIQIRQSVCAbortr13(sp)r14(lr)SVCModer0r1r2r3r4r5r6r7r8r9r10r11r12r15(pc)cpsrr13(sp)r14(lr)spsrr13(sp)r14(lr)spsrr13(sp)r14(lr)spsrr13(sp)r14(lr)spsrr8r9r10r11r12r13(sp)r14(lr)spsrCurrentVisibleRegistersBankedoutRegistersUserFIQIRQUndefAbortr13(sp)r14(lr)AbortModer0r1r2r3r4r5r6r7r8r9r10r11r12r15(pc)cpsrr13(sp)r14(lr)spsrr13(sp)r14(lr)spsrr13(sp)r14(lr)spsrr13(sp)r14(lr)spsrr8r9r10r11r12r13(sp)r14(lr)spsr當(dāng)前可見寄存器備用寄存器UserFIQIRQSVCUndefr13(sp)r14(lr)ARM寄存器寄存器組織概要User

mode

r0-r7,

r15,

and

cpsrr8r9r10r11r12r13(sp)r14(lr)spsrFIQr8r9r10r11r12r13(sp)r14(lr)r15(pc)cpsrr0r1r2r3r4r5r6r7Userr13(sp)r14(lr)spsrIRQUser

mode

r0-r12,

r15,

and

cpsrr13(sp)r14(lr)spsrUndefUser

mode

r0-r12,

r15,

and

cpsrr13(sp)r14(lr)spsrSVCUser

mode

r0-r12,

r15,

and

cpsrr13(sp)r14(lr)spsrAbortUser

mode

r0-r12,

r15,

and

cpsrThumbstateLowregistersThumbstateHighregistersNote:System模式使用user模式寄存器集ARM寄存器ARM有37個(gè)32-Bits長的寄存器.1個(gè)用作PC(programcounter)1個(gè)用作CPSR(currentprogramstatusregister)5個(gè)用作SPSR(savedprogramstatusregisters)30個(gè)通用寄存器當(dāng)前處理器的模式?jīng)Q定著哪組寄存器可操作.任何模式都可以存?。合鄳?yīng)的r0-r12子集相應(yīng)的r13(thestackpointer,sp)andr14(thelinkregister,lr)相應(yīng)的r15

(

theprogramcounter,pc)相應(yīng)的CPSR(currentprogramstatusregister,cpsr)特權(quán)模式(除system模式)還可以存??；相應(yīng)的spsr(savedprogramstatusregister)程序狀態(tài)寄存器條件位：N=

NegativeresultfromALUZ=ZeroresultfromALUC=ALUoperationCarriedoutV=ALUoperationoVerflowedQ位：僅ARM5TE/J架構(gòu)支持指示飽和狀態(tài)J位僅ARM5TE/J架構(gòu)支持J=1:處理器處于Jazelle狀態(tài)中斷禁止位：I=1:禁止IRQ.F=1:禁止FIQ.TBit僅ARMxT架構(gòu)支持T=0:處理器處于ARM狀態(tài)T=1:處理器處于Thumb狀態(tài)Mode位：處理器模式位2731NZCVQ2867IFTmode1623

815

54024fsxc

UndefinedJ當(dāng)處理器執(zhí)行在ARM狀態(tài):所有指令32bits寬所有指令必須word對齊所以pc值由bits[31:2]決定,bits[1:0]未定義(所以指令不能halfword/byte對齊).當(dāng)處理器執(zhí)行在Thumb狀態(tài):所有指令16bits寬所有指令必須halfword對齊所以pc值由bits[31:1]決定,bits[0]未定義(所以指令不能byte對齊).程序指針PC(r15)VectorTable異常處理當(dāng)異常產(chǎn)生時(shí),ARMcore: