第五章中央處理器

第五章中央處理器第一頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五第5章中央處理器5.1CPU的組成和功能 5.7流水CPU5.2

指令周期 5.8RISCCPU5.3時(shí)序產(chǎn)生器和控制方式 5.4微程序控制器 5.5硬布線控制器5.6傳統(tǒng)CPU第二頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五5.1CPU的功能和組成

當(dāng)代主流計(jì)算機(jī)所遵循的仍然是馮.諾依曼的“存儲(chǔ)程序、程序控制”思想

程序告訴計(jì)算機(jī)：應(yīng)該逐步執(zhí)行什么操作；在什么地方找到用來(lái)操作的數(shù)據(jù)，結(jié)果存到何處等

中央處理器是控制計(jì)算機(jī)自動(dòng)完成取出指令和執(zhí)行指令任務(wù)的部件。它是計(jì)算機(jī)的核心部件，通常簡(jiǎn)稱為CPU（CentralProcessingUnit）第三頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五5.1.1CPU的功能

★指令控制

保證機(jī)器按程序規(guī)定的順序取出執(zhí)行★操作控制

CPU產(chǎn)生每條指令所對(duì)應(yīng)的操作信號(hào)，并把各種操作信號(hào)送往相應(yīng)的部件，從而控制這些部件按指令的要求進(jìn)行動(dòng)作★時(shí)間控制

對(duì)各種操作的實(shí)施時(shí)間進(jìn)行定時(shí)★數(shù)據(jù)加工

對(duì)數(shù)據(jù)進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算處理第四頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五5.1.2CPU的基本組成控制器完成對(duì)整個(gè)計(jì)算機(jī)系統(tǒng)操作的協(xié)調(diào)與指揮。

(1)控制機(jī)器從內(nèi)存中取出一條指令，并指出下一條指令在內(nèi)存中的位置；(2)對(duì)指令進(jìn)行譯碼，并產(chǎn)生相應(yīng)的操作控制信號(hào)，送往相應(yīng)的部件，啟動(dòng)規(guī)定的動(dòng)作；(3)指揮并控制CPU、內(nèi)存與輸入/輸出（I/O）設(shè)備之間數(shù)據(jù)流動(dòng)的方向運(yùn)算器是數(shù)據(jù)加工處理部件，所進(jìn)行的全部操作由控制器發(fā)出的控制信號(hào)指揮

(1)執(zhí)行所有的算術(shù)運(yùn)算；(2)執(zhí)行所有的邏輯運(yùn)算，并進(jìn)行邏輯測(cè)試第五頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五算術(shù)邏輯單元狀態(tài)條件寄存器程序計(jì)數(shù)器PC地址寄存器AR地址總線ABUS數(shù)據(jù)總線DBUS累加器AC存儲(chǔ)器I/OCPUALU指令寄存器IR指令譯碼器操作控制器時(shí)序產(chǎn)生器時(shí)鐘狀態(tài)反饋取指控制執(zhí)行控制ccccc緩沖寄存器DRCPU的基本模型第六頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五5.1.3CPU中的主要寄存器

數(shù)據(jù)緩沖寄存器（DR）暫時(shí)存放由內(nèi)存讀出或?qū)懭氲闹噶罨驍?shù)據(jù)字指令寄存器（IR）保存當(dāng)前正在執(zhí)行的一條指令程序計(jì)數(shù)器（PC）確定下一條指令的地址地址寄存器（AR）保存當(dāng)前CPU所訪問(wèn)的內(nèi)存單元的地址累加寄存器（AC）最常使用的一個(gè)通用寄存器狀態(tài)條件寄存器（PSW）保存由算術(shù)和邏輯指令的結(jié)果建立的各種條件碼第七頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五5.1.4操作控制器與時(shí)序產(chǎn)生器

操作控制器在各寄存器之間建立數(shù)據(jù)通路（傳送信息的通路）操作控制器的功能:就是根據(jù)指令操作碼和時(shí)序信號(hào)，產(chǎn)生各種操作控制信號(hào)，以便正確地建立數(shù)據(jù)通路，從而完成取指令和執(zhí)行指令的控制硬布線控制器微程序控制器時(shí)序產(chǎn)生器產(chǎn)生并發(fā)出計(jì)算機(jī)所需要的時(shí)序控制信號(hào)第八頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五5.2

指令周期—讀取指令指令地址送入主存地址寄存器讀主存，讀出內(nèi)容送入指定的寄存器—分析指令—按指令規(guī)定內(nèi)容執(zhí)行指令不同指令的操作步驟數(shù)和具體操作內(nèi)容差異很大—檢查有無(wú)中斷請(qǐng)求若無(wú)，則轉(zhuǎn)入下一條指令的執(zhí)行過(guò)程形成下一條指令地址指令的執(zhí)行過(guò)程取指令執(zhí)行指令第九頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五5.2.1指令周期的基本概念

指令周期

:

CPU從內(nèi)存取出一條指令并執(zhí)行完這條指令的時(shí)間總和CPU周期

:

又稱機(jī)器周期（總線周期），CPU訪問(wèn)內(nèi)存所花的時(shí)間較長(zhǎng)，因此用CPU從內(nèi)存讀取一條指令字的所需的最短時(shí)間來(lái)定義時(shí)鐘周期

:

通常稱為節(jié)拍脈沖或T周期。一個(gè)CPU周期包含若干個(gè)時(shí)鐘周期T

相互關(guān)系：

1個(gè)指令周期=若干個(gè)CPU周期

1個(gè)CPU周期=若干T周期

取指時(shí)間＋執(zhí)行指令時(shí)間第十頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五指令周期·CPU周期·時(shí)鐘周期第十一頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五020

CLA ；累加器清0021

ADD30 ；（AC）+（30）→AC

022

STA40 ；（AC）→(40)023

NOP ；空操作

024

JMP21 ；21→PC…030000006 ;數(shù)據(jù)…040存和數(shù) ;數(shù)據(jù)5條典型指令構(gòu)成的簡(jiǎn)單程序第十二頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五一個(gè)CPU周期一個(gè)CPU周期取指令階段執(zhí)行指令階段開(kāi)始取指令PC+1對(duì)指令譯碼執(zhí)行指令取下條指令PC+15.2.2CLA指令的指令周期第十三頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五取出CLA指令算術(shù)邏輯單元狀態(tài)條件寄存器程序計(jì)數(shù)器PC地址寄存器AR地址總線ABUS數(shù)據(jù)總線DBUS累加器AC緩沖寄存器DRCPUALU指令寄存器IR指令譯碼器操作控制器時(shí)序產(chǎn)生器時(shí)鐘狀態(tài)反饋取指控制執(zhí)行控制cccc+10000202021222324303140CLAADD30STA40NOPJMP21000006000020CLACLA000021第十四頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五算術(shù)邏輯單元狀態(tài)條件寄存器程序計(jì)數(shù)器PC地址寄存器AR地址總線ABUS數(shù)據(jù)總線DBUS累加器AC緩沖寄存器DRCPUALU指令寄存器IR指令譯碼器操作控制器時(shí)序產(chǎn)生器時(shí)鐘狀態(tài)反饋取指控制執(zhí)行控制cccc+12021222324303140CLAADD30STA40NOPJMP21000006000020CLACLA000021000000執(zhí)行CLA指令第十五頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五5.2.3ADD指令的指令周期一個(gè)CPU周期一個(gè)CPU周期取指令階段執(zhí)行指令階段開(kāi)始取指令PC+1對(duì)指令譯碼送操作數(shù)地址取下條指令PC+1取出操作數(shù)執(zhí)行加操作一個(gè)CPU周期第十六頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五算術(shù)邏輯單元狀態(tài)條件寄存器程序計(jì)數(shù)器PC地址寄存器AR地址總線ABUS數(shù)據(jù)總線DBUS累加器AC緩沖寄存器DRCPUALU指令寄存器IR指令譯碼器操作控制器時(shí)序產(chǎn)生器時(shí)鐘狀態(tài)反饋取指控制執(zhí)行控制cccc+12021222324303140CLAADD30STA40NOPJMP21000006000021ADDADD300000210000220000300000060+6=6000006取出并執(zhí)行ADD指令第十七頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五5.2.4STA指令的指令周期

第十八頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五算術(shù)邏輯單元狀態(tài)條件寄存器程序計(jì)數(shù)器PC地址寄存器AR地址總線ABUS數(shù)據(jù)總線DBUS累加器AC緩沖寄存器DRCPUALU指令寄存器IR指令譯碼器操作控制器時(shí)序產(chǎn)生器時(shí)鐘狀態(tài)反饋取指控制執(zhí)行控制cccc+120212223243040CLAADD30STA40NOPJMP21000006000022STASTA40000022000023000040000006000006000006取出并執(zhí)行STA指令第十九頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五5.2.5NOP指令和JMP指令的指令周期第二十頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五算術(shù)邏輯單元狀態(tài)條件寄存器程序計(jì)數(shù)器PC地址寄存器AR地址總線ABUS數(shù)據(jù)總線DBUS累加器AC緩沖寄存器DRALU指令寄存器IR指令譯碼器操作控制器時(shí)序產(chǎn)生器時(shí)鐘狀態(tài)反饋取指控制執(zhí)行控制cccc+120212223243040CLAADD30STA40NOPJMP21000006000024JMP21JMP21000024000021000006000006000025000021取出并執(zhí)行JMP指令第二十一頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五5.2.7用方框圖語(yǔ)言表示指令周期用方框圖語(yǔ)言表示指令周期在進(jìn)行計(jì)算機(jī)設(shè)計(jì)時(shí)，可以采用方框圖語(yǔ)言來(lái)表示一條指令的指令周期。一個(gè)方框代表一個(gè)CPU周期，方框中的內(nèi)容表示數(shù)據(jù)通路的操作或某種控制。一個(gè)菱形符號(hào)代表某種判別或測(cè)試，不過(guò)時(shí)間它依附于它前面一個(gè)方框的CPU周期，而不單獨(dú)占用一個(gè)CPU周期。符號(hào)“~”代表一個(gè)公操作。第二十二頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五~~PC→AR→ABUSDBUS→DR→IRPC+1譯碼或測(cè)試0→ACIR→ARIR→ARIR→PCPC→ARAR→ABUSDBUS→DRRD→ALUALU→ACAR→ABUSAC→DRDR→DBUS~~~CLAADDSTAJMPNOP第二十三頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五指令周期小結(jié)：各類信息的傳送路徑指令：M-----DR-----DBUS-----IR地址：PC----ABUS---AR------（取決于尋址方式）數(shù)據(jù)：寄存器----寄存器總線直接傳送寄存器----存儲(chǔ)器Ri----DBUS----DR-----M存儲(chǔ)器----寄存器M-----DR------BUS----Ri第二十四頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五例：如圖所示為雙總線結(jié)構(gòu)機(jī)器的數(shù)據(jù)通路，IR為指令寄存器，PC為程序計(jì)數(shù)器(具有自增功能)，M為主存(受R/W信號(hào)控制)，AR為地址寄存器，DR為數(shù)據(jù)緩沖寄存器，ALU由加、減控制信號(hào)決定完成何種操作，控制信號(hào)G控制的是一個(gè)門電路。另外，線上標(biāo)注有小圈表示有控制信號(hào)，例中yi表示y寄存器的輸入控制信號(hào)，R1o為寄存器R1的輸出控制信號(hào)，未標(biāo)字符的線為直通線，不受控制。1.“ADDR2，R0”指令完成（R0）+（R2）→R0功能操作。假設(shè)該指令的地址已放入PC中。2.“SUBR1，R3”指令完成（R3）-（R1）→R3的功能操作。第二十五頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五IRPCARDRR0R1R2R3MABALUIRiIRoPCiPCoARiDRiDRoR0iR0oR3iR3oXiYiA總線B總線G+-R/W第二十六頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五PC→ARM→DRDR→IRR2→YR0→XR0+R2→R0~PC→ARM→DRDR→IRR3→YR1→XR3+R1→R3~PC0，G，ARiDR0，G，IRiR20，G，YiR00，G，Xi+，G，R0i

R/W=RR3o，G，YiR1o，G，Xi-，G，R3i第二十七頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五5.2續(xù)CPU模型第二十八頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五5.2.2續(xù)MOV指令的指令周期取指周期執(zhí)行周期第二十九頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五5.2.2MOV指令的指令周期-取指①程序計(jì)數(shù)器PC中裝入第一條指令地址101（八進(jìn)制）；②PC的內(nèi)容被放到指令地址總線ABUS（I）上，對(duì)指存進(jìn)行譯碼，并啟動(dòng)讀命令；③從101號(hào)地址讀出的MOV指令通過(guò)指令總線IBUS裝入指令寄存器IR；④程序計(jì)數(shù)器內(nèi)容加1，變成102，為取下一條指令做好準(zhǔn)備；⑤指令寄存器中的操作碼（OP）被譯碼；⑥CPU識(shí)別出是MOV指令，至此，取指周期即告結(jié)束。WR/RD第三十頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五5.2.2MOV指令的指令周期-執(zhí)行①操作控制器（OC）送出控制信號(hào)到通用寄存器，選擇R1（10）作源寄存器，選擇R0作目標(biāo)寄存器；②OC送出控制信號(hào)到ALU，指定ALU做傳送操作；③OC送出控制信號(hào)，打開(kāi)ALU輸出三態(tài)門，將ALU輸出送到數(shù)據(jù)總線DBUS上。注意，任何時(shí)候DBUS上只能有一個(gè)數(shù)據(jù)。④OC送出控制信號(hào)，將DBUS上的數(shù)據(jù)打入到數(shù)據(jù)緩沖寄存器DR（10）；⑤OC送出控制信號(hào)，將DR中的數(shù)據(jù)10打入到目標(biāo)寄存器R0，R0的內(nèi)容由00變?yōu)?0。至此，MOV指令執(zhí)行結(jié)束。第三十一頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五5.2.3續(xù)LAD指令的指令周期取指周期執(zhí)行周期第三十二頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五5.2.3續(xù)LAD指令的指令周期第三十三頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五5.2.4續(xù)ADD指令的指令周期第三十四頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五5.2.4ADD指令的指令周期第三十五頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五5.2.5續(xù)STO指令的指令周期第三十六頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五5.2.5STO指令的指令周期第三十七頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五5.2.6JMP指令的指令周期第三十八頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五5.2.6JMP指令的指令周期第三十九頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五5.2.7續(xù)方框圖表示指令周期取指執(zhí)行第四十頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五5.3

時(shí)序產(chǎn)生器和控制方式

用二進(jìn)制碼表示的指令和數(shù)據(jù)都放在內(nèi)存里，那么CPU是怎樣識(shí)別出它們是數(shù)據(jù)還是指令呢?

從時(shí)間上來(lái)說(shuō):取指令事件發(fā)生在指令周期的第一個(gè)CPU周期中，即發(fā)生在“取指令”階段，而取數(shù)據(jù)事件發(fā)生在指令周期的后面幾個(gè)CPU周期中，即發(fā)生在“執(zhí)行指令”階段。

從空間上來(lái)說(shuō):如果取出的代碼是指令，那么一定經(jīng)DR送往指令寄存器IR，如果取出的代碼是數(shù)據(jù)，那么一定送往運(yùn)算器。時(shí)間控制對(duì)計(jì)算機(jī)來(lái)說(shuō)是非常重要的！[思考]第四十一頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五5.3.1時(shí)序信號(hào)的作用和體制

時(shí)序信號(hào)的作用和體制計(jì)算機(jī)的協(xié)調(diào)動(dòng)作需要時(shí)間標(biāo)志，而時(shí)間標(biāo)志則是用時(shí)序信號(hào)來(lái)體現(xiàn)的。操作控制器發(fā)出的各種控制信號(hào)都是時(shí)間因素（時(shí)序信號(hào)）和空間因素（部件位置）的函數(shù)。組成計(jì)算機(jī)硬件的器件特性決定了時(shí)序信號(hào)最基本的體制是電位---脈沖制。第四十二頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五常用的操作控制器有兩種：硬布線控制器微程序控制器

第四十三頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五硬布線控制器中時(shí)序信號(hào)采用主狀態(tài)周期——節(jié)拍電位—節(jié)拍脈沖三級(jí)體制。第四十四頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五主狀態(tài)周期（指令周期）：包含若干個(gè)節(jié)拍周期，可以用一個(gè)觸發(fā)器的狀態(tài)持續(xù)時(shí)間來(lái)表示。節(jié)拍電位（機(jī)器周期）：表示一個(gè)CPU周期的時(shí)間，包含若干個(gè)節(jié)拍脈沖，表示較大的時(shí)間單位。節(jié)拍脈沖（時(shí)鐘周期）：表示較小的時(shí)間單位。第四十五頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五節(jié)拍脈沖節(jié)拍電位1主狀態(tài)周期節(jié)拍電位2主狀態(tài)周期-節(jié)拍電位-節(jié)拍脈沖第四十六頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五微程序控制中時(shí)序信號(hào)采用節(jié)拍電位——節(jié)拍脈沖二級(jí)體制。觸發(fā)器數(shù)據(jù)，電位控制信號(hào)，脈沖數(shù)據(jù)準(zhǔn)備好后，以電位的方式送觸發(fā)器（可執(zhí)行保存），當(dāng)控制信號(hào)來(lái)到后進(jìn)用一個(gè)脈沖信號(hào)即可把數(shù)據(jù)裝入觸發(fā)器。第四十七頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五微程序控制器時(shí)序信號(hào)產(chǎn)生器的組成時(shí)鐘源環(huán)形脈沖發(fā)生器節(jié)拍脈沖和讀/寫時(shí)序的譯碼啟停控制邏輯第四十八頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五數(shù)據(jù)準(zhǔn)備好后，以電位的方式送觸發(fā)器控制信號(hào)來(lái)到后，用一個(gè)脈沖信號(hào)把數(shù)據(jù)裝入觸發(fā)器數(shù)據(jù)：電位控制信號(hào)：脈沖節(jié)拍電位-節(jié)拍脈沖第四十九頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五

IORQMREQRDWET1T2T3T4

IORQ°MREQ°RD°WE°T1°T2°T3°T4°MERQ’IORQ’RD’WR’Φ提供頻率穩(wěn)定且電平匹配的方波時(shí)鐘脈沖信號(hào)由石英晶體振蕩器組成產(chǎn)生一組有序的間隔相等或不等的脈沖序列啟動(dòng)停機(jī)5.3.2時(shí)序信號(hào)產(chǎn)生器

啟停控制邏輯節(jié)拍脈沖和讀寫時(shí)序譯碼邏輯環(huán)形脈沖發(fā)生器時(shí)鐘脈沖源第五十頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五控制方式同步控制方式：在任何情況下，已定的指令在執(zhí)行時(shí)所需的機(jī)器周期數(shù)和時(shí)鐘周期數(shù)都是固定不變的。__采用完全統(tǒng)一的機(jī)器周期執(zhí)行各種不同的指令。這意味這所有指令周期具有相同的節(jié)拍電位和相同的節(jié)拍脈沖數(shù)。__采用不定長(zhǎng)的機(jī)器周期。__中央控制和局部控制相結(jié)合。中央控制：就是將大部分指令安排在固定的機(jī)器周期完成。局部控制：對(duì)少數(shù)復(fù)雜的指令采用另外的時(shí)序進(jìn)行定時(shí)。

第五十一頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五同步控制方式：時(shí)鐘微操作信號(hào)1微操作信號(hào)2第五十二頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五異步控制方式：每條指令、每個(gè)操作控制信號(hào)需要多少時(shí)間就占用多少時(shí)間。這意味著每條指令的指令周期可由多少不等的機(jī)器周期數(shù)組成。第五十三頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五異步控制方式命令1命令2操作信號(hào)1回答1操作信號(hào)2回答2命令3第五十四頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五聯(lián)合控制方式：將同步控制方式和異步控制方式相結(jié)合的方式。情況（1）大部分操作序列安排在固定的機(jī)器周期中，對(duì)某些時(shí)間難以確定的操作則以執(zhí)行部件的“回答”信號(hào)作為本次操作的結(jié)束；情況（2）機(jī)器周期的節(jié)拍脈沖數(shù)固定，但是各條指令周期的機(jī)器周期數(shù)不固定。第五十五頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五小結(jié)控制器的組成：指令部件程序計(jì)數(shù)器PC指令寄存器指令譯碼器時(shí)序部件脈沖源及啟停邏輯時(shí)序信號(hào)形成部件控制方式第五十六頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五5.4微程序控制器發(fā)展微程序的概念和原理是由英國(guó)劍橋大學(xué)的M·V·Wilkes教授于1951年在曼徹斯特大學(xué)計(jì)算機(jī)會(huì)議上首先提出來(lái)的，當(dāng)時(shí)還沒(méi)有合適的存放微程序的控制存儲(chǔ)器的元件。到1964年，IBM公司在IBM360系列機(jī)上成功地采用了微程序設(shè)計(jì)技術(shù)。20世紀(jì)70年代以來(lái)，由于VLSI技術(shù)的發(fā)展，推動(dòng)了微程序設(shè)計(jì)技術(shù)的發(fā)展和應(yīng)用。目前，從大型機(jī)到小型機(jī)、微型機(jī)都普遍采用了微程序設(shè)計(jì)技術(shù)。第五十七頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五微程序控制器的基本思想：將微操作控制信號(hào)按一定規(guī)則進(jìn)行信息編碼（代碼化）形成控制字（微指令），一條機(jī)器指令對(duì)應(yīng)一段“程序”，該程序存放在控制存儲(chǔ)器中，因?yàn)椤俺绦颉钡闹噶罱Y(jié)果是實(shí)現(xiàn)一條機(jī)器指令的功能，所以稱為“指令的微程序”。第五十八頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五1）、微命令：控制部件向執(zhí)行部件發(fā)出的各種控制命令叫作微命令，它是構(gòu)成控制序列的最小單位。例如：打開(kāi)或關(guān)閉某個(gè)控制門的電位信號(hào)、某個(gè)寄存器的打入脈沖等。微命令是控制計(jì)算機(jī)各部件完成某個(gè)基本微操作的命令。2）、微操作：是微命令的操作過(guò)程。微命令和微操作是一一對(duì)應(yīng)的。微命令是微操作的控制信號(hào)，微操作是微命令的操作過(guò)程。微操作是執(zhí)行部件中最基本的操作。微命令和微操作第五十九頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五由于數(shù)據(jù)通路的結(jié)構(gòu)關(guān)系，微操作可分為相容的和互斥的兩種：互斥的微操作，是指不能同時(shí)或不能在同一個(gè)節(jié)拍內(nèi)并行執(zhí)行的微操作?？梢跃幋a相容的微操作，是指能夠同時(shí)或在同一個(gè)節(jié)拍內(nèi)并行執(zhí)行的微操作。必須各占一位舉一個(gè)例子看一下：見(jiàn)下圖第六十頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五ALUR1R2R3Cy+

-MDR468579123第六十一頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五2、微指令和微程序3）、微指令：把在同一CPU周期內(nèi)并行執(zhí)行的微操作控制信息，存儲(chǔ)在控制存儲(chǔ)器里，稱為一條微指令（Microinstruction）。它是微命令的組合，微指令存儲(chǔ)在控制器中的控制存儲(chǔ)器中一條微指令通常至少包含兩大部分信息：操作控制字段，又稱微操作碼字段，用以產(chǎn)生某一步操作所需的各個(gè)微操作控制信號(hào)。某位為1，表明發(fā)微指令微指令發(fā)出的控制信號(hào)都是節(jié)拍電位信號(hào)，持續(xù)時(shí)間為一個(gè)CPU周期微命令信號(hào)還要引入時(shí)間控制順序控制字段，又稱微地址碼字段，用以控制產(chǎn)生下一條要執(zhí)行的微指令地址。第六十二頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五微指令的格式：．．．．．．．．．．．．．．．．．．．．．．．１２３4567891011121314151617181920212223LDR1’LDR2’LDR3’R1→YR2→XR2→YR1→XDR→XR3→Y+M-RD’LDDR’LDIR’LDAR’PC+1P1P2直接地址操作控制順序控制第六十三頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五程序機(jī)器指令1機(jī)器指令2機(jī)器指令i機(jī)器指令n……..………微指令2微指令1微指令i微指令n……..……..微程序4）微程序：一條機(jī)器指令的功能是用許多條微指令組成的序列來(lái)實(shí)現(xiàn)的，這個(gè)微指令序列稱為微程序。第六十四頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五微命令→指令系統(tǒng)

指令系統(tǒng)＝所有指令，指令＝微程序微程序＝若干微指令，微指令＝一組微命令微命令→微操作第六十五頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五3、微程序控制器原理圖控制存儲(chǔ)器地址譯碼微地址寄存器OPP字段控制字段地址轉(zhuǎn)移邏輯狀態(tài)條件指令寄存器微命令信號(hào)

第六十六頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五1）控制存儲(chǔ)器：用來(lái)存放實(shí)現(xiàn)全部指令系統(tǒng)的微程序。是一種高速存儲(chǔ)器。微地址：人們常把全部指令的控制字存放在一個(gè)高速存儲(chǔ)器中，即控制存儲(chǔ)器中（簡(jiǎn)稱控存），控存的一個(gè)單元的內(nèi)容即控制字代表了某一個(gè)節(jié)拍的一組微操作控制信號(hào)的信息，而把控存單元的地址稱為“微地址”。第六十七頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五2）微指令寄存器：

包括：微地址寄存器和微命令寄存器兩部分。用來(lái)存放由控制存儲(chǔ)器讀出的一條微指令信息。3）微地址轉(zhuǎn)移邏輯：自動(dòng)完成修改微地址的任務(wù)。第六十八頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五微程序控制器——工作過(guò)程

微程序控制器的工作過(guò)程實(shí)質(zhì)上就是在微程序控制器的控制下，計(jì)算機(jī)執(zhí)行機(jī)器指令的過(guò)程。從控存中取出一段“取機(jī)器指令”用的微程序，稱為取指微程序，這是一段公用的微操作，其首址通常放在“0”號(hào)微地址單元。該微程序完成從主存中讀取機(jī)器指令并送往指令寄存器。機(jī)器指令操作碼通過(guò)微地址形成部件，產(chǎn)生對(duì)應(yīng)的微程序入口地址，并送入微地址寄存器。逐條取出對(duì)應(yīng)的微指令，每一條微指令提供一個(gè)微命令序列，控制有關(guān)的微操作。執(zhí)行完對(duì)應(yīng)于一條機(jī)器指令的一段微程序后，返回到取指微程序的入口，以便取出下一條機(jī)器指令。不斷重復(fù)，直至程序執(zhí)行完畢。第六十九頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五4、微程序舉例舉例：“十進(jìn)制加法”指令的微程序控制的過(guò)程。十進(jìn)制加法”指令的功能是用BCD碼來(lái)完成十進(jìn)制數(shù)的加法運(yùn)算。在十進(jìn)制運(yùn)算時(shí)，當(dāng)相加二數(shù)之和大于9時(shí)，便產(chǎn)生進(jìn)位，要進(jìn)行加6修正；當(dāng)相加二數(shù)之和小于等于9時(shí)，結(jié)果是正確的。第七十頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五

假定數(shù)a和b已存放在R1和R2兩寄存器中，數(shù)6存放在R3寄存器中。算法要求先進(jìn)行a+b+6運(yùn)算，然后判斷結(jié)果有無(wú)進(jìn)位；當(dāng)進(jìn)位標(biāo)志Cy=1不減6，當(dāng)Cy=0，減6，從而可以獲得正確的結(jié)果。第七十一頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五用BCD碼完成A+B運(yùn)算1、A=1000B=1001

1000+100110001有進(jìn)位，修正為：

10001+0110101112、A=0110B=1000A+B+6=10100有進(jìn)位，正確3、A+B+6=1101無(wú)進(jìn)位，錯(cuò)誤，修正:

1101-01100111第七十二頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五PC→AR→ABUSDBUS→DR→IR，PC+1P1R1+R2→R2R2+R3→R2R2-R3→R2P2RD0000000010101001000000010000Cy≠0Cy=0微程序流程圖~第七十三頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五第一條微指令00000000000011111100000１２３4567891011121314151617181920212223LDR1’LDR2’LDR3’R1→YR2→XR2→YR1→XDR→XR3→Y+M-RD’LDDR’LDIR’LDAR’PC+1P1P2直接地址操作控制順序控制操作控制字段有五個(gè)微命令：第16位發(fā)出LDAR’,將PC內(nèi)容送到地址寄存器AR；第13位發(fā)出RD’，第14位發(fā)出LDDR’，于是內(nèi)存執(zhí)行讀操作，從內(nèi)存取出“十進(jìn)制加法”指令放到DR中，第15位發(fā)出LDIR’，將DR中的指令再送到指令寄存器IR中，第17位發(fā)出PC+1微命令，是程序計(jì)數(shù)器加1，做好取下一條機(jī)器指令的準(zhǔn)備。第七十四頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五第二條微指令01010010010000000001001１２３4567891011121314151617181920212223LDR1’LDR2’LDR3’R1→YR2→XR2→YR1→XDR→XR3→Y+M-RD’LDDR’LDIR’LDAR’PC+1P1P2直接地址操作控制順序控制第七十五頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五第三條微指令01000100110000000010000１２３4567891011121314151617181920212223LDR1’LDR2’LDR3’R1→YR2→XR2→YR1→XDR→XR3→Y+M-RD’LDDR’LDIR’LDAR’PC+1P1P2直接地址操作控制順序控制第七十六頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五第四條微指令01000100100100000000000１２３4567891011121314151617181920212223LDR1’LDR2’LDR3’R1→YR2→XR2→YR1→XDR→XR3→Y+M-RD’LDDR’LDIR’LDAR’PC+1P1P2直接地址操作控制順序控制第七十七頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五CPU周期與微指令周期微指令周期：讀出微指令的時(shí)間加上指令該條微指令的時(shí)間。T1T2T3T4T1T2T3T4T4T4執(zhí)行微指令

微指令周期CPU周期CPU周期

讀微指令

在T4節(jié)拍脈沖期間（200ns）:取微指令；在T1的上升沿：微指令已經(jīng)取好，在T1—T3期間（600ns）：執(zhí)行微操作。所以：在一個(gè)cpu周期內(nèi)（800ns）：取址指令：占1/4cpu周期；執(zhí)行微指令：占3/4cpu周期。第七十八頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五6、機(jī)器指令和微指令的關(guān)系程序計(jì)數(shù)器pc地址寄存器緩沖寄存器指令寄存器微地址寄存器微指令寄存器主存儲(chǔ)器控制存儲(chǔ)器微命令地址譯碼器地址譯碼+1第七十九頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五取機(jī)器指令，取微指令，它們之間是什么關(guān)系?1.一條機(jī)器指令對(duì)應(yīng)一個(gè)微程序，這個(gè)微程序是由若干條微指令序列組成的。因此，一條機(jī)器指令的功能是由若干條微指令組成的序列來(lái)實(shí)現(xiàn)的。簡(jiǎn)言之，一條機(jī)器指令所完成的操作劃分成若干條微指令來(lái)完成，由微指令進(jìn)行解釋和執(zhí)行。2.從指令與微指令，程序與微程序，地址與微地址的一一對(duì)應(yīng)關(guān)系來(lái)看，前者與內(nèi)存儲(chǔ)器有關(guān)，后者與控制存儲(chǔ)器有關(guān)。3.每一個(gè)CPU周期對(duì)應(yīng)一條微指令。第八十頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五7、微程序設(shè)計(jì)技術(shù)設(shè)計(jì)微指令結(jié)構(gòu)應(yīng)當(dāng)追求的目標(biāo)是：1、有利于縮短微指令長(zhǎng)度；2、有利于減小控制存儲(chǔ)器的容量；3、有利于提高微程序的執(zhí)行速度；4、有利于對(duì)微指令的修改；5、有利于提高微程序設(shè)計(jì)的靈活性；第八十一頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五微命令編碼直接編碼法字段直接編譯法字段間接編譯法第八十二頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五直接編碼法在微指令的操作控制字段中每一個(gè)微命令都用一位信息表示，對(duì)應(yīng)于一種微操作。設(shè)計(jì)微指令時(shí)，選用或不選用某個(gè)微命令，只要將表示該微命令的相應(yīng)位設(shè)置成“1”或“0”就可以了。因此，微命令的產(chǎn)生不必經(jīng)過(guò)譯碼，所需的控制信號(hào)直接送到相應(yīng)的控制點(diǎn)。特點(diǎn)：直觀、不必譯碼、速度快微指令的長(zhǎng)度太長(zhǎng)，不好記憶，占用空間大．．．．．．．．．．．．．．．．．．．．．．.１２３4567891011121314151617181920212223LDR1’LDR2’LDR3’R1→YR2→XR2→YR1→XDR→XR3→Y+M-RD’LDDR’LDIR’LDAR’PC+1P1P2直接地址操作控制順序控制第八十三頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五編譯表示法將微指令的控制字段分為若干個(gè)小字段，每個(gè)字段分別編碼，每種編碼代表一種微命令。把一組相斥性的微命令信號(hào)組成一個(gè)小組(即一個(gè)字段)，然后通過(guò)小組(字段）譯碼器對(duì)每一個(gè)微命令信號(hào)進(jìn)行譯碼，譯碼輸出作為操作控制信號(hào)，其微指令結(jié)構(gòu)如下圖所示。第八十四頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五……………….譯碼譯碼譯碼………控制字段地址字段微命令微命令微命令uIR

采用字段譯碼的編碼方法，可以用較小的二進(jìn)制信息位表示較多的微命令信號(hào)。例如3位二進(jìn)位譯碼后可表示7個(gè)微命令，4位二進(jìn)制位譯碼后可表示15個(gè)微命令。與直接控制法相比，字譯碼控制法可使微指令字大大縮短，但由于增加譯碼電路，使微程序的執(zhí)行速度稍稍減慢。第八十五頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五

例如，某機(jī)器指令系統(tǒng)總共需要256個(gè)微命令，采用直接編碼法，微指令的操作控制字段需256位，采用編譯表示法，如將控制字段分成4位一段，共16段，每個(gè)字段經(jīng)一個(gè)譯碼器輸出，可獲得16個(gè)微命令，總共16段就可獲得256個(gè)微命令。微指令的操作控制字段僅64位。第八十六頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五編碼表示法的分段原則：相斥性位命令分在同一字段內(nèi)，相容性命令分在不同的字段內(nèi)。前者可提高信息位的利用率，縮短微指令字長(zhǎng)；后者有利于實(shí)現(xiàn)并行操作，加快指令的執(zhí)行速度。一般將同類操作中互斥的微命令劃分在同一個(gè)字段中。每個(gè)小字段包含的信息位不能太多，一般不超過(guò)6位，否則將增加譯碼線路的復(fù)雜性和譯碼時(shí)間。第八十七頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五混合表示法這種方法是把直接表示法與字段編碼法混合使用，以便能綜合考慮指令字長(zhǎng)、靈活性、執(zhí)行微程序速度等方面的要求。另外,在微指令中還可附設(shè)一個(gè)常數(shù)字段。該常數(shù)可作為操作數(shù)送入ALU運(yùn)算，也可作為計(jì)數(shù)器初值用來(lái)控制微程序循環(huán)次數(shù)。第八十八頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五微地址的形成方法根據(jù)機(jī)器指令操作碼找到相應(yīng)機(jī)器指令所對(duì)應(yīng)的微程序的入口地址。后繼微地址的產(chǎn)生計(jì)數(shù)器方式斷定方式（下址字段方式）第八十九頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五計(jì)數(shù)器方式：設(shè)置一個(gè)微程序計(jì)數(shù)器uPC，在順序執(zhí)行微指令時(shí)，后繼微指令地址由現(xiàn)行微地址加上一個(gè)增量來(lái)實(shí)現(xiàn)。遇到轉(zhuǎn)移時(shí)，由微指令給出轉(zhuǎn)移微地址。第九十頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五用計(jì)數(shù)器方式實(shí)現(xiàn)的微程序控制單元結(jié)構(gòu)uPC轉(zhuǎn)移部分控制存儲(chǔ)器uPC指令寄存器入口地址及轉(zhuǎn)移地址產(chǎn)生器條件碼狀態(tài)標(biāo)志第九十一頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五計(jì)數(shù)器方式的優(yōu)點(diǎn)是微指令字較短，便于編寫微程序，后繼微地址產(chǎn)生機(jī)構(gòu)比較簡(jiǎn)單；缺點(diǎn)是執(zhí)行速度低，原因是計(jì)數(shù)器方式不易直接實(shí)現(xiàn)對(duì)應(yīng)于各個(gè)測(cè)試條件的多路轉(zhuǎn)移，而微程序的主要特點(diǎn)是存在大量的分支。第九十二頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五多路轉(zhuǎn)移方式一條微指令具有多個(gè)轉(zhuǎn)移分支的能力稱為多路轉(zhuǎn)移。在多路轉(zhuǎn)移方式中，當(dāng)微程序不產(chǎn)生分支時(shí)，后繼微地址直接由微指令的順序控制字段給出；當(dāng)微程序出現(xiàn)分支時(shí)，有若干“后選”微地址可供選擇：即按順序控制字段的“判別測(cè)試”標(biāo)志和“狀態(tài)條件”信息來(lái)選擇其中一個(gè)微地址?！盃顟B(tài)條件”有n位標(biāo)志，可實(shí)現(xiàn)微程序2的n次方路轉(zhuǎn)移，涉及微地址寄存器的n位。多路轉(zhuǎn)移方式的特點(diǎn)是：能以較短的順序控制字段配合，實(shí)現(xiàn)多路并行轉(zhuǎn)移，靈活性好，速度較快，但轉(zhuǎn)移地址邏輯需要用組合邏輯方法設(shè)計(jì)。第九十三頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五斷定方式（下址字段法）所謂斷定方式是指后繼微指令地址可由設(shè)計(jì)者指定或由設(shè)計(jì)者指定的測(cè)試判斷字段控制生產(chǎn)。在這種方式中，當(dāng)微程序不產(chǎn)生分支時(shí)，后繼微指令地址直接由微指令的順序控制字段給出；當(dāng)微程序出現(xiàn)分支時(shí)，按順序控制字段給出的測(cè)試判別字段和狀態(tài)條件來(lái)形成后繼微地址。這種方式因?yàn)橐谖⒅噶罡袷街性O(shè)置一個(gè)字段用來(lái)指明下一條要執(zhí)行的微指令地址，所以也稱為下址字段法。第九十四頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五用斷定方式實(shí)現(xiàn)的微程序控制單元結(jié)構(gòu)

指令寄存器IRPLA微地址修改邏輯+控制存儲(chǔ)器uAR下址uIR測(cè)試條件碼狀態(tài)標(biāo)志第九十五頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五uOP測(cè)試判別下址2400下址01按地址轉(zhuǎn)移10按Z轉(zhuǎn)移11空如：采用斷定方式的微指令格式如下：第九十六頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五微指令格式水平型微指令垂直型微指令第九十七頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五水平型微指令：一次能定義并執(zhí)行多個(gè)并行操作微命令的微指令，叫做水平型微指令?；咎卣鳎何⒅噶钭州^長(zhǎng)一條微指令能控制數(shù)據(jù)通路中多個(gè)功能部件并行操作。微命令的編碼簡(jiǎn)單，盡可能使微命令與控制門之間具有直接對(duì)應(yīng)關(guān)系。格式如下：控制字段判別測(cè)試字段下地址字段第九十八頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五垂直型微指令：在微指令中設(shè)置微操作碼字段，采用為操作碼編譯法，由操作碼規(guī)定微指令的功能，在一條微指令中只有一、兩個(gè)微操作命令稱為垂直型微指令?；咎卣鳎何⒅噶钭侄?。微指令的并行操作能力有限，一條微指令只能控制數(shù)據(jù)通路中的一、兩個(gè)信息傳送。微指令編碼比較復(fù)雜，全部微命令組成一個(gè)微操作碼字段，經(jīng)過(guò)完全譯碼，微指令的各個(gè)二進(jìn)制位與數(shù)據(jù)通路的各個(gè)控制點(diǎn)之間完全不存在直接對(duì)應(yīng)關(guān)系。第九十九頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五設(shè)微指令字長(zhǎng)為16位，微操作碼3位。(1)寄存器-寄存器傳送型微指令

其功能是把源寄存器數(shù)據(jù)送目標(biāo)寄存器。13—15位為微操作碼(下同)，源寄存器和目標(biāo)寄存器編址各5位，可指定31個(gè)寄存器。第一百頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五(2)運(yùn)算控制型微指令

其功能是選擇ALU的左、右兩輸入源信息，按ALU字段所指定的運(yùn)算功能(8種操作)進(jìn)行處理，并將結(jié)果送入暫存器中。左、右輸入源編址可指定31種信息源之一。第一百零一頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五(3)訪問(wèn)主存微指令

其功能是將主存中一個(gè)單元的信息送入寄存器或者將寄存器的數(shù)據(jù)送往主存。存儲(chǔ)器編址是指按規(guī)定的尋址方式進(jìn)行編址。第1，2位指定讀操作或?qū)懖僮?取其之一)。第一百零二頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五(4)條件轉(zhuǎn)移微指令

其功能是根據(jù)測(cè)試對(duì)象的狀態(tài)決定是轉(zhuǎn)移到D所指定的微地址單元，還是順序執(zhí)行下一條微指令。9位D字段不足以表示一個(gè)完整的微地址，但可以用來(lái)替代現(xiàn)行μPC的低位地址。測(cè)試條件字段有4位，可規(guī)定16種測(cè)試條件。101第一百零三頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五水平型微指令與垂直型微指令的比較(1)水平型微指令并行操作能力強(qiáng)，效率高，靈活性強(qiáng)，垂直型微指令則較差。(2)水平型微指令執(zhí)行一條指令的時(shí)間短，垂直型微指令執(zhí)行時(shí)間長(zhǎng)。(3)由水平型微指令解釋指令的微程序，有微指令字較長(zhǎng)而微程序短的特點(diǎn)。垂直型微指令則相反。(4)水平型微指令用戶難以掌握，而垂直型微指令與指令比較相似，相對(duì)來(lái)說(shuō)，比較容易掌握。第一百零四頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五5.5硬布線控制器

（組合邏輯控制器）基本思想：把控制部件看成作為生產(chǎn)專門固定時(shí)序控制信號(hào)的邏輯電路，而此邏輯電路以使用最少元件和取得最高操作速度為設(shè)計(jì)目標(biāo)。這種邏輯電路是一種由門電路和觸發(fā)器構(gòu)成的復(fù)雜樹(shù)形網(wǎng)絡(luò)，故稱為硬布線控制器。由于門電路多是組合邏輯電路所以也稱為組合邏輯控制器。第一百零五頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五硬布線控制器的結(jié)構(gòu)圖組合邏輯線路指令譯碼器指令寄存器節(jié)拍電位/節(jié)拍脈沖發(fā)生器微操作控制信號(hào)結(jié)果反饋信息啟動(dòng)停止時(shí)鐘復(fù)位IR

M1MiT1Ti第一百零六頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五邏輯網(wǎng)絡(luò)的輸入信號(hào)來(lái)源有三個(gè)：(1)來(lái)自指令操碼譯碼器的輸出Im；(2)來(lái)自執(zhí)行部件的反饋信息Bj；(3)來(lái)自時(shí)序產(chǎn)生器的時(shí)序信號(hào)，包括節(jié)拍電位信號(hào)M和節(jié)拍脈沖信號(hào)T。邏輯網(wǎng)絡(luò)N的輸出信號(hào)就是微操作控制信號(hào)，它用來(lái)對(duì)執(zhí)行部件進(jìn)行控制。硬布線控制器的基本原理：C=f(Im,Mi,Tk,Bj)實(shí)現(xiàn)：每一個(gè)操作控制信號(hào)與指令，時(shí)序，條件都有一個(gè)邏輯關(guān)系，用邏輯表達(dá)式描述。第一百零七頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五硬布線控制器評(píng)價(jià)：速度快電路設(shè)計(jì)太復(fù)雜增加功能不太可能第一百零八頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五時(shí)序采用三級(jí)時(shí)序，設(shè)置三個(gè)機(jī)器周期，每個(gè)機(jī)器周期可以完成一次主存的讀/寫操作，每個(gè)機(jī)器周期可分為若干個(gè)節(jié)拍，每個(gè)節(jié)拍可分為若干個(gè)脈沖。第一百零九頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五硬布線控制器的設(shè)計(jì)方法繪制指令的流程圖：以指令的執(zhí)行過(guò)程為線索，按指令類型分類，將每條指令歸納為一個(gè)微操作序列，根據(jù)操作的先后順序畫出指令流程圖。列出微操作時(shí)間表：把指令流程圖中的微操作序列合理地安排在各個(gè)機(jī)器周期的相應(yīng)節(jié)拍和脈沖中去，使他們?cè)趫?zhí)行的時(shí)間上不發(fā)生沖突。微操作的邏輯綜合：以每個(gè)微操作為單位進(jìn)行“同類項(xiàng)合并”，就是把不同指令在不同周期狀態(tài)，不同節(jié)拍和不同條件下所需要的同一微操作用邏輯關(guān)系式綜合起來(lái)，然后加以簡(jiǎn)化使邏輯表達(dá)式更為合理。第一百一十頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五硬布線控制器PC→MAR，READMDR→IRPC+1→PCADDR→MARREADADDR→MARADDR→MARREADADDR→MARREADZ=1ADDR→PCMDR→RiMDR→RiWRITEMDR→YY+Ri→ZZ→RiMDR→YY^Ri→ZZ→RiLDSTRADDANDJZ第一百一十一頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五

比較硬布線控制和微程序控制?【解答】①硬布線控制與微程序控制器相同之處是根據(jù)指令操作碼和時(shí)序信號(hào)，產(chǎn)生各種控制信號(hào)，以便正確地建立各種數(shù)據(jù)通路，完成取指令和執(zhí)行指令的控制。②硬布線控制的優(yōu)點(diǎn)是由于控制器的速度取決于電路延遲，所以速度較快。

第一百一十二頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五③硬布線控制的主要缺點(diǎn)是由于將控制部件看成專門產(chǎn)生固定時(shí)序控制信號(hào)的邏輯電路，所以把用最少元件和取得最高速度作為設(shè)計(jì)目標(biāo)。一旦設(shè)計(jì)完成，不可能通過(guò)其他的修改添加新功能。④微程序控制的主要優(yōu)點(diǎn)是同硬布線控制器相比，具有規(guī)整性、靈活性、可維護(hù)性等一系列優(yōu)點(diǎn)。⑤微程序控制的主要缺點(diǎn)是由于微程序控制器采用了存儲(chǔ)程序原理，所以每條指令都要從控存中取一次，因此影響了速度。第一百一十三頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五5.7流水CPU并行處理技術(shù)并行性的兩種含義：同時(shí)性指兩個(gè)以上事件在同一時(shí)刻發(fā)生；并發(fā)性指兩個(gè)以上事件在同一時(shí)間間隔內(nèi)發(fā)生。時(shí)間并行空間并行時(shí)間并行+空間并行第一百一十四頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五微程序控制器——設(shè)計(jì)技術(shù)微指令的執(zhí)行方式串行執(zhí)行方式取i條執(zhí)行i條取i+1條執(zhí)行i+1條微周期微周期第一百一十五頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五微程序控制器——設(shè)計(jì)技術(shù)并行執(zhí)行方式取i條執(zhí)行i條取I+1條執(zhí)行I+1條取I+2條執(zhí)行I+2條第一百一十六頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五1.時(shí)間并行

時(shí)間并行指時(shí)間重疊，在并行性概念中引入時(shí)間因素，讓多個(gè)處理過(guò)程在時(shí)間上相互錯(cuò)開(kāi)，輪流重疊地使用同一套硬件設(shè)備的各個(gè)部分，以加快硬件周轉(zhuǎn)而贏得速度。2.空間并行

空間并行指資源重復(fù)，在并行性概念中引入空間因素，以“數(shù)量取勝”為原則來(lái)大幅度提高計(jì)算機(jī)的處理速度。3.時(shí)間并行+空間并行

指時(shí)間重疊和資源重復(fù)的綜合應(yīng)用，既采用時(shí)間并行性又采用空間并行性。顯然，第三種并行技術(shù)帶來(lái)的高速效益是最好的。第一百一十七頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五流水計(jì)算機(jī)的系統(tǒng)組成

現(xiàn)代流水計(jì)算機(jī)的系統(tǒng)組成原理如下圖所示。其中CPU按流水線方式組織，通常由三部分組成：指令部件、指令隊(duì)列、執(zhí)行部件。這三個(gè)功能部件可以組成一個(gè)3級(jí)流水線。第一百一十八頁(yè)，共一百三十一頁(yè)，編輯于2023年，星期五流水CPU的時(shí)空?qǐng)D計(jì)算機(jī)的流水處理過(guò)程非常類似于工廠中的流水裝配線。為了實(shí)現(xiàn)流水，首先把輸入的任務(wù)(或過(guò)程)分割為一系列子任務(wù)，并使各