存儲(chǔ)器片選控制方法

關(guān)于存儲(chǔ)器片選控制方法第1頁，講稿共19頁，2023年5月2日，星期三存儲(chǔ)器接口的設(shè)計(jì)存儲(chǔ)器片選控制方法：

常用的片選控制方法有線選法、全譯碼法、局部譯碼法等幾種。（1）線選法線選法除將低位地址直接接片內(nèi)地址外，將余下的高位地址線，分別作為各個(gè)存儲(chǔ)器芯片的片選控制信號(hào)，如圖所示。第2頁，講稿共19頁，2023年5月2日，星期三RAM2KBRAM2KBRAM2KBCSCSCSCSCSA11A12A13A14A15D0--D7A0--A10數(shù)據(jù)總線地址總線

線選法片選控制的原理圖（3）（4）（5）RAM2KBRAM2KB（1）（2）第3頁，講稿共19頁，2023年5月2日，星期三

線選法就是用除片內(nèi)尋址外的高位地址線直接分別接至各個(gè)存儲(chǔ)芯片的片選端，當(dāng)某地址線信號(hào)為“0”時(shí)，就選中與之對應(yīng)的存儲(chǔ)芯片。第4頁，講稿共19頁，2023年5月2日，星期三A15A14A13A12A11A10------------A0地址范圍

01111007800H

01111117FFFH1011100B800H1011111BFFFH1101100C800H1101111CFFFH1110100E800H1110111EFFFH1111000F000H1111011F7FFH}}}}}存儲(chǔ)器5地址范圍存儲(chǔ)器4地址范圍存儲(chǔ)器3地址范圍存儲(chǔ)器2地址范圍存儲(chǔ)器1地址范圍存儲(chǔ)器地址的形成第5頁，講稿共19頁，2023年5月2日，星期三線選法的優(yōu)點(diǎn)是連接簡單，選擇芯片無需專門的譯碼電路。線選法的缺點(diǎn)是地址不連接，使可尋址的地址范圍減少，即尋址能力的利用率太低，使大量地址空間浪費(fèi)，在使用時(shí)要予以注意。第6頁，講稿共19頁，2023年5月2日，星期三

這種方法除了將低位地址總線直接連至各芯片的地址線外，將余下的高位地址全部譯碼，譯碼的輸出作為各芯片的片選信號(hào)，如圖所示。（2）全地址譯碼法第7頁，講稿共19頁，2023年5月2日，星期三

譯碼芯片

74LS138第8頁，講稿共19頁，2023年5月2日，星期三輸入輸出使能選擇G1G2A#G2B#CBAY7#Y6#Y5#Y4#Y3#Y2#Y1#Y0#1000001111111010000111111101100010111110111000111111011110010011101111100101110111111001101011111110011101111111其它XXX1111111174LS138功能表

第9頁，講稿共19頁，2023年5月2日，星期三4KB(1)4KB(2)4KB(16)譯碼器CSCSCSY0Y1Y15A0---A11地址總線數(shù)據(jù)總線D0---D7A15--A12全譯碼片選法原理圖....…….第10頁，講稿共19頁，2023年5月2日，星期三A15A14A13A12A11A10---------A0地址范圍

0000000Y1

0000H--0FFFH

0001

000Y2

1000H--1FFFH

0010000Y3

2000H--2FFFH

1101000Y14

D000H--DFFFH

1110000Y15

E000H--EFFFH

1111000Y16

F000H--FFFFH

存儲(chǔ)器1地址范圍存儲(chǔ)器2地址范圍存儲(chǔ)器3地址范圍存儲(chǔ)器14地址范圍存儲(chǔ)器15地址范圍全地址譯碼片選信號(hào)的形成存儲(chǔ)器16地址范圍第11頁，講稿共19頁，2023年5月2日，星期三

全譯碼法將片內(nèi)尋址外的全部高位地址線作為地址譯碼器的輸入，把經(jīng)譯碼器譯碼后的輸出作為各芯片的片選信號(hào)，將它們分別接到存儲(chǔ)芯片的片選端，以實(shí)現(xiàn)對存儲(chǔ)芯片的選擇。譯碼法的優(yōu)點(diǎn)是每片(或組)芯片的地址范圍是唯—確定的，而且是連續(xù)的，也便于擴(kuò)展，不會(huì)產(chǎn)生地址重疊的存儲(chǔ)區(qū)，但全譯碼法對譯碼電路要求較高。第12頁，講稿共19頁，2023年5月2日，星期三

當(dāng)采用線選法地址線不夠用，而又不需要全部存儲(chǔ)空間的尋址能力時(shí)，可采用這種方法。它是介于全譯碼和線選法之間的一種選址方法。（3）局部譯碼法第13頁，講稿共19頁，2023年5月2日，星期三2KB(1)2KB(2)2KB(8)譯碼器CSCSCSY0Y1Y7A0---A10地址總線數(shù)據(jù)總線D0---D7A15--A11局部譯碼片選原理圖中任三根……......第14頁，講稿共19頁，2023年5月2日，星期三

部分譯碼法是對高位地址線中的一部分(而不是全部)進(jìn)行譯碼，以產(chǎn)生各存儲(chǔ)器芯片的片選控制信號(hào)。當(dāng)采用線選法地址線不夠用，而又不需要全部存儲(chǔ)器空間的尋址能力時(shí)，可采用這種方法。

第15頁，講稿共19頁，2023年5月2日，星期三例1：存儲(chǔ)器62648KB芯片工作在F0000H—F1FFFH內(nèi)存空間，畫出和系統(tǒng)的連線圖。6264地址線：A0---A12數(shù)據(jù)線：D0---D7WEOECS2

接+5V電源CS1

高位地址譯碼系統(tǒng)總線：地址線：A0---A12數(shù)據(jù)線：D0---D7MEMWMEMR第16頁，講稿共19頁，2023年5月2日，星期三全地址譯碼方式D0~D7A0~A12MEMWMEMRA19A18A17A16A15A14A13D0~D7A0~A12WEOECS2CS1＋5V○﹠1○1○1○8086CPU6264A19A18A17A16A15A14A13A12A11A0…111100000…0…00…111…1F0000HF0001H…F1FFFH第17頁，講稿共19頁，2023年5月2日，星期三D0~D7A0~A12MEMWMEMRA19A18A17A16A15A14A13D0~D7A0~A12WEOECS2CS1＋5V1○8086CPU6264A19A18A17A16A15A14A13A12