硬件工程師面試試題及答案

學而不思則惘，思而不學則殆硬件工程師面試試題及答案學而不思則惘，思而不學則殆硬件工程師面試試題及答案全文共4頁，當前為第1頁。模擬電路

1、基爾霍夫定理的內容是什么？

基爾霍夫定律包括電流定律和電壓定律

電流定律：在集總電路中，任何時刻，對任一節(jié)點，所有流出節(jié)點的支路電流的代數(shù)和恒等于零。

電壓定律：在集總電路中，任何時刻，沿任一回路，所有支路電壓的代數(shù)和恒等于零。

2、描述反饋電路的概念，列舉他們的應用。

反饋，就是在電子系統(tǒng)中，把輸出回路中的電量輸入到輸入回路中去。

反饋的類型有：電壓串聯(lián)負反饋、電流串聯(lián)負反饋、電壓并聯(lián)負反饋、電流并聯(lián)負反饋。

負反饋的優(yōu)點：降低放大器的增益靈敏度，改變輸入電阻和輸出電阻，改善放大器的線性和非線性失真，有效地擴展放大器的通頻帶，自動調節(jié)作用。

電壓負反饋的特點：電路的輸出電壓趨向于維持恒定。

電流負反饋的特點：電路的輸出電流趨向于維持恒定。

3、有源濾波器和無源濾波器的區(qū)別

無源濾波器：這種電路主要有無源元件R、L和C組成

有源濾波器：集成運放和R、C組成，具有不用電感、體積小、重量輕等優(yōu)點。

集成運放的開環(huán)電壓增益和輸入阻抗均很高，輸出電阻小，構成有源濾波電路后還具有一定的電壓放大和緩沖作用。但集成運放帶寬有限，所以目前的有源濾波電路的工作頻率難以做得很高。

數(shù)字電路

1、同步電路和異步電路的區(qū)別是什么？

同步電路：存儲電路中所有觸發(fā)器的時鐘輸入端都接同一個時鐘脈沖源，因而所有觸發(fā)器的狀態(tài)的變化都與所加的時鐘脈沖信號同步。

異步電路：電路沒有統(tǒng)一的時鐘，有些觸發(fā)器的時鐘輸入端與時鐘脈沖源相連，這有這些觸發(fā)器的狀態(tài)變化與時鐘脈沖同步，而其他的觸發(fā)器的狀態(tài)變化不與時鐘脈沖同步。

2、什么是"線與"邏輯，要實現(xiàn)它，在硬件特性上有什么具體要求？

將兩個門電路的輸出端并聯(lián)以實現(xiàn)與邏輯的功能成為線與。

在硬件上，要用OC門來實現(xiàn)，同時在輸出端口加一個上拉電阻。

由于不用OC門可能使灌電流過大，而燒壞邏輯門。

3、解釋setup和holdtimeviolation，畫圖說明，并說明解決辦法。（威盛VIA2003.11.06上海筆試試題）

Setup/holdtime是測試芯片對輸入信號和時鐘信號之間的時間要求。建立時間是指觸發(fā)器的時鐘信號上升沿到來以前，數(shù)據(jù)穩(wěn)定不變的時間。輸入信號應提前時鐘上升沿（如上升沿有效）T時間到達芯片，這個T就是建立時間-Setuptime.如不滿足setuptime,這個數(shù)據(jù)就不能被這一時鐘打入觸發(fā)器，只有在下一個時鐘上升沿，數(shù)據(jù)才能被打入觸發(fā)器。

保持時間是指觸發(fā)器的時鐘信號上升沿到來以后，數(shù)據(jù)穩(wěn)定不變的時間。如果holdtime不夠，數(shù)據(jù)同樣不能被打入觸發(fā)器。

建立時間(SetupTime)和保持時間（Holdtime）。建立時間是指在時鐘邊沿前，數(shù)據(jù)信號需要保持不變的時間。保持時間是指時鐘跳變邊沿后數(shù)據(jù)信號需要保持不變的時間。如果數(shù)據(jù)信號在時鐘沿觸發(fā)前后持續(xù)的時間均超過建立和保持時間，那么超過量就分別被稱為建立時間裕量和保持時間裕量。

4、什么是競爭與冒險現(xiàn)象？怎樣判斷？如何消除？（漢王筆試）

在組合邏輯中，由于門的輸入信號通路中經(jīng)過了不同的延時，導致到達該門的時間不一致叫競爭。

產生毛刺叫冒險。如果布爾式中有相反的信號則可能產生競爭和冒險現(xiàn)象。

解決方法：一是添加布爾式的消去項，二是在芯片外部加電容。

5、名詞：SRAM、SSRAM、SDRAM

SRAM：靜態(tài)RAM

DRAM：動態(tài)RAM

SSRAM：SynchronousStaticRandomAccessMemory同步靜態(tài)隨機訪問存儲器。它的一種類型的SRAM。SSRAM的所有訪問都在時鐘的上升/下降沿啟動。地址、數(shù)據(jù)輸入和其它控制信號均于時鐘信號相關。這一點與異步SRAM不同，異步SRAM的訪問獨立于時鐘，數(shù)據(jù)輸入和輸出都由地址的變化控制。

SDRAM：SynchronousDRAM同步動態(tài)隨機存儲器

6、FPGA和ASIC的概念，他們的區(qū)別。（未知）

答案：FPGA是可編程ASIC。

ASIC:專用集成電路，它是面向專門用途的電路，專門為一個用戶設計和制造的。根據(jù)一個用戶的特定要求，能以低研制成本，短、交貨周期供貨的全定制，半定制集成電路。與門陣列等其它ASIC(ApplicationSpecificIC)相比，它們又具有設計開發(fā)周期短、設計制造成本低、開發(fā)工具先進、標準產品無需測試、質量穩(wěn)定以及可實時在線檢驗等優(yōu)點。

7、什么叫做OTP片、掩膜片，兩者的區(qū)別何在？

OTPmeansonetimeprogram，一次性編程

MTPmeansmultitimeprogram，多次性編程

OTP（OneTimeProgram）是MCU的一種存儲器類型

MCU按其存儲器類型可分為MASK(掩模)ROM、OTP(一次性可編程)ROM、FLASHROM等類型。

MASKROM的MCU價格便宜，但程序在出廠時已經(jīng)固化，適合程序固定不變的應用場合；

FALSHROM的MCU程序可以反復擦寫，靈活性很強，但價格較高，適合對價格不敏感的應用場合或做開發(fā)用途；

OTPROM的MCU價格介于前兩者之間，同時又擁有一次性可編程能力，適合既要求一定靈活性，又要求低成本的應用場合，尤其是功能不斷翻新、需要迅速量產的電子產品。

8、單片機上電后沒有運轉，首先要檢查什么？

首先應該確認電源電壓是否正常。用電壓表測量接地引腳跟電源引腳之間的電壓，看是否是電源電壓，例如常用的5V。

接下來就是檢查復位引腳電壓是否正常。分別測量按下復位按鈕和放開復位按鈕的電壓值，看是否正確。

然后再檢查晶振是否起振了，一般用示波器來看晶振引腳的波形，注意應該使用示波器探頭的“X10”檔。另一個辦法是測量復位狀態(tài)下的IO口電平，按住復位鍵不放，然后測量IO口（沒接外部上拉的P0口除外）的電壓，看是否是高電平，如果不是高電平，則多半是因為晶振沒有起振。

另外還要注意的地方是，如果使用片內ROM的話（大部分情況下如此，現(xiàn)在已經(jīng)很少有用外部擴ROM的了），一定要將EA引腳拉高，否則會出現(xiàn)程序亂跑的情況。有時用仿真器可以，而燒入片子不行，往往是因為EA引腳沒拉高的緣故（當然，晶振沒起振也是原因只一）。經(jīng)過上面幾點的檢查，一般即可排除故障了。如果系統(tǒng)不穩(wěn)定的話，有時是因為電源濾波不硬件工程師面試試題及答案全文共4頁，當前為第2頁。好導致的。在單片機的電源引腳跟地引腳之間接上一個0.1uF的電容會有所改善。如果電源沒有濾波電容的話，則需要再接一個更大濾波電容，例如220uF的。遇到系統(tǒng)不穩(wěn)定時，就可以并上電容試試（越靠近芯片越好）。硬件工程師面試試題及答案全文共4頁，當前為第1頁。硬件工程師面試試題及答案全文共4頁，當前為第2頁。

問]：1、電阻電容的封裝形式如何選擇，有沒有什么原則？比如，同樣是104的電容有0603、0805的封裝，同樣是10uF電容有3216、0805、3528等封裝形式，選擇哪種封裝形式比較合適呢？2、有時候兩個芯片的引腳(如芯片A的引腳1,芯片B的引腳2)可以直接相連，有時候引腳之間(如A-1和B-2)之間卻要加上一片電阻，如22歐，請問這是為什么？這個電阻有什么作用？電阻阻值如何選擇？3、藕合電容如何布置？有什么原則？是不是每個電源引腳布置一片0.1μF？有時候看到0.1μF和10μF聯(lián)合起來使用，為什么？4、所謂5VTTL器件、5VCMOS器件是指什么含義？是不是說該器件電源接上5V，其引腳輸出或輸入電平就是5VTTL或者5vCMOS？

[答]：

1、電阻電容的封裝與元件的規(guī)格有關，簡而言之，對于電阻，封裝與阻值（容值）和功率有關，功率越大，封裝尺寸越大；對于電容，封裝與容值和耐壓有關，容值和耐壓越高，封裝尺寸越大。經(jīng)驗之談，0603封裝的電容，容值最大為225（2.2μF），10μF的電容，應該沒有0805的封裝，而3216，3528的封裝與耐壓和材料有關，建議你根據(jù)具體元件參考相應的Datasheet。2、在芯片的引腳連線之間串入電阻，多見于信號傳輸上，電阻的作用是防止串擾，提高傳輸成功率，有時也用來作為防止浪涌電流。電阻值一般較小，低于100歐姆。3、藕合電容應盡可能靠近電源引腳。耦合電容在電源和地之間的有兩個作用：一方面是蓄能電容，避免由于電流的突變而使電壓下降，相當于濾紋波，故又稱為去藕。另一方面旁路掉該器件的高頻噪聲，故又稱為旁路。數(shù)字電路中典型的去耦電容值是0.1μF。這個電容的分布電感的典型值是5μH。0.1μF的去耦電容有5μH的分布電感，它的并行共振頻率大約在7MHz左右，也就是說，對于10MHz以下的噪聲有較好的去耦效果，對40MHz以上的噪聲幾乎不起作用。0.1μF、10μF的電容并聯(lián)使用，共振頻率在20MHz以上，去除高頻噪聲的效果要好一些，較好的兼顧了去藕和旁路。經(jīng)驗上，每10片左右IC要加一片1個耦合電容，可選1μF左右。最好不用鋁電解電容，電解電容是兩層薄膜卷起來的，這種卷起來的結構在高頻時表現(xiàn)為電感。要使用鉭電容或聚碳酸酯電容。去耦電容的選用，可按C="1"/F，10MHz取0.1μF，100MHz取0.01μF。硬件工程師面試試題及答案全文共4頁，當前為第3頁。4、泛泛地講，5VTTL器件和5VCMOS器件統(tǒng)稱為5V器件，可以講該器件電源接上5V，其引腳輸出或輸入電平就是5VTTL或者5VCMOS。但TTL和CMOS器件由于材料的不同，導致其驅動能力、功耗、上升時間、開關速度等參數(shù)迥異，分別適用不同的場合。硬件工程師面試試題及答案全文共4頁，當前為第3頁。[問]：1、我是剛學習單片機系統(tǒng)設計的，感覺有很多地方都是按經(jīng)驗值來選擇電阻電容的。比如，去藕電容一般是0.1μF，上下拉電阻一般是4.7K--10K，晶振起振電路電容好像一般為22pF；還有，電阻的封裝選擇說是要按功率來說，可是怎么計算具體需要多大功率的電阻呢?我看很多設計中好像就是經(jīng)驗，大多使用0805或者0603，電容好像也差不多，耐壓電壓稍微選大點應該就沒問題？2、USB插座電路，有一個電容：0.01μF/2KV，有這么高的耐壓電壓電容嗎？為什么在這里需要使用這么高的耐壓電容？3、何謂扇入、扇出、扇入系數(shù)及扇出系數(shù)？[答]：

1、關于電容的選擇，與頻率關系較為密切。以晶振的匹配電容為例，主要用來匹配晶體和振蕩電路使電路易于啟振并處于合理的激勵態(tài)下，對頻率也有一定的“微調”作用，若頻率為11.0592MHz，則該電容取30pF；當頻率為22.0184MHz，則取22pF。另外，上拉電阻一般取值是4.7--10K，而下拉電阻一般取值是10K--100K。

至于電阻的額定功率的選擇，一般取0.25W或0.125W，此時封裝多為0805或者0603；但若用于電流檢測或限流作用時，需取0.5W--3W，封裝尺寸肯定大了，3216，3528都有可能。2、0.01μF/2KV，多數(shù)為陶瓷電容或聚丙烯電容，應是安規(guī)電容，用于電源濾波器，起EMC及濾波作用。所謂的安規(guī)電容，是指用于這樣的場合：即電容器失