電子工程師常見面試題

電子工程師常見面試題精選公文范文，管理類，工作總結(jié)類，工作計劃類文檔，感謝閱讀下載~~電子工程師常見面試題電子工程師常見面試題全文共28頁，當(dāng)前為第1頁。

模擬電路1、基爾霍夫定理的內(nèi)容是什么？基爾霍夫電流定律是一個電荷守恒定律,即在一個電路中流入一個節(jié)點的電荷與流出同一個節(jié)點的電荷相等.基爾霍夫電壓定律是一個能量守恒定律,即在一個回路中回路電壓之和為零.2、平板電容公式(C=εS/4πkd)。3、最基本的如三極管曲線特性。4、描述反饋電路的概念，列舉他們的應(yīng)用。5、負反饋種類；負反饋的優(yōu)點6、放大電路的頻率補償?shù)哪康氖鞘裁?，有哪些方法?、頻率響應(yīng)，如：怎么才算是穩(wěn)定的，如何改變頻響曲線的幾個方法。8、給出一個查分運放，如何相位補償，并畫補償后的波特圖。9、基本放大電路種類，優(yōu)缺點，特別是廣泛采用差分結(jié)構(gòu)的原因。10、給出一差分電路，告訴其輸出電壓Y+和Y-,求共模分量和差模分量。11、畫差放的兩個輸入管。12、畫出運放構(gòu)成加法、減法、微分、積分運算的電路原理圖。并畫出一個晶體管級的運放電路。13、用運算放大器組成一個10倍的放大器。14、給出一個簡單電路，讓你分析輸出電壓的特性，并求輸出端某點的rise/fall時間。(Infineon筆試試題)15、電阻R和電容C串聯(lián)，輸入電壓為R和C之間的電壓，輸出電壓分別為C上電壓和R上電壓，要求制這兩種電路輸入電壓的頻譜，判斷這兩種電路何為高通濾波器，何為低通濾波器。當(dāng)RC路的輸出波形圖。16、有源濾波器和無源濾波器的原理及區(qū)別?17、有一時域信號S=V0sin(2pif0t)+V1cos(2pif1t)+2sin(2pif3t+90),當(dāng)其通過低通、帶通、高通濾波器后的信號表示方式。18、選擇電阻時要考慮什么？19、在電子工程師常見面試題全文共28頁，當(dāng)前為第2頁。CMOS電路中，要有一個單管作為開關(guān)管精確傳遞模擬低電平，這個單管你會用P管還是N管，為什么？20、給出多個mos管組成的電路求5個點的電壓。(Infineon筆試試題)21、電壓源、電流源是集成電路中經(jīng)常用到的模塊，請畫出你知道的線路結(jié)構(gòu)，簡單描述其優(yōu)缺點。22、畫電流偏置的產(chǎn)生電路，并解釋。23、史密斯特電路,求回差電壓。24、晶體振蕩器,好像是給出振蕩頻率讓你求周期(應(yīng)該是單片機的,12分之一周期)25、LC正弦波振蕩器有哪幾種三點式振蕩電路，分別畫出其原理圖。26、VCO是什么,什么參數(shù)(壓控振蕩器?)27、鎖相環(huán)有哪幾部分組成？28、鎖相環(huán)電路組成，振蕩器。29、求鎖相環(huán)的輸出頻率，給了一個鎖相環(huán)的結(jié)構(gòu)圖。30、如果公司做高頻電子的，可能還要RF知識，調(diào)頻，鑒頻鑒相之類，不一一列舉。31、一電源和一段傳電子工程師常見面試題全文共28頁，當(dāng)前為第3頁。輸線相連，畫出終端處波形，考慮傳輸線無損耗。給出電源電壓波形圖，要求繪制終端波形圖。32、微波電路的匹配電阻。33、DAC和ADC的實現(xiàn)各有哪些方法？34、A/D電路組成、工作原理。35、實際工作所需要的一些技術(shù)知識(面試容易問到)。如電路的低功耗，穩(wěn)定，高速如何做到，調(diào)運放，布版圖注意的地方等等,一般會針對簡歷上你所寫做過的東西具體問，肯定會問得很細。數(shù)字電路1、同步電路和異步電路的區(qū)別是什么？2、什么是同步邏輯和異步邏輯？同步邏輯是時鐘之間有固定的因果關(guān)系。異步邏輯是各時鐘之間沒有固定的因果關(guān)系。3、什么是\線與\邏輯，要實現(xiàn)它，在硬件特性上有什么具體要求？線與邏輯是兩個輸出信號相連可以實現(xiàn)與的功能。在硬件上，要用oc門來實現(xiàn)，于不用oc門可能使灌電流過大，而燒壞邏輯門。同時在輸出端口應(yīng)電子工程師常見面試題全文共28頁，當(dāng)前為第4頁。加一個上拉電阻。4、什么是Setup和Holdup時間？5、setup和holdup時間,區(qū)別.6、解釋setuptime和holdtime的定義和在時鐘信號延遲時的變化。7、解釋setup和holdtimeviolation，畫圖說明，并說明解決辦法。Setup/holdtime是測試芯片對輸入信號和時鐘信號之間的時間要求。建立時間是指觸發(fā)器的時鐘信號上升沿到來以前，數(shù)據(jù)穩(wěn)定不變的時間。輸入信號應(yīng)提前時鐘上升沿T時間到達芯片，這個T就是建立時間-Setuptime.如不滿足setuptime,這個數(shù)據(jù)就不能被這一時鐘打入觸發(fā)器，只有在下一個時鐘上升沿，數(shù)據(jù)才能被打入觸發(fā)器。保持時間是指觸發(fā)器的時鐘信號上升沿到來以后，數(shù)據(jù)穩(wěn)定不變的時間。如果holdtime不夠，數(shù)據(jù)同樣不能被打入觸發(fā)器.建立時間(SetupTime)和保持時間。建立時間是指在時鐘邊沿前，數(shù)據(jù)信號需要保持不變的時間。保持時間是指電子工程師常見面試題全文共28頁，當(dāng)前為第5頁。時鐘跳變邊沿后數(shù)據(jù)信號需要保持不變的時間。如果不滿足建立和保持時間的話，那么DFF將不能正確地采樣到數(shù)據(jù)，將會出現(xiàn)metastability的情況。如果數(shù)據(jù)信號在時鐘沿觸發(fā)前后持續(xù)的時間均超過建立和保持時間，那么超過量就分別被稱為建立時間裕量和保持時間裕量。8、說說對數(shù)字邏輯中的競爭和冒險的理解，并舉例說明競爭和冒險怎樣消除。9、什么是競爭與冒險現(xiàn)象？怎樣判斷？如何消除？在組合邏輯中，于門的輸入信號通路中經(jīng)過了不同的延時，導(dǎo)致到達該門的時間不一致叫競爭。產(chǎn)生毛刺叫冒險。如果布爾式中有相反的信號則可能產(chǎn)生競爭和冒險現(xiàn)象。解決方法：一是添加布爾式的消去項，二是在芯片外部加電容。10、你知道那些常用邏輯電平？TTL與COMS電平可以直接互連嗎？常用邏輯電平：12V，5V，；TTL和CMOS不可以直接互連，于TTL是在之電子工程師常見面試題全文共28頁，當(dāng)前為第6頁。間，而CMOS則是有在12V的有在5V的。CMOS輸出接到TTL是可以直接互連。TTL接到CMOS需要在輸出端口加一上拉電阻接到5V或者12V。11、如何解決亞穩(wěn)態(tài)。亞穩(wěn)態(tài)是指觸發(fā)器無法在某個規(guī)定時間段內(nèi)達到一個可確認的狀態(tài)。當(dāng)一個觸發(fā)器進入亞穩(wěn)態(tài)時，既無法預(yù)測該單元的輸出電平，也無法預(yù)測何時輸出才能穩(wěn)定在某個正確的電平上。在這個穩(wěn)定期間，觸發(fā)器輸出一些中間級電平，或者可能處于振蕩狀態(tài)，并且這種無用的輸出電平可以沿信號通道上的各個觸發(fā)器級聯(lián)式傳播下去。12、IC設(shè)計中同步復(fù)位與異步復(fù)位的區(qū)別。13、MOORE與MEELEY狀態(tài)機的特征。14、多時域設(shè)計中,如何處理信號跨時域。15、給了reg的setup,hold時間，求中間組合邏輯的delay范圍。Delay16、時鐘周期為T,觸發(fā)器D1的建立時間最大為T1max，最小為T1min。組合邏輯電子工程師常見面試題全文共28頁，當(dāng)前為第7頁。電路最大延遲為T2max,最小為T2min。問，觸發(fā)器D2的建立時間T3和保持時間應(yīng)滿足什么條件。17、給出某個一般時序電路的圖，有Tsetup,Tdelay,Tck->q,還有clock的delay,寫出決定最大時鐘的因素，同時給出表達式。18、說說靜態(tài)、動態(tài)時序模擬的優(yōu)缺點。19、一個四級的Mux,其中第二級信號為關(guān)鍵信號如何改善timing。20、給出一個門級的圖，又給了各個門的傳輸延時，問關(guān)鍵路徑是什么，還問給出輸入，使得輸出依賴于關(guān)鍵路徑。21、邏輯方面數(shù)字電路的卡諾圖化簡，時序，觸發(fā)器有

幾種，全加器等等。22、卡諾圖寫出邏輯表達使。23、化簡F(A,B,C,D)=m(1,3,4,5,10,11,12,13,14,15)的和。24、pleaseshowtheCMOSinverterschmatic,layoutanditscross電子工程師常見面試題全文共28頁，當(dāng)前為第8頁。sectionwithP-wellitstransfercurve(Vout-Vin)AndalsoexplaintheoperationregionofPMOSandNMOSforeachsegmentofthetransfercurve?25、TodesignaCMOSinvertorwithbalanceriseandfalltime,pleasedefinetherationofchannelwidthofPMOSandNMOSandexplain?26、為什么一個標(biāo)準(zhǔn)的倒相器中P管的寬長比要比N管的寬長比大？27、用mos管搭出一個二輸入與非門。28、pleasedrawthetransistorlevelschematicofacmos2inputANDgateandexplainwhichinputhasfasterresponseforoutputrisingedge.(lessdelaytime)。29、畫出NOT,NAND,NOR的符號，真值表，還有transistorlevel的電路。30、畫出CMOS的圖，畫出tow-to-onemuxgate。31、用一個二選一mux和一個inv實現(xiàn)異或。32、畫出Y=A*B+C的cmos電路圖。33、用邏輯們和cmos電電子工程師常見面試題全文共28頁，當(dāng)前為第9頁。路實現(xiàn)ab+cd。34、畫出CMOS電路的晶體管級電路圖，實現(xiàn)Y=A*B+C(D+E)。35、利用4選1實現(xiàn)F(x,y,z)=xz+yz’。36、給一個表達式f=xxxx+xxxx+xxxxx+xxxx用最少數(shù)量的與非門實現(xiàn)。37、給出一個簡單的多個NOT,NAND,NOR組成的原理圖，根據(jù)輸入波形畫出各點波形。38、為了實現(xiàn)邏輯OR，請選用以下邏輯中的一種，并說明為什么？1）INV2）AND3）OR4）NAND5）NOR6）XOR答案：NAND39、用與非門等設(shè)計全加法器。40、給出兩個門電路讓你分析異同。41、用簡單電路實現(xiàn)，當(dāng)A為輸入時，輸出B波形為…42、A,B,C,D,E進行投票，多數(shù)服從少數(shù)，輸出是F，用與非門實現(xiàn)，輸入數(shù)目沒有限制。43、用波形表示D觸發(fā)器的功能。44、用傳輸門和倒向器搭一個邊沿觸發(fā)器。45、用邏輯們畫出D觸發(fā)器。46、畫出DFF的電子工程師常見面試題全文共28頁，當(dāng)前為第10頁。結(jié)構(gòu)圖,用verilog實現(xiàn)之。47、畫出一種CMOS的D鎖存器的電路圖和版圖。48、D觸發(fā)器和D鎖存器的區(qū)別。49、簡述latch和filp-flop的異同。50、LATCH和DFF的概念和區(qū)別。51、latch與register的區(qū)別,為什么現(xiàn)在多用register.行為級描述中l(wèi)atch如何產(chǎn)生的。52、用D觸發(fā)器做個二分顰的電路.又問什么是狀態(tài)圖。53、請畫出用D觸發(fā)器實現(xiàn)2倍分頻的邏輯電路？54、怎樣用D觸發(fā)器、與或非門組成二分頻電路？55、Howmanyflip-flopcircuitsareneededtodivideby16?(Intel)16分頻？56、用filp-flop和logic-gate設(shè)計一個1位加法器，輸入carryin和current-stage，輸出carryout和next-stage.57、用D觸發(fā)器做個4進制的計數(shù)。58、實現(xiàn)N位JohnsonCounter,N=5。59、用你熟悉的設(shè)計方式設(shè)計一個可預(yù)置初值的7進制循環(huán)計數(shù)器，15進制電子工程師常見面試題全文共28頁，當(dāng)前為第11頁。的呢？60、數(shù)字電路設(shè)計當(dāng)然必問Verilog/VHDL，如設(shè)計計數(shù)器。61、BLOCKINGNONBLOCKING賦值的區(qū)別。62、寫異步D觸發(fā)器的verilogmodule。moduledff8(clk,reset,d,q);inputclk;inputreset;input[7:0]d;output[7:0]q;reg[7:0]q;always@(posedgeclkorposedgereset)if(reset)qelseqendmodule63、用D觸發(fā)器實現(xiàn)2倍分頻的Verilog描述？moduledivide2(clk,clk_o,reset);inputclk,reset;outputclk_o;wirein;regout;always@(posedgeclkorposedgereset)if(reset)outelseoutassignin=~out;assignclk_o=out;endmodule64、可編程邏輯器件在現(xiàn)代電子設(shè)計中越來越重要，請問：a)你所知道的可編程邏輯器件有哪些？b)試用VHDL或VERILOG、電子工程師常見面試題全文共28頁，當(dāng)前為第12頁。ABLE描述8位D觸發(fā)器邏輯。PAL，PLD，CPLD，F(xiàn)PGA。moduledff8(clk,reset,d,q);inputclk;inputreset;inputd;outputq;regq;always@(posedgeclkorposedgereset)if(reset)qelseqendmodule65、請用HDL描述四位的全加法器、5分頻電路。66、用VERILOG或VHDL寫一段代碼，實現(xiàn)10進制計數(shù)器。67、用VERILOG或VHDL寫一段代碼，實現(xiàn)消除一個glitch。68、一個狀態(tài)機的題目用verilog實現(xiàn)。69、描述一個交通信號燈的設(shè)計。70、畫狀態(tài)機，接受1，2，5分錢的賣報機，每份報紙5分錢。71、設(shè)計一個自動售貨機系統(tǒng)，賣soda水的，只能投進三種硬幣，要正確的找回錢數(shù)。畫出fsm；用verilog編程，語法要符合fpga設(shè)計的要求。72、設(shè)計一個自動飲料售賣機，飲料10分錢，硬幣有5分和10分兩種，并考慮找電子工程師常見面試題全文共28頁，當(dāng)前為第13頁。零：畫出fsm；用verilog編程，語法要符合fpga設(shè)計的要求；設(shè)計工程中可使用的工具及設(shè)計大致過程。73、畫出可以檢測10010串的狀態(tài)圖,并verilog實現(xiàn)之。74、用FSM實現(xiàn)101101的序列檢測模塊。

a為輸入端，b為輸出端，如果a連續(xù)輸入為1101則b輸出為1，否則為0。例如a：0001100110110100100110b：0000000000100100000000請畫出statemachine；請用RTL描述其statemachine。75、用verilog/vddl檢測stream中的特定字符串。76、用verilog/vhdl寫一個fifo控制器(包括空，滿，半滿信號)。77、現(xiàn)有一用戶需要一種集成電路產(chǎn)品，要求該產(chǎn)品能夠?qū)崿F(xiàn)如下功能：y=lnx，其中，x為4位二進制整數(shù)輸入信號。y為二進制小數(shù)輸出，要求保留兩位小數(shù)。電源電壓為3~5v假設(shè)公司接到該項目后，電子工程師常見面試題全文共28頁，當(dāng)前為第14頁。交你來負責(zé)該產(chǎn)品的設(shè)計，試討論該產(chǎn)品的設(shè)計全程。78、sram，falshmemory，及dram的區(qū)別？79、給出單管DRAM的原理圖(西電版《數(shù)字電子技術(shù)基礎(chǔ)》作者楊頌華、馮毛官205頁圖9－14b)，問你有什么辦法提高refreshtime，總共有5個問題，記不起來了。80、PleasedrawschematicofacommonSRAMcellwith6transistors,pointoutwhichnodescanstoredataandwhichnodeiswordlinecontrol?81、名詞:sram,ssram,sdram名詞IRQ,BIOS,USB,VHDL,SDRIRQ:InterruptReQuestBIOS:BasicInputOutputSystemUSB:UniversalSerialBusVHDL:VHICHardwareDescriptionLanguageSDR:SingleDataRate壓控振蕩器的英文縮寫(VCO)。動態(tài)隨機存儲器的英文縮寫(DRAM)。名詞解釋，無聊的外文縮寫罷了，比如PCI、ECC、DDR、interrupt、pipeline電子工程師常見面試題全文共28頁，當(dāng)前為第15頁。IRQ,BIOS,USB,VHDL,VLSIVCO(壓控振蕩器)RAM(動態(tài)隨機存儲器)，F(xiàn)IRIIRDFT(離散傅立葉變換)或者是中文的，比如：a.量化誤差b.直方圖c.白平衡____________________________________________________________IC設(shè)計基礎(chǔ)1、我們公司的產(chǎn)品是集成電路，請描述一下你對集成電路的認識，列舉一些與集成電路相關(guān)的內(nèi)容。2、FPGA和ASIC的概念，他們的區(qū)別。答案：FPGA是可編程ASIC。ASIC:專用集成電路，它是面向?qū)ｉT用途的電路，專門為一個用戶設(shè)計和制造的。根據(jù)一個用戶的特定要求，能以低研制成本，短、交貨周期供貨的全定制，半定制集成電路。與門陣列等其它ASIC(ApplicationSpecificIC)相比，它們又具有設(shè)計開發(fā)周期短、設(shè)計制造成本低、開發(fā)工具先進、標(biāo)準(zhǔn)產(chǎn)品無需測試、質(zhì)量穩(wěn)定以及可實時在線檢驗等優(yōu)點電子工程師常見面試題全文共28頁，當(dāng)前為第16頁。3、什么叫做OTP片、掩膜片，兩者的區(qū)別何在？4、你知道的集成電路設(shè)計的表達方式有哪幾種？5、描述你對集成電路設(shè)計流程的認識。6、簡述FPGA等可編程邏輯器件設(shè)計流程。7、IC設(shè)計前端到后端的流程和eda工具。8、從RTLsynthesis到tapeout之間的設(shè)計flow,并列出其中各步使用的tool.9、Asic的designflow。10、寫出asic前期設(shè)計的流程和相應(yīng)的工具。11、集成電路前段設(shè)計流程，寫出相關(guān)的工具。先介紹下IC開發(fā)流程：1.）代碼輸入電路仿真邏輯綜合反標(biāo)到生成的門級網(wǎng)表中,返回電路仿真階段進行再仿真。最終仿真結(jié)果生成的網(wǎng)表稱為物理網(wǎng)表。12、請簡述一下設(shè)計后端的整個流程？13、是否接觸過自動布局布線？請說出一兩種工具軟件。自動布局布線需要哪些基本元素？14、描述你對集成電路工藝的認識。15、列舉幾種集電子工程師常見面試題全文共28頁，當(dāng)前為第17頁。成電路典型工藝。工藝上常提到,指的是什么？16、請描述一下國內(nèi)的工藝現(xiàn)狀。17、半導(dǎo)體工藝中，摻雜有哪幾種方式？18、描述CMOS電路中閂鎖效應(yīng)產(chǎn)生的過程及最后的結(jié)果？19、解釋latch-up現(xiàn)象和Antennaeffect和其預(yù)防措施.20、什么叫Latchup?21、什么叫窄溝效應(yīng)?22、什么是NMOS、PMOS、CMOS？什么是增強型、耗盡型？什么是PNP、NPN？他們有什么差別？23、硅柵COMS工藝中N阱中做的是P管還是N管，N阱的阱電位的連接有什么要求？24、畫出CMOS晶體管的CROSS-OVER圖，給出所有可能的傳輸特性和轉(zhuǎn)移特性。25、以interver為例,寫出N阱CMOS的process流程,并畫出剖面圖。26、Pleaseexplainhowwedescribetheresistanceinsemiconductor.Comparetheresistanceofametal,polyanddiffusionintranditionalCMOSprocess.電子工程師常見面試題全文共28頁，當(dāng)前為第18頁。27、說明mos一半工作在什么區(qū)。28、畫p-bulk的nmos截面圖。29、寫schematicnote，越多越好。30、寄生效應(yīng)在ic設(shè)計中怎樣加以克服和利用。31、太底層的MOS管物理特性感覺一般不大會作為筆試面試題，因為全是微電子物理，公式推導(dǎo)太羅索，除非面試出題的是個老學(xué)究。IC設(shè)計的話需要熟悉的軟件:Cadence,Synopsys,Avant，UNIX當(dāng)然也要大概會操作。32、unix命令cp-r,rm,uname。____________________________________________________________單片機、MCU、計算機原理1、簡單描述一個單片機系統(tǒng)的主要組成模塊，并說明各模塊之間的數(shù)據(jù)流流向和控制流流向。簡述單片機應(yīng)用系統(tǒng)的設(shè)計原則。2、畫出8031與2716的連線圖，要求采用三-八譯碼器，8031的,和參加譯碼，基本地址范圍為3000H-3FFFH。該2716有沒有電子工程師常見面試題全文共28頁，當(dāng)前為第19頁。重疊地址？根據(jù)是什么？若有，則寫出每片2716的重疊地址范圍。3、用8051設(shè)計一個帶一個8*16鍵盤加驅(qū)動八個數(shù)碼管的原理圖。

4、PCI總線的含義是什么？PCI總線的主要特點是什么？5、中斷的概念？簡述中斷的過程。6、如單片機中斷幾個/類型，編中斷程序注意什么問題；7、要用一個開環(huán)脈沖調(diào)速系統(tǒng)來控制直流電動機的轉(zhuǎn)速，程序8051完成。簡單原理如下：輸出脈沖的占空比來控制轉(zhuǎn)速，占空比越大，轉(zhuǎn)速越快；而占空比K7-K0八個開關(guān)來設(shè)置，直接與P1口相連，要求占空比為N/256。下面程序用計數(shù)法來實現(xiàn)這一功能，請將空余部分添完整。MOVP1，#0FFHLOOP1：MOVR4，#0FFHMOVR3，#00HLOOP2：MOVA，P1SUBBA，R3JNZSKP1SKP1：電子工程師常見面試題全文共28頁，當(dāng)前為第20頁。MOVC，70HMOV，CACALLDELAY：此延時子程序略AJMPLOOP18、單片機上電后沒有運轉(zhuǎn)，首先要檢查什么？9、WhatisPCChipset?芯片組是主板的核心組成部分，按照在主板上的排列位置的不同，通常分為北橋芯片和南橋芯片。北橋芯片提供對CPU的類型和主頻、內(nèi)存的類型和最大容量ISA/PCI/AGP插槽、ECC糾錯等支持。南橋芯片則提供對KBC、RTC、USB、UltraDMA/33(66)EIDE數(shù)據(jù)傳輸方式和ACPI等的支持。其中北橋芯片起著主導(dǎo)性的作用，也稱為主橋。除了最通用的南北橋結(jié)構(gòu)外，目前芯片組正向更高級的加速集線架構(gòu)發(fā)展，Intel的8xx系列芯片組就是這類芯片組的代表，它將一些子系統(tǒng)如IDE接口、音效、MODEM和USB直接接入主芯片，能夠提供比PCI總線寬一倍的帶寬，達到了266MB/s。10、如果電子工程師常見面試題全文共28頁，當(dāng)前為第21頁。簡歷上還說做過cpu之類，就會問到諸如cpu如何工作，流水線之類的問題。11、計算機的基本組成部分及其各自的作用。12、請畫出微機接口電路中，典型的輸入設(shè)備與微機接口邏輯示意圖。13、cache的主要部分什么的。14、同步異步傳輸?shù)牟町?5、串行通信與同步通信異同,特點,比較。16、RS232c高電平脈沖對應(yīng)的TTL邏輯是?(負邏輯?)____________________________________________________________信號與系統(tǒng)1、的話音頻率一般為300~3400HZ，若對其采樣且使信號不失真，其最小的采樣頻率應(yīng)為多大？若采用8KHZ的采樣頻率，并采用8bit的PCM編碼，則存儲一秒鐘的信號數(shù)據(jù)量有多大？2、什么耐奎斯特定律,怎么模擬信號轉(zhuǎn)為數(shù)字信號。3、如果模擬信號的帶寬為5khz,要用8K的采樣率，怎么辦？lucent)兩路？4、信號與系統(tǒng):在時域與頻域關(guān)系。電子工程師常見面試題全文共28頁，當(dāng)前為第22頁。5、給出時域信號，求其直流分量。6、給出一時域信號，要求寫出頻率分量，寫出其傅立葉變換級數(shù)；當(dāng)波形經(jīng)過低通濾波器濾掉高次諧波而只保留一次諧波時，畫出濾波后的輸出波形。7、sketch連續(xù)正弦信號和連續(xù)矩形波(都有圖)的傅立葉變換。8、拉氏變換和傅立葉變換的表達式及聯(lián)系。____________________________________________________________DSP、嵌入式、軟件等1、請用方框圖描述一個你熟悉的實用數(shù)字信號處理系統(tǒng)，并做簡要的分析；如果沒有，也可以自己設(shè)計一個簡單的數(shù)字信號處理系統(tǒng)，并描述其功能及用途。2、數(shù)字濾波器的分類和結(jié)構(gòu)特點。3、IIR，F(xiàn)IR濾波器的異同。4、拉氏變換與Z變換公式等類似東西，隨便翻翻書把如.h(n)=-a*h(n-1)+b*δ(n)a.求h(n)的z變換；b.問該系統(tǒng)是否為穩(wěn)定系統(tǒng)；c.寫出FIR數(shù)字濾波器的電子工程師常見面試題全文共28頁，當(dāng)前為第23頁。差分方程；5、DSP和通用處理器在結(jié)構(gòu)上有什么不同，請簡要畫出你熟悉的一種DSP結(jié)構(gòu)圖。6、說說定點DSP和浮點DSP的定義7、說說你對循環(huán)尋址和位反序?qū)ぶ返睦斫?8、請寫出【－8，7】的二進制補碼，和二進制偏置碼。用Q15表示出和－9、DSP的結(jié)構(gòu)；10、嵌入式處理器類型(如ARM)，操作系統(tǒng)種類，操作系統(tǒng)方面偏CS方向了，在CS篇里面講了；11、有一個LDO芯片將用于對手機供電，需要你對他進行評估，你將如何設(shè)計你的測試項目？12、某程序在一個嵌入式系統(tǒng)中已經(jīng)最優(yōu)化了，換到零一個系統(tǒng)中是否還需要優(yōu)化？13、請簡要描述HUFFMAN編碼的基本原理及其基本的實現(xiàn)方法。14、說出OSI七層網(wǎng)絡(luò)協(xié)議中的四層。15、A）＃includevoidtestf(int*p){*p+=1;}main()電子工程師常見面試題全文共28頁，當(dāng)前為第24頁。{int*n,m[2];n=m;m[0]=1;m[1]=8;testf(n);printf(\alueis%d\}B)＃includevoidtestf(int**p){*p+=1;}main(){int*n,m[2];n=m;m[0]=1;m[1]=8;testf(&n);printf(Datavalueis%d\}下面的結(jié)果是程序A還是程序B的？Datavalueis8那么另一段程序的結(jié)果是什么？16、那種排序方法最快?

17、寫出兩個排序算法,問哪個好？18、編一個簡單的求n!的程序。19、用一種編程語言寫n!的算法。20、用C語言寫一個遞歸算法求N??；21、給一個C的函數(shù)，關(guān)于字符串和數(shù)組，找出錯誤；22、防火墻是怎么實現(xiàn)的？23、你對哪方面編程熟悉？24、冒泡電子工程師常見面試題全文共28頁，當(dāng)前為第25頁。排序的原理。25、操作系統(tǒng)的功能。26、學(xué)過的計算機語言及開發(fā)的系統(tǒng)。27、一個農(nóng)夫發(fā)現(xiàn)圍成正方形的圍欄比長方形的節(jié)省4個木樁但是面積一樣.羊的數(shù)目和正方形圍欄的樁子的個數(shù)一樣但是小于36，問有多少羊？28、C語言實現(xiàn)統(tǒng)計某個cell在某.v文件調(diào)用的次數(shù)(這個題目真bt)29、用C語言寫一段控制手機中馬達振子的驅(qū)動程序。(威勝)30、用perl或TCL/Tk實現(xiàn)一段字符串識別和比較的程序。31、給出一個堆棧的結(jié)構(gòu)，求中斷后顯示結(jié)果，主要是考堆棧壓入返回地址存放在低端地址還是高端。32、一些DOS命令，如顯示文件，拷貝，刪除。33、設(shè)計一個類，使得該類任何形式的派生類無論怎么定義和實現(xiàn)，都無法產(chǎn)生任何對象實例。34、Whatispre-emption?(Intel)35、Whatisthestateofaprocessifaresourceisnotavailable?(Intel)36、三個float電子工程師常見面試題全文共28頁，當(dāng)前為第26頁。a,b,c;問值+c==(b+a)+c，(a+b)+c==(a+c)+b。(Intel)37、把一個鏈表反向填空。(lucent)38、x+a*x+x+c*x+d最少需要做幾次乘法？