微機(jī)原理與接口技術(shù)半導(dǎo)體存儲(chǔ)器

微機(jī)原理與接口技術(shù)半導(dǎo)體存儲(chǔ)器第1頁(yè)，課件共67頁(yè)，創(chuàng)作于2023年2月第5章

半導(dǎo)體存儲(chǔ)器5.1 概述5.2 隨機(jī)讀寫(xiě)存儲(chǔ)器5.3 只讀存儲(chǔ)器5.4 CPU與存儲(chǔ)器連接5.5 內(nèi)存管理第2頁(yè)，課件共67頁(yè)，創(chuàng)作于2023年2月5.1

概述存儲(chǔ)器：將處理問(wèn)題的程序和所需的數(shù)據(jù)存儲(chǔ)起來(lái)，處理時(shí)CPU自動(dòng)而連續(xù)地從存儲(chǔ)器中取出指令并執(zhí)行指令規(guī)定的操作，中間數(shù)據(jù)也是利用存儲(chǔ)器進(jìn)行保存——內(nèi)存儲(chǔ)器，簡(jiǎn)稱存儲(chǔ)器。存儲(chǔ)體系結(jié)構(gòu)：寄存器——位于CPU中高速緩存（Cache）——由靜態(tài)RAM芯片構(gòu)成主存——由半導(dǎo)體存儲(chǔ)器(ROM/RAM)構(gòu)成輔存——指磁盤(pán)、磁帶、磁鼓、光盤(pán)等大容量存儲(chǔ)器，采用磁、光原理工作本章介紹半導(dǎo)體存儲(chǔ)器及組成主存的方法CPU(寄存器)CACHE主存(內(nèi)存)輔存(外存)3第3頁(yè)，課件共67頁(yè)，創(chuàng)作于2023年2月5.1

概述存儲(chǔ)器的分類(lèi)：按存儲(chǔ)介質(zhì)分類(lèi)：半導(dǎo)體存儲(chǔ)器：用半導(dǎo)體元件組成的存儲(chǔ)器，通常用作內(nèi)存磁存儲(chǔ)器：用磁性材料組成的存儲(chǔ)器，通常用作輔存主要包括磁盤(pán)、磁帶、磁芯光存儲(chǔ)器：用光學(xué)原理制成的存儲(chǔ)器，通常用作輔存按所處的位置及功能分類(lèi)：內(nèi)存：通常插在主板上，存放當(dāng)前正在運(yùn)行的程序和數(shù)據(jù)存取速度快、容量相對(duì)較小、價(jià)格高；不能長(zhǎng)期保存信息外存：位于主板的外部，存放當(dāng)前暫不使用的程序和數(shù)據(jù)存取速度慢、容量大、價(jià)格便宜；可長(zhǎng)期保存信息4第4頁(yè)，課件共67頁(yè)，創(chuàng)作于2023年2月5.1

概述按存存取方式分類(lèi)：隨機(jī)存取存儲(chǔ)器RAM（RandomAccessMemory）——半導(dǎo)體存儲(chǔ)器指存儲(chǔ)器中的內(nèi)容根據(jù)需要可隨機(jī)地采取或修改且采取時(shí)間與存儲(chǔ)單元的物理位置無(wú)關(guān)，主要用作內(nèi)存。只讀存儲(chǔ)器ROM（ReadOnlyMemory）——半導(dǎo)體存儲(chǔ)器指存儲(chǔ)器中的內(nèi)容在一般情況下只能讀出而不能寫(xiě)入或修改，主要用于存儲(chǔ)系統(tǒng)引導(dǎo)程序、監(jiān)控程序或OS的基本輸入/輸出部分（BIOS）。順序存取存儲(chǔ)器SAM（SeqentialAccessMemory）：指存儲(chǔ)器中的內(nèi)容只能按某種順序進(jìn)行存取，且采取時(shí)間與存儲(chǔ)單元的物理位置有關(guān)，如磁帶，一般用作外存。直接存取存儲(chǔ)器DAM（DirectAccessMemory）：指存儲(chǔ)器采取數(shù)據(jù)時(shí)不必對(duì)存儲(chǔ)介質(zhì)事先做順序搜索而直接采取信息，如磁盤(pán)、部分光盤(pán)，一般用作外存。5第5頁(yè)，課件共67頁(yè)，創(chuàng)作于2023年2月5.1

概述半導(dǎo)體存儲(chǔ)器的分類(lèi)按器件原理分類(lèi)：雙極型：速度快、集成度低、功耗大MOS型：速度慢、集成度高、功耗低按存取方式（或讀寫(xiě)方式）分類(lèi)：隨機(jī)存取存儲(chǔ)器RAM：可讀可寫(xiě)、斷電丟失只讀存儲(chǔ)器ROM：正常只讀、斷電不丟失6第6頁(yè)，課件共67頁(yè)，創(chuàng)作于2023年2月5.1

概述半導(dǎo)體存儲(chǔ)器的分類(lèi)半導(dǎo)體存儲(chǔ)器RAMROM靜態(tài)RAM（SRAM）——主要用于Cache動(dòng)態(tài)RAM（DRAM）——主要用于內(nèi)存條掩膜式ROM一次性可編程ROM（PROM）紫外線擦除可編程ROM（EPROM）——用于ROM-BIOS電擦除可編程ROM（EEPROM）閃存（FlashMemory）——新一代ROM-BIOS7第7頁(yè)，課件共67頁(yè)，創(chuàng)作于2023年2月5.1

概述存儲(chǔ)器的性能指標(biāo)存儲(chǔ)器容量：存儲(chǔ)1位二進(jìn)制信息的單元稱為1個(gè)存儲(chǔ)元。對(duì)于32MB的存儲(chǔ)器，其內(nèi)部有32M×8bit個(gè)存儲(chǔ)元。存儲(chǔ)器芯片多為×8結(jié)構(gòu)，稱為字節(jié)單元。在標(biāo)定存儲(chǔ)器容量時(shí)，經(jīng)常同時(shí)標(biāo)出存儲(chǔ)單元的數(shù)目和每個(gè)存儲(chǔ)單元包含的位數(shù)：存儲(chǔ)器芯片容量=存儲(chǔ)單元數(shù)M×每單元數(shù)據(jù)位數(shù)N如：芯片有2048個(gè)單元，每單元存放8位二進(jìn)制數(shù)，則容量為：2048×8b=2K×8b=2KB=16Kb例如，Intel2114芯片容量為1K×4位，6264為8K×8位。8第8頁(yè)，課件共67頁(yè)，創(chuàng)作于2023年2月5.1

概述存儲(chǔ)器的性能指標(biāo)存取周期：存儲(chǔ)器的存取周期是指從接收地址，到實(shí)現(xiàn)一次完整的讀出或?qū)懭霐?shù)據(jù)的時(shí)間，是存儲(chǔ)器進(jìn)行連續(xù)讀或?qū)懖僮魉试S的最短時(shí)間間隔。內(nèi)存的存取速度通常以ns為單位——半導(dǎo)體存儲(chǔ)器的最大存取時(shí)間通常為幾十到幾百納秒ns可靠性：計(jì)算機(jī)要正確地運(yùn)行，就要求存儲(chǔ)器系統(tǒng)具有很高的可靠性，存儲(chǔ)器的可靠性直接與構(gòu)成它的芯片有關(guān)。9第9頁(yè)，課件共67頁(yè)，創(chuàng)作于2023年2月5.1

概述存儲(chǔ)器的性能指標(biāo)功耗半導(dǎo)體存儲(chǔ)器屬于大規(guī)模集成電路，集成度高，體積小，但是不易散熱，因此在保證速度的前提下應(yīng)盡量減小功耗。一般而言，MOS型存儲(chǔ)器的功耗小于相同容量的雙極型存儲(chǔ)器。例如HM62256的功耗為40mW~200mW。

集成度

半導(dǎo)體存儲(chǔ)器的集成度是指在一塊數(shù)平方毫米芯片上所制作的基本存儲(chǔ)單元數(shù)，常以“位/片”表示，也可以用“字節(jié)/片”表示。10第10頁(yè)，課件共67頁(yè)，創(chuàng)作于2023年2月第5章

半導(dǎo)體存儲(chǔ)器5.1 概述5.2 隨機(jī)讀寫(xiě)存儲(chǔ)器5.3 只讀存儲(chǔ)器5.4 CPU與存儲(chǔ)器連接5.5 內(nèi)存管理第11頁(yè)，課件共67頁(yè)，創(chuàng)作于2023年2月5.2 隨機(jī)讀寫(xiě)存儲(chǔ)器MOS型RAM的基本存儲(chǔ)電路采用MOS管制成按制造工藝分為：NMOS、PMOS、CMOS、HMOS型按信息存儲(chǔ)方式分為：靜態(tài)RAM、動(dòng)態(tài)RAM靜態(tài)RAM（SRAM——StaticRAM）：基本電路：一般由MOS晶體管觸發(fā)器組成，依靠觸發(fā)器存儲(chǔ)每位二進(jìn)制信息，只要不斷電，所存信息不會(huì)丟失優(yōu)點(diǎn)：速度快、穩(wěn)定可靠，不需外加刷新電路，使用方便缺點(diǎn)：集成度低、功耗大動(dòng)態(tài)RAM（DRAM——DynamicRAM）：基本電路：以MOS晶體管的柵極和襯底間的電容來(lái)存儲(chǔ)二進(jìn)制信息，由于電容存在泄漏現(xiàn)象，需周期性對(duì)DRAM進(jìn)行刷新優(yōu)點(diǎn)：集成度高、成本低、功耗小缺點(diǎn)：需外加刷新電路，速度比SRAM慢12第12頁(yè)，課件共67頁(yè)，創(chuàng)作于2023年2月5.2 隨機(jī)讀寫(xiě)存儲(chǔ)器1.靜態(tài)RAM——基本存儲(chǔ)電路：圖：六管靜態(tài)RAM基本存儲(chǔ)電路選擇線T5I/OABT1T2T4T6VccI/OT313第13頁(yè)，課件共67頁(yè)，創(chuàng)作于2023年2月5.2 隨機(jī)讀寫(xiě)存儲(chǔ)器1.靜態(tài)RAM——常見(jiàn)存儲(chǔ)芯片表：常見(jiàn)RAM芯片（Intel產(chǎn)品）型號(hào)存儲(chǔ)容量最大存取時(shí)間所用工藝所需電源管腳數(shù)2114A1K×4100~250nsHMOS＋5V182115A1K×845~95nsNMOS＋5V1621281K×8150~200nsHMOS＋5V2461162K×8200nsCMOS＋5V2462648K×8200nsCMOS＋5V286212816K×8200nsCMOS＋5V286225632K×8200nsCMOS＋5V2814第14頁(yè)，課件共67頁(yè)，創(chuàng)作于2023年2月5.2 隨機(jī)讀寫(xiě)存儲(chǔ)器1.靜態(tài)RAM——常見(jiàn)存儲(chǔ)芯片：Intel2114（1K×4）Intel2114RAM存儲(chǔ)器芯片為具有18引腳的雙列直插式集成電路芯片A9~A0：10根地址信號(hào)I/O4~I/O1：雙向數(shù)據(jù)信號(hào)WE：讀/寫(xiě)控制信號(hào)CS：片選信號(hào)Vcc：+5V

GND：地芯片容量：可尋址的單元數(shù)：210=1K每單元數(shù)據(jù)位數(shù)：4容量：210×4＝1K×4b123456789181716151413121110VccA7A8A9I/O1I/O2I/O3I/O4WEA6A5A4A3A0A1A2CSGNDIntel211415第15頁(yè)，課件共67頁(yè)，創(chuàng)作于2023年2月5.2 隨機(jī)讀寫(xiě)存儲(chǔ)器1.靜態(tài)RAM——常見(jiàn)存儲(chǔ)芯片：Intel6264（8K×8）具有28引腳的雙列直插式集成電路芯片(1)引腳信號(hào)A12~A0：13根地址信號(hào)輸入引腳D7~D0：8根數(shù)據(jù)I/O信號(hào)引腳WE：讀/寫(xiě)控制信號(hào)輸入引腳OE：輸出允許信號(hào)CE：片選信號(hào)輸入引腳Vcc：+5VGND：地VccWENCA8A9A11OEA10CED7D6D5D4D3NCA12A7A6A5A4A3A2A1A0D0D1D2GND12345678910111213142827262524232221201918171615Intel626416第16頁(yè)，課件共67頁(yè)，創(chuàng)作于2023年2月5.2 隨機(jī)讀寫(xiě)存儲(chǔ)器1.靜態(tài)RAM——常見(jiàn)存儲(chǔ)芯片：Intel6264（8K×8）(2)容量：可尋址的單元數(shù)：213=8K每單元數(shù)據(jù)位數(shù)：8芯片容量：213×8＝8KB(3)工作方式：VccWENCA8A9A11OEA10CED7D6D5D4D3NCA12A7A6A5A4A3A2A1A0D0D1D2GND12345678910111213142827262524232221201918171615Intel6264CEWEOE方式功能000禁止010讀出數(shù)據(jù)讀出001寫(xiě)入數(shù)據(jù)寫(xiě)入011選通選通,輸出高阻1XX未選通芯片未選通17第17頁(yè)，課件共67頁(yè)，創(chuàng)作于2023年2月5.2 隨機(jī)讀寫(xiě)存儲(chǔ)器2.動(dòng)態(tài)RAM——基本存儲(chǔ)電路：四管動(dòng)態(tài)MOS存儲(chǔ)單元18第18頁(yè)，課件共67頁(yè)，創(chuàng)作于2023年2月5.2 隨機(jī)讀寫(xiě)存儲(chǔ)器2.動(dòng)態(tài)RAM——基本存儲(chǔ)電路：?jiǎn)喂軇?dòng)態(tài)RAM基本存儲(chǔ)電路字線WTCgCD位線b19第19頁(yè)，課件共67頁(yè)，創(chuàng)作于2023年2月5.2 隨機(jī)讀寫(xiě)存儲(chǔ)器2.動(dòng)態(tài)RAM——常見(jiàn)存儲(chǔ)芯片：Intel2164（64K×1）2164芯片存儲(chǔ)容量為64KB地址線(8根)：A7～A0數(shù)據(jù)線(2根)：1根數(shù)據(jù)輸入線DIN1根數(shù)據(jù)輸出線DOUT控制線(3根)：行地址選通RAS列地址選通CAS讀寫(xiě)控制WE12345678161514131211109NCDINWERASA0A2A1VDDVssCASDOUTA6A3A4A5A7216420第20頁(yè)，課件共67頁(yè)，創(chuàng)作于2023年2月5.2 隨機(jī)讀寫(xiě)存儲(chǔ)器2.動(dòng)態(tài)RAM——常見(jiàn)存儲(chǔ)芯片：Intel2164（64K×1）地址信號(hào)產(chǎn)生：表示64KB地址空間需要16位地址信號(hào)，2164芯片共有8根地址線A7~A0，采用分時(shí)復(fù)用技術(shù)，利用多路開(kāi)關(guān)分兩次送入16位地址。送入8位低地址碼：RAS=0送入8位高地址碼：CAS=0數(shù)據(jù)的輸入與輸出：讀?。篧E=1，由DOUT輸出數(shù)據(jù)寫(xiě)入：WE=0，由DIN輸入數(shù)據(jù)片選：2164無(wú)片選控制端，而由RAS

兼作片選21第21頁(yè)，課件共67頁(yè)，創(chuàng)作于2023年2月第5章

半導(dǎo)體存儲(chǔ)器5.1 概述5.2 隨機(jī)讀寫(xiě)存儲(chǔ)器5.3 只讀存儲(chǔ)器5.4 CPU與存儲(chǔ)器連接5.5 內(nèi)存管理第22頁(yè)，課件共67頁(yè)，創(chuàng)作于2023年2月5.3 只讀存儲(chǔ)器只讀存儲(chǔ)器ROM特點(diǎn)：其內(nèi)容是預(yù)先寫(xiě)入的，而且一旦寫(xiě)入，使用時(shí)只能讀出，不能修改，掉電時(shí)信息不會(huì)丟失ROM具有結(jié)構(gòu)簡(jiǎn)單、信息度高、價(jià)格低、非易失性和高可靠性1.掩模ROM（MROM）其存儲(chǔ)的信息在芯片制造時(shí)已確定，用戶不可更改。掩模ROM成本低，適用于大批量生產(chǎn)2.可編程ROM（PROM）：允許用戶編程一次，一旦編程確定后，不可更改3.可擦除PROM（EPROM）：在線使用時(shí)，只能讀出，不能寫(xiě)入；編程時(shí)，從電路板取下，在編程器上實(shí)現(xiàn)擦除和寫(xiě)入23第23頁(yè)，課件共67頁(yè)，創(chuàng)作于2023年2月5.3 只讀存儲(chǔ)器EPROM：頂部開(kāi)有一個(gè)圓形的石英窗口，用于紫外線透過(guò)擦除原有信息一般使用專門(mén)的編程器（燒寫(xiě)器）進(jìn)行編程編程后，應(yīng)該貼上不透光封條出廠未編程前，每個(gè)基本存儲(chǔ)單元都是信息1編程就是將某些單元寫(xiě)入信息024第24頁(yè)，課件共67頁(yè)，創(chuàng)作于2023年2月5.3 只讀存儲(chǔ)器12345678910111213142827262524232221201918171615VppA12A7A6A5A4A3A2A1A0D0D1D2GNDVccPGMNCA8A9A11OEA10CED7D6D5D4D32764典型EPROM芯片：Intel27系列2716（2K×8） 2764（8K×8）27128（16K×8） 27256（32K×8）Intel2764引腳及其功能：A12~A0：地址線，接系統(tǒng)地址總線D7~D0：數(shù)據(jù)線，接數(shù)據(jù)總線CE：片選信號(hào)，接地址譯碼器輸出OE：輸出允許，接讀信號(hào)RDPGM：編程脈沖控制端，接編程控制信號(hào)Vpp：編程電壓輸入端，編程時(shí)接＋25VVcc：電源電壓，＋5V25第25頁(yè)，課件共67頁(yè)，創(chuàng)作于2023年2月5.3 只讀存儲(chǔ)器Intel

2764的工作方式：信號(hào)端VccVppCEOEPGM數(shù)據(jù)端D7~D0功能讀方式＋5V＋5V000數(shù)據(jù)輸出編程方式＋5V＋25V11正脈沖數(shù)據(jù)輸入效驗(yàn)方式＋5V＋25V000數(shù)據(jù)輸出備有方式＋5V＋5V無(wú)關(guān)無(wú)關(guān)1高阻狀態(tài)未選中＋5V＋5V1無(wú)關(guān)無(wú)關(guān)高阻狀態(tài)編程禁止＋5V＋25V0無(wú)關(guān)無(wú)關(guān)高阻狀態(tài)輸出禁止＋5V＋5V011高阻狀態(tài)26第26頁(yè)，課件共67頁(yè)，創(chuàng)作于2023年2月5.3 只讀存儲(chǔ)器典型EPROM芯片：Intel2716引腳及其功能：2K×8位Al0~A0：地址信號(hào)輸入引腳，可尋址芯片的2K個(gè)存儲(chǔ)單元O7~O0：雙向數(shù)據(jù)信號(hào)輸入輸出引腳CE：片選信號(hào)輸入引腳OE：數(shù)據(jù)輸出允許控制信號(hào)引腳Vcc：+5v電源，用于在線的讀操作Vpp：+25v，用于在專用裝置上進(jìn)行寫(xiě)操作GND：地271627第27頁(yè)，課件共67頁(yè)，創(chuàng)作于2023年2月5.3 只讀存儲(chǔ)器EPROM編程器：通過(guò)一個(gè)接口卡與微機(jī)擴(kuò)展槽相連，且配有一套編程軟件，來(lái)控制編程器工作方式及微機(jī)與編程器間的數(shù)據(jù)傳送28第28頁(yè)，課件共67頁(yè)，創(chuàng)作于2023年2月5.3 只讀存儲(chǔ)器EPROM擦除器29第29頁(yè)，課件共67頁(yè)，創(chuàng)作于2023年2月5.3 只讀存儲(chǔ)器4.電擦除PROM（E2PROM）：用加電方法，進(jìn)行在線（無(wú)需拔下，直接在電路中）擦寫(xiě)（擦除和編程一次完成），有字節(jié)擦寫(xiě)、塊擦寫(xiě)和整片擦寫(xiě)方法并行EEPROM：多位同時(shí)進(jìn)行串行EEPROM：只有一位數(shù)據(jù)線5.快擦寫(xiě)存儲(chǔ)器FlashMemory——閃存：具有EEPROM電擦除可編程特點(diǎn)，其內(nèi)部可自行產(chǎn)生編程所需電壓掉電后數(shù)據(jù)信息可以長(zhǎng)期保存，不加電情況下，信息可保持10年能在線擦除和重寫(xiě)由EEPROM發(fā)展起來(lái)，屬于EEPROM類(lèi)型目前幾乎所有主板中的BIOSROM均采用Flash30第30頁(yè)，課件共67頁(yè)，創(chuàng)作于2023年2月第5章

半導(dǎo)體存儲(chǔ)器5.1 概述5.2 隨機(jī)讀寫(xiě)存儲(chǔ)器5.3 只讀存儲(chǔ)器5.4 CPU與存儲(chǔ)器連接5.5 內(nèi)存管理第31頁(yè)，課件共67頁(yè)，創(chuàng)作于2023年2月5.4 CPU與存儲(chǔ)器連接存儲(chǔ)容量的擴(kuò)展微型計(jì)算機(jī)系統(tǒng)的存儲(chǔ)器，由若干存儲(chǔ)器芯片組成。將存儲(chǔ)器芯片進(jìn)行合理排列、連接，以及和CPU的AB、DB的連接一般需要對(duì)芯片在位向或字向進(jìn)行擴(kuò)展，通常有3種擴(kuò)展方法：1.位擴(kuò)展：指對(duì)芯片位數(shù)進(jìn)行擴(kuò)充以滿足對(duì)存儲(chǔ)單元位數(shù)的實(shí)際要求2.字?jǐn)U展：存儲(chǔ)器芯片字長(zhǎng)與存儲(chǔ)器字長(zhǎng)相同，而對(duì)容量進(jìn)行擴(kuò)充3.位字?jǐn)U展：在字方向和位方向都進(jìn)行擴(kuò)充32第32頁(yè)，課件共67頁(yè)，創(chuàng)作于2023年2月5.4 CPU與存儲(chǔ)器連接16K×1I/OA13~A0OECS16K×1I/OA13~A0OECS16K×1I/OA13~A0OECS16K×1I/OA13~A0OECS16K×1I/OA13~A0OECS16K×1I/OA13~A0OECS16K×1I/OA13~A0OECS16K×1I/OA13~A0OECS讀信號(hào)D0D1D2D3D4D5D6D7片選信號(hào)A13~A01.位擴(kuò)展：例如：用16K×1位的ROM芯片，構(gòu)成16K×8的存儲(chǔ)系統(tǒng)33第33頁(yè)，課件共67頁(yè)，創(chuàng)作于2023年2月5.4 CPU與存儲(chǔ)器連接2.字?jǐn)U展：例如：用8K×8位的芯片，構(gòu)成32K×8的RAMWRRDD0~D7CS3CS2CS1CS0A12~A08K×8D0~D7A12~A0WECSOE8K×8D0~D7A12~A0WECSOE8K×8D0~D7A12~A0WECSOE8K×8D0~D7A12~A0WECSOE34第34頁(yè)，課件共67頁(yè)，創(chuàng)作于2023年2月5.4 CPU與存儲(chǔ)器連接3.位字?jǐn)U展：例如：用2K×4位的芯片，構(gòu)成4K×8的RAM&WRRDCS1CS0A12~A02K×4D0~D7A10~A0W/RCS2K×4D0~D7A10~A0W/RCS2K×4D0~D7A10~A0W/RCS2K×4D0~D7A10~A0W/RCSD0~D3D4~D735第35頁(yè)，課件共67頁(yè)，創(chuàng)作于2023年2月5.4 CPU與存儲(chǔ)器連接存儲(chǔ)器設(shè)計(jì)原則：根據(jù)存儲(chǔ)器容量要求、應(yīng)用場(chǎng)合、速度要求、價(jià)格、體積、功耗等方面綜合考慮。存儲(chǔ)器設(shè)計(jì)應(yīng)包含兩個(gè)方面：（1）芯片類(lèi)型選擇：SRAM：多用于小系統(tǒng)中DRAM：DRAM集成度較高，多用于中、大系統(tǒng)中掩模ROM、PROM：成本低多用于較成熟程序EPROM、EEPROM：則用于保存不常修改的數(shù)據(jù)，如系統(tǒng)運(yùn)行過(guò)程的參數(shù)等36第36頁(yè)，課件共67頁(yè)，創(chuàng)作于2023年2月5.4 CPU與存儲(chǔ)器連接（2）存儲(chǔ)芯片與CPU的連接：CPU總線負(fù)載能力：一般考慮其輸出線的直流負(fù)載能力CPU時(shí)序與存儲(chǔ)芯片存取速度的配合：CPU在存儲(chǔ)器讀/寫(xiě)操作時(shí)，是有固定時(shí)序的，用戶要根據(jù)這些來(lái)確定對(duì)存儲(chǔ)器存取速度的要求存儲(chǔ)地址空間的分配：內(nèi)存分為系統(tǒng)區(qū)（即機(jī)器的監(jiān)控程序或操作系統(tǒng)占用的區(qū)域）和用戶區(qū)，用戶區(qū)又要分成數(shù)據(jù)區(qū)和程序區(qū)，所以內(nèi)存的地址分配是一個(gè)重要的問(wèn)題。另外，通常一個(gè)存儲(chǔ)器是由許多存儲(chǔ)芯片組成，就需要將各個(gè)芯片正確的接到系統(tǒng)總線上37第37頁(yè)，課件共67頁(yè)，創(chuàng)作于2023年2月5.4

CPU與存儲(chǔ)器連接5.4.1CPU與存儲(chǔ)器的連接方法5.4.2譯碼方法與地址范圍計(jì)算5.4.3連接舉例第38頁(yè)，課件共67頁(yè)，創(chuàng)作于2023年2月5.4.1CPU與存儲(chǔ)器的連接方法1.數(shù)據(jù)線的連接依據(jù)：CPU的數(shù)據(jù)總線寬度、芯片存儲(chǔ)單元存放的二進(jìn)制位數(shù)若芯片存儲(chǔ)單元存放的二進(jìn)制位數(shù)等于CPU數(shù)據(jù)總線寬度，將CPU數(shù)據(jù)線與存儲(chǔ)器芯片的數(shù)據(jù)線對(duì)應(yīng)相連。若芯片存儲(chǔ)單元存放的二進(jìn)制位數(shù)小于CPU數(shù)據(jù)總線寬度，應(yīng)根據(jù)情況將CPU數(shù)據(jù)線與多片存儲(chǔ)器芯片的數(shù)據(jù)線對(duì)應(yīng)相連。39第39頁(yè)，課件共67頁(yè)，創(chuàng)作于2023年2月5.4.1CPU與存儲(chǔ)器的連接方法2.控制線的連接依據(jù)：CPU和存儲(chǔ)芯片對(duì)控制線的要求來(lái)確定存儲(chǔ)器芯片與控制總線連接涉及的CPU控制引腳：讀信號(hào)RD：通常與存儲(chǔ)器芯片的OE相連寫(xiě)信號(hào)WR：通常與存儲(chǔ)器芯片的WE相連存儲(chǔ)器/IO接口的選擇信號(hào)M/IO：——一般作為存儲(chǔ)器譯碼器的控制信號(hào)40第40頁(yè)，課件共67頁(yè)，創(chuàng)作于2023年2月5.4.1CPU與存儲(chǔ)器的連接方法3.地址線的連接系統(tǒng)總線中地址信號(hào)為A19～A0，存儲(chǔ)芯片的地址線一般少于此。將系統(tǒng)地址總線分為兩部分：低位地址線——等于存儲(chǔ)芯片地址線數(shù)目低位地址線與存儲(chǔ)芯片直接相連，由芯片的內(nèi)部譯碼電路確定具體的存儲(chǔ)單元，即為字選高位地址線——用于選擇不同的存儲(chǔ)芯片系統(tǒng)中的存儲(chǔ)器由多片芯片構(gòu)成，須通過(guò)譯碼電路將高位地址線譯碼產(chǎn)生芯片的片選信號(hào)，即為片選地址譯碼實(shí)現(xiàn)片選的方法：全譯碼法、部分譯碼法、線選法41第41頁(yè)，課件共67頁(yè)，創(chuàng)作于2023年2月5.4.1CPU與存儲(chǔ)器的連接方法1#D0~D7A12~A0WEOECS2#D0~D7A12~A0WEOECS3#D0~D7A12~A0WEOECS4#D0~D7A12~A0WEOECS&&1WRRDM/IOA19A18A17A16A15A14A13A12~A0D0~D78086Y3Y2Y1Y0G1G2AG2BCBA全譯碼實(shí)現(xiàn)存儲(chǔ)器擴(kuò)展示意圖42第42頁(yè)，課件共67頁(yè)，創(chuàng)作于2023年2月5.4

CPU與存儲(chǔ)器連接5.4.1CPU與存儲(chǔ)器的連接方法5.4.2譯碼方法與地址范圍計(jì)算5.4.3連接舉例第43頁(yè)，課件共67頁(yè)，創(chuàng)作于2023年2月5.4.2譯碼方法與地址范圍計(jì)算1.譯碼器芯片74LS138（3-8譯碼器）常用的譯碼器芯片：74LS139(2-4譯碼器)、74LS138(3-8譯碼器)

74LS154(4-16譯碼器)74LS138的引腳及邏輯符號(hào)：譯碼輸入引線A、B、C：用于片選地址線的輸入芯片允許引線G1、G2A、G2B：為100時(shí)，74LS138工作有效譯碼輸出引線Y0~Y7：僅有1條引線輸出為低電平ABCG2AG2BG1Y0Y1Y2Y3Y4Y5Y6Y7地址輸入允許輸入譯碼輸出74LS13844第44頁(yè)，課件共67頁(yè)，創(chuàng)作于2023年2月5.4.2譯碼方法與地址范圍計(jì)算1.譯碼器芯片74LS138（3-8譯碼器）使能端輸入端輸出端G1G2AG2BCBAY7Y6Y5Y4Y3Y2Y1Y01000001111111010000111111101100010111110111000111111011110010011101111100101110111111001101011111110011101111111×××1111111145第45頁(yè)，課件共67頁(yè)，創(chuàng)作于2023年2月5.4.2譯碼方法與地址范圍計(jì)算2.譯碼方法與地址范圍計(jì)算譯碼法：用片選地址線（高位地址線）經(jīng)譯碼電路控制存儲(chǔ)器芯片的片選端來(lái)選擇某一存儲(chǔ)芯片的方法。全譯碼法的片選控制全譯碼法：指片內(nèi)地址線外的其余地址線全部參加譯碼，即全部高位地址線都連接到譯碼器的輸入端，譯碼器的輸出信號(hào)作為各芯片的片選信號(hào)，將其分別連接到存儲(chǔ)器芯片的片選端。例：用4片6264（8K×8位）的存儲(chǔ)芯片擴(kuò)展成32K×8位存儲(chǔ)器分析：A13、A14、A15連74LS138的A、B、CA16、A17、A18、A19及M/IO作為譯碼器選通控制線74LS138的Y0、Y1、Y2、Y3分別連通存儲(chǔ)芯片46第46頁(yè)，課件共67頁(yè)，創(chuàng)作于2023年2月5.4.2譯碼方法與地址范圍計(jì)算1#D0~D7A12~A0WEOECS2#D0~D7A12~A0WEOECS3#D0~D7A12~A0WEOECS4#D0~D7A12~A0WEOECS&&1WRRDM/IOA19A18A17A16A15A14A13A12~A0D0~D78088Y3Y2Y1Y0G1G2AG2BCBA47第47頁(yè)，課件共67頁(yè)，創(chuàng)作于2023年2月5.4.2譯碼方法與地址范圍計(jì)算例：用4片6264（8K×8位）的存儲(chǔ)芯片擴(kuò)展成32K×8位存儲(chǔ)器分析：整個(gè)32K×8位存儲(chǔ)區(qū)的地址空間為80000H~87FFFH，各片存儲(chǔ)器地址范圍芯片片選地址線/高位地址線片內(nèi)地址線地址范圍A19A18A17A16A15A14A13A12A11…A1A01#100000000…00~11…1180000H~81FFFH2#100000100…00~11…1182000H~83FFFH3#100001000…00~11…1184000H~85FFFH4#100001100…00~11…1186000H~87FFFH特點(diǎn)：◆每個(gè)存儲(chǔ)器芯片的地址范圍是唯一的◆各芯片之間的地址范圍是連續(xù)的48第48頁(yè)，課件共67頁(yè)，創(chuàng)作于2023年2月5.4.2譯碼方法與地址范圍計(jì)算部分譯碼法的片選控制部分譯碼法：指片選地址線中僅有一部分參加譯碼特點(diǎn)：◆可保證存儲(chǔ)器芯片的地址連續(xù)◆但一個(gè)存儲(chǔ)單元會(huì)對(duì)應(yīng)多個(gè)地址，即地址重疊例：用4片6264（8K×8位）的存儲(chǔ)芯片擴(kuò)展成32K×8位存儲(chǔ)器分析：高位地址線A13~A17經(jīng)譯碼器譯碼輸出作為片選信號(hào)高位地址線A18、A19不參加譯碼地位地址線A0~A12直接與存儲(chǔ)芯片的地址線A0~A12連接4#CS3#CS2#CS1#CS1Y3Y2Y1Y0G1G2AG2BCBAM/IOA19A18A17A16A15A14A13A12~A08088接譯碼器芯片本身的地址線49第49頁(yè)，課件共67頁(yè)，創(chuàng)作于2023年2月5.4.2譯碼方法與地址范圍計(jì)算例：用4片6264（8K×8位）的存儲(chǔ)芯片擴(kuò)展成32K×8位存儲(chǔ)器分析：使32KB存儲(chǔ)器中的任意存儲(chǔ)單元對(duì)應(yīng)4個(gè)地址——地址重疊設(shè)A18=A19=0,則32KB的RAM存儲(chǔ)單元地址為0000H~07FFFH芯片片選地址線/高位地址線片內(nèi)地址線地址范圍A19A18A17A16A15A14A13A12A11…A1A01#000000000…00~11…1100000H~01FFFH2#000000100…00~11…1102000H~03FFFH3#000001000…00~11…1104000H~05FFFH4#000001100…00~11…1106000H~07FFFH設(shè)A18=0,A19=1,則32KB的RAM存儲(chǔ)地址為：4000H~47FFFH設(shè)A18=1,A19=0,則32KB的RAM存儲(chǔ)地址為：8000H~87FFFH設(shè)A18=1,A19=1,則32KB的RAM存儲(chǔ)地址為：C000H~C7FFFH50第50頁(yè)，課件共67頁(yè)，創(chuàng)作于2023年2月5.4.2譯碼方法與地址范圍計(jì)算線選法的片選控制線選法：即線性選擇法，指直接用高位地址線中的某一位作為某一存儲(chǔ)器芯片的片選控制信號(hào)，用地位地址線實(shí)現(xiàn)對(duì)芯片的片內(nèi)尋址。特點(diǎn)：◆實(shí)現(xiàn)簡(jiǎn)單，不需外加硬件電路◆芯片間的地址不連續(xù)◆不會(huì)造成地址重疊例：CPU16條地址線A0~A15，系統(tǒng)存儲(chǔ)器由3片RAM6116(2K×8位)和2片EPROM2716(2K×8位)構(gòu)成分析：A0~A10連片內(nèi)地址線 A11~A15作片選地址線注意：軟件必須保證片選地址線中只能有一位有效51第51頁(yè)，課件共67頁(yè)，創(chuàng)作于2023年2月5.4

CPU與存儲(chǔ)器連接5.4.1CPU與存儲(chǔ)器的連接方法5.4.2譯碼方法與地址范圍計(jì)算5.4.3連接舉例第52頁(yè)，課件共67頁(yè)，創(chuàng)作于2023年2月5.4.3連接舉例例1：采用8086處理器，構(gòu)成32K×8位存儲(chǔ)系統(tǒng)，前16KB用EPROM2764（8K×8），后16KB用SRAM6264（8K×8）要求：EPROM地址范圍：00000H~03FFFHSRAM地址范圍：04000H~07FFFH整個(gè)地址空間連續(xù)，無(wú)地址重疊譯碼器采用74LS1381.計(jì)算所需芯片的個(gè)數(shù)：16KB的EPROM存儲(chǔ)系統(tǒng)需2764芯片：2片16KB的SRAM存儲(chǔ)系統(tǒng)需6264芯片：2片53第53頁(yè)，課件共67頁(yè)，創(chuàng)作于2023年2月5.4.3連接舉例2.選擇譯碼方法與計(jì)算芯片地址范圍：根據(jù)題目要求，選擇全譯碼法的片選控制——高位地址A19~A13參與譯碼，A12~A0作為芯片片內(nèi)地址選擇芯片片選地址線/高位地址線片內(nèi)地址線地址范圍A19A18A17A16A15A14A13A12A11…A1A01#2764000000000…00~11…1100000H~01FFFH2#2764000000100…00~11…1102000H~03FFFH1#6264000001000…00~11…1104000H~05FFFH2#6264000001100…00~11…1106000H~07FFFH3.存儲(chǔ)器芯片與CPU連接：54第54頁(yè)，課件共67頁(yè)，創(chuàng)作于2023年2月5.4.3連接舉例WRRDM/IOA19A18A17A16A15A14A13A12~A0D0~D78088&&1Y3Y2Y1Y0G1G2AG2BCBA74LS1382764(1#)D0~D7A12~A0PGMOECEVpp2764(2#)D0~D7A12~A0PGMOECEVpp6264(1#)D0~D7A12~A0WEOECS1CS26264(2#)D0~D7A12~A0WEOECS1CS2+5V+5V+5V+5V55第55頁(yè)，課件共67頁(yè)，創(chuàng)作于2023年2月第5章

半導(dǎo)體存儲(chǔ)器5.1 概述5.2 隨機(jī)讀寫(xiě)存儲(chǔ)器5.3 只讀存儲(chǔ)器5.4 CPU與存儲(chǔ)器連接5.5 內(nèi)存管理第56頁(yè)，課件共67頁(yè)，創(chuàng)作于2023年2月5.5 內(nèi)存管理80X86系列CPU的工作模式：不同CPU的尋址范圍CPU數(shù)據(jù)總線地址總線尋址范圍支持操作系統(tǒng)80868位20位1MB實(shí)方式8028616位24位16MB實(shí)、保護(hù)方式80386/80486/Pentium32位32位4096MB實(shí)、保護(hù)、V86方式57第57頁(yè)，課件共67頁(yè)，創(chuàng)作于2023年2月5.