微機原理及應(yīng)用

微機原理及應(yīng)用第1頁，課件共68頁，創(chuàng)作于2023年2月微機

原理及接口

技術(shù)課程

介紹典型機型：IBMPC系列機基本系統(tǒng)：8086CPU和半導(dǎo)體存儲器I/O接口電路及與外設(shè)的連接硬件－－接口電路原理軟件－－接口編程方法第2頁，課件共68頁，創(chuàng)作于2023年2月專業(yè)技術(shù)基礎(chǔ)課硬件系列課程之一計算機組成原理微機原理及接口技術(shù)計算機體系結(jié)構(gòu)必修課以技術(shù)為主面向應(yīng)用軟硬件相結(jié)合課程

特點區(qū)別第3頁，課件共68頁，創(chuàng)作于2023年2月先修課程數(shù)字邏輯或數(shù)字電路提供硬件基礎(chǔ)計算機組成原理確立計算機部件功能掌握計算機工作原理高級語言程序設(shè)計熟悉DOS環(huán)境程序設(shè)計的方法掌握基本程序設(shè)計思想先修

課程第4頁，課件共68頁，創(chuàng)作于2023年2月本門課程的研究內(nèi)容及其地位與作用研究內(nèi)容：微機系統(tǒng)的基本組成與結(jié)構(gòu)、工作原理及應(yīng)用方法與技術(shù)。本門課程在計算機知識結(jié)構(gòu)中的地位與作用：第5頁，課件共68頁，創(chuàng)作于2023年2月學(xué)習(xí)方法建議復(fù)習(xí)并掌握先修課的有關(guān)內(nèi)容課堂：聽講與理解、適當(dāng)筆記。課后：認(rèn)真閱讀教材和參考書、獨立完成作業(yè)。實驗：充分準(zhǔn)備、勤于動手實踐。8、學(xué)習(xí)資源錢曉捷之微服網(wǎng)/qwfw微機原理遠(yuǎn)程教學(xué)0/caicomputer/錢曉捷陳濤，微型計算機原理及接口技術(shù)，北京：機械工業(yè)出版社，1999.1BarryB.Brey著陳誼等譯，Intel系列微處理器結(jié)構(gòu)、編程和接口技術(shù)大全

——80X86、Pentium和PentiumPro，北京：機械工業(yè)出版社，1998.1第6頁，課件共68頁，創(chuàng)作于2023年2月學(xué)習(xí)方法很重要復(fù)習(xí)并掌握先修課的有關(guān)內(nèi)容課堂：聽講與理解、適當(dāng)筆記課后：認(rèn)真讀書、完成作業(yè)實驗：充分準(zhǔn)備、勇于實踐總成績＝考試成績＋實驗成績＋平時成績學(xué)習(xí)

方法第7頁，課件共68頁，創(chuàng)作于2023年2月微機原理及應(yīng)用-參考文獻(xiàn)錢曉捷陳濤，微型計算機原理及接口技術(shù)，北京：機械工業(yè)出版社，1999.1錢曉捷，匯編語言程序設(shè)計（第2版），北京：電子工業(yè)出版社，2003.6揚季文等，80X86匯編語言程序設(shè)計教程，北京：清華大學(xué)出版社，1998.6戴梅萼，微型計算機技術(shù)及應(yīng)用，北京：清華大學(xué)出版社，1991揚素行，微型計算機系統(tǒng)原理及應(yīng)用，北京：清華大學(xué)出版社，1995BarryB.Brey著陳誼等譯，Intel系列微處理器結(jié)構(gòu)、編程和接口技術(shù)大全——80X86、Pentium和PentiumPro，北京：機械工業(yè)出版社，1998.1第8頁，課件共68頁，創(chuàng)作于2023年2月微型計算機原理及應(yīng)用第1章微型計算機系統(tǒng) 2第2章微處理器內(nèi)部結(jié)構(gòu) 4第3章匯編語言基礎(chǔ) 4第4章IA-32指令系統(tǒng) 6第5章控制轉(zhuǎn)移和程序結(jié)構(gòu) 8第6章微處理器外部特性 4第7章存儲系統(tǒng) 4第8章輸入輸出接口 4第9章常用接口技術(shù) 8第9頁，課件共68頁，創(chuàng)作于2023年2月1、電子計算機發(fā)展簡史（1）1946-1958第一代:電子管計算機。磁鼓存儲器，機器語言、匯編語言編程。世界上第一臺電子數(shù)字計算機ENIAC（ElectronicNumericalIntegratorAndcalculator），1946年由美國賓夕法尼亞大學(xué)研制，字長12位，運算速度5000次/秒，使用18800個電子管、1500個繼電器，功耗150kw，占地170m2，重達(dá)30噸，造價100萬美元。（2）1958-1964第二代:晶體管計算機。磁芯作主存儲器,磁盤作外存儲器，開始使用高級語言編程。（3）1964-1971第三代：集成電路計算機。使用半導(dǎo)體存儲器，出現(xiàn)多終端計算機和計算機網(wǎng)絡(luò)。（4）1971-第四代：大規(guī)模集成電路計算機。出現(xiàn)微型計算機、單片微型計算機，外部設(shè)備多樣化。（5）1981-第五代：人工智能計算機。模擬人的智能和交流方式。第1章微型計算機系統(tǒng)第10頁，課件共68頁，創(chuàng)作于2023年2月2、計算機發(fā)展趨勢微型化─便攜式、低功耗高性能─尖端科技領(lǐng)域的信息處理，需要超大容量、高速度智能化─模擬人類大腦思維和交流方式，多種處理能力系列化、標(biāo)準(zhǔn)化─便于各種計算機硬、軟件兼容和升級網(wǎng)絡(luò)化─網(wǎng)絡(luò)計算機和信息高速公路多機系統(tǒng)─大型設(shè)備、生產(chǎn)流水線集中管理(獨立控制、 故障分散、資源共享)第11頁，課件共68頁，創(chuàng)作于2023年2月1.1微處理器發(fā)展

微處理器（MPU）：微型計算機的中央處理器，亦稱CPU。 是把運算器和控制器及其附屬電路集成在一個芯片上的VLSI。其基本功能是執(zhí)行指令，還進行數(shù)據(jù)傳輸，控制和指揮其它部件協(xié)調(diào)工作，從而實現(xiàn)程序設(shè)定的任務(wù)。連接微機其它部件的各種信號大多數(shù)來自微處理器。因此，學(xué)習(xí)微型計算機原理及應(yīng)用，首先要掌握微處理器的組成、工作原理，尤其要掌握它的各種信號。

微機：以微處理器為核心，配以存儲器、輸入/輸出接口電路及系統(tǒng)總路線所制造出的計算機。第12頁，課件共68頁，創(chuàng)作于2023年2月1.1.1微處理器的歷史微處理器主要性能指標(biāo)字長：CPU每個時間單位可處理的二進制的數(shù)據(jù)位數(shù)（如一次運算、傳輸）如：8位機、16位機、32位機和64位機。時鐘頻率：表明CPU的處理速度，反映了微處理器的基本時間單位。 相關(guān)參數(shù)：時鐘頻率、主頻、每秒運算次數(shù) 如：100MHz、3.2GHz。集成度：表明微處理器的生產(chǎn)工藝水平，通常用芯片上集成的晶體管數(shù)量來表達(dá)。第13頁，課件共68頁，創(chuàng)作于2023年2月

實際上，微型計算機性能優(yōu)劣由它的系統(tǒng)結(jié)構(gòu)、指令系統(tǒng)、硬件組成、外部設(shè)備以及軟件配備是否齊全等因素決定。只有綜合各項指標(biāo)，才能正確評價與衡量計算機性能高低。下面介紹幾項主要評估指標(biāo)。

1.CPU字長計算機的字長決定了計算機內(nèi)部一次可以處理的二進制代碼的位數(shù)。它決定著計算機的通用寄存器、加法器、數(shù)據(jù)總線等部件位數(shù)，因此，它的長短直接影響硬件成本。字長越長，一個字所能表示的數(shù)據(jù)精度就越高。在完成同樣精度的運算時，字長較長的計算機比字長短的計算機速度快。為了兼顧精度與硬件成本，有些計算機允許采用變字長運算。CPU字長是字節(jié)的整數(shù)倍，如8、16、32和64位等。第14頁，課件共68頁，創(chuàng)作于2023年2月

一般情況下，CPU內(nèi)部數(shù)據(jù)總線寬度和計算機對外的數(shù)據(jù)總線寬度是一致的。而有的CPU為了改進運算性能加寬了CPU的內(nèi)部總線寬度，致使內(nèi)部字長和對外數(shù)據(jù)總線寬度不一致。如Intel8088微處理器就是內(nèi)部總線寬度為16、而對外的數(shù)據(jù)總線寬是8位的芯片。對這類芯片稱之為“準(zhǔn)××位”芯片。因此Intel8088就稱為準(zhǔn)16位芯片。

2.內(nèi)存儲器容量與速度

內(nèi)存儲器容量是衡量它存儲二進制信息量大小的一個重要指標(biāo)。微型計算機中常用字節(jié)表示內(nèi)存儲器容量，如64MB（兆字節(jié)）。內(nèi)存儲器容量常常有一個變化范圍，同一型號微型計算機，能配備的內(nèi)存儲器容量大小也有一個變化范圍。第15頁，課件共68頁，創(chuàng)作于2023年2月

內(nèi)存的速度用存取周期來衡量。存儲器執(zhí)行一次完整的讀／寫操作所需要的時間稱為存取周期。半導(dǎo)體集成電路存儲器的存取周期目前約為幾十納秒（ns）。

3.CPU指令執(zhí)行時間

指令執(zhí)行時間的長短反映了CPU運算速度的快慢。因為執(zhí)行不同的指令所需的時間不同，這就產(chǎn)生了如何評估計算速度的問題。常用方法有兩種：(1)根據(jù)不同類型指令在計算過程中出現(xiàn)的頻繁程度乘上不同系數(shù)，求得統(tǒng)計平均值。這里所指的運算速度為平均速度MIPS（MillionsofInstructionsPersecond），即百萬條指令／秒作單位。(2)直接給出CPU的時鐘頻率(主頻)。時鐘頻率在很大程度上決定了計算機的運算速度。如80486時鐘頻率在33～66MHz，Pentium則在60～133MHz，PentiumMMXCPU時鐘頻率為230MHz以上。第16頁，課件共68頁，創(chuàng)作于2023年2月1.通用微處理器1971年，美國Intel公司研究并制造了I4004微處理器芯片。該芯片能同時處理4位二進制數(shù)，集成了2300個晶體管，每秒可進行6萬次運算，成本約為200美元。它是世界上第一個微處理器芯片，以它為核心組成的MCS-4計算機，標(biāo)志了世界第一臺微型計算機的誕生。第17頁，課件共68頁，創(chuàng)作于2023年2月第一代4位和低檔8位機Intel4004第二代中高檔8位機8080/8085、Z80、MC6800第三代16位機Intel8086、Z8000、MC6800第四代32位機80386、80486第五代64位機（1971-1973）（1974-1978）（1978-1981）（1981-2000）（2001后）特點：1、芯片的發(fā)展遵循摩爾定律2、速度越來越快。3、容量越來越大。4、功能越來越強。圖片示例第18頁，課件共68頁，創(chuàng)作于2023年2月Intel4004和采用4004的計算器第19頁，課件共68頁，創(chuàng)作于2023年2月Apple微型計算機Apple-IApple-II第20頁，課件共68頁，創(chuàng)作于2023年2月IBMPC系列機8088CPUIBMPC機IBMPC/AT機IBMPC/XT機第21頁，課件共68頁，創(chuàng)作于2023年2月2.專用微處理器單片機，數(shù)字信號處理器（1）單片機（微控制器，嵌入式處理器，MCU） 采用超大規(guī)模集成電路技術(shù)把具有數(shù)據(jù)處理能力的中央處理器CPU、隨機存儲器RAM、只讀存儲器ROM、多種I/O口和中斷系統(tǒng)、定時器/計時器等功能（可能還包括顯示驅(qū)動電路、脈寬調(diào)制電路、模擬多路轉(zhuǎn)換器、A/D轉(zhuǎn)換器等電路）集成到一塊硅片上構(gòu)成的一個小而完善的計算機系統(tǒng)。 代表芯片： 1976-1978：IntelMCS-48 1978-1982： MCS-51 AtmlAT89 MicrochipTechnologyPIC 1982- ：MCS-96/98（16位） AT91（32位）

第22頁，課件共68頁，創(chuàng)作于2023年2月單片機為工業(yè)測控而設(shè)計，具有三高優(yōu)勢(集成度高、可靠性高、性價比高)。主要應(yīng)用于工業(yè)檢測與控制、計算機外設(shè)、智能儀器儀表、通訊設(shè)備、家用電器等。特別適合于嵌入式微型機應(yīng)用系統(tǒng)。單片機開發(fā)系統(tǒng)有單片單板機和仿真器。實現(xiàn)單片機應(yīng)用系統(tǒng)的硬、軟件開發(fā)。第23頁，課件共68頁，創(chuàng)作于2023年2月（2）數(shù)字信號處理(簡稱DSP)

是一種獨特的微控制器，是以數(shù)字信號來處理大量信息的器件。其工作原理是接收模擬信號，轉(zhuǎn)換為0或1的數(shù)字信號，再對數(shù)字信號進行修改、刪除、強化，并在其他系統(tǒng)芯片中把數(shù)字?jǐn)?shù)據(jù)解譯回模擬數(shù)據(jù)或?qū)嶋H環(huán)境格式。 即專注于數(shù)字信號的高速處理，內(nèi)部集成有高速乘法器，能進行快速乘法和加法運算。

典型應(yīng)用和代表產(chǎn)品第24頁，課件共68頁，創(chuàng)作于2023年2月（3）嵌入式系統(tǒng)

利用MCU、DSP或通用MPU，結(jié)合具體應(yīng)用就可以構(gòu)成一個控制系統(tǒng)，如當(dāng)前的主要應(yīng)用形式就是嵌入式系統(tǒng)。

嵌入式系統(tǒng)是以應(yīng)用為中心，以計算機技術(shù)為基礎(chǔ)，并且軟硬件可裁剪，適用于應(yīng)用系統(tǒng)對功能、可靠性、成本、體積、功耗有嚴(yán)格要求的專用計算機系統(tǒng)。它一般由嵌入式微處理器、外圍硬件設(shè)備、嵌入式操作系統(tǒng)以及用戶的應(yīng)用程序等四個部分組成，用于實現(xiàn)對其他設(shè)備的控制、監(jiān)視或管理等功能。第25頁，課件共68頁，創(chuàng)作于2023年2月

嵌入式系統(tǒng)是將計算機直接嵌入至應(yīng)用系統(tǒng)中，是信息技術(shù)的最終產(chǎn)品。嵌入式系統(tǒng)隨著應(yīng)用方式不同，可有IP（IntellectualProperty）級、芯片級和模塊級等3中不同體系結(jié)構(gòu)形式。嵌入式系統(tǒng)采用“量體裁衣”的方式可把所需的功能（IP單元、芯片——MCU、RAM、ROM、I/O等、模塊等）嵌入至各種應(yīng)用系統(tǒng)。

第26頁，課件共68頁，創(chuàng)作于2023年2月IP級：把不同的IP單元，根據(jù)應(yīng)用的要求集成在一塊芯片中，也就是片上系統(tǒng)SOC（SystemOnChip）的形式。各種嵌入式軟件也可以以IP的方式集成在芯片中。芯片級：根據(jù)各種IT的產(chǎn)品（應(yīng)用系統(tǒng)）的要求，可以選用相應(yīng)的處理器（MCU、DSP、RISC型MPU）芯片、RAM、ROM（EPROM/EEPROM/Flash）及I/O接口芯片等組成相應(yīng)的嵌入式系統(tǒng)；相應(yīng)的系統(tǒng)軟件/應(yīng)用軟件也以固件形式固化在ROM中。這是目前嵌入式系統(tǒng)最常見的形式。模塊級： 以X86處理器構(gòu)成的計算機系統(tǒng)模塊嵌入到應(yīng)用系統(tǒng)中，這樣可充分利用目前常用的PC機的通用性和便利性。不過，此方式不但要縮小體積、增加可靠性，而且要把操作系統(tǒng)OS改造為嵌入式操作系統(tǒng)OS，把應(yīng)用軟件固化在固態(tài)盤中。此種嵌入式系統(tǒng)較多出現(xiàn)在工業(yè)控制和儀器儀表中。第27頁，課件共68頁，創(chuàng)作于2023年2月

微處理器產(chǎn)生以來，就一只沿著通用CPU、微控制器、DSP芯片三個方向發(fā)展。 三類處理器—— 基本原理：一樣，但各有特點 技術(shù)：借鑒交融 應(yīng)用：不同 學(xué)習(xí)通用微處理器80x86及其PC微機，是學(xué)習(xí)其它微處理器的基礎(chǔ)。第28頁，課件共68頁，創(chuàng)作于2023年2月1.1.2Intel80x86系列微處理器 Intel是最早、目前影響最大的微處理器生產(chǎn)廠家，80x86系列微處理器是個人微機主流微處理器，其發(fā)展是微機發(fā)展的一個縮影。 1.8086 8086是第一款面世的X86CPU，可以使用外部20位地址總線管理1MB的內(nèi)存，數(shù)據(jù)總線16位，主頻約5MHz。8088是8086的衍生品，僅有8位（外部）數(shù)據(jù)總線。 對外引腳（PIN）用于與其它電路進行連接。 處理器總線：數(shù)據(jù)、地址、控制總線。第29頁，課件共68頁，創(chuàng)作于2023年2月 數(shù)據(jù)總線DB用于傳送數(shù)據(jù)信息，在CPU和存儲器或I／O接口等部件之間傳輸數(shù)據(jù)。數(shù)據(jù)總線的位數(shù)是一次能夠傳送數(shù)據(jù)的二進制位數(shù)，通常與微處理的字長相一致。 地址總線AB是用來指定存儲器或外設(shè)的具體單元，其位數(shù)決定了CPU可直接尋址的內(nèi)存空間或外設(shè)范圍的大小，比如16位微型機的地址總線為20位，其可尋址空間為2^20＝1MB。一般來說，若地址總線為n位，則可尋址空間為2^n字節(jié)。 控制總線CB用來傳送控制信號和時序信號，如讀／寫信號，片選信號、中斷響應(yīng)信號、中斷申請信號、復(fù)位信號、總線請求信號、設(shè)備就緒信號等?？刂瓶偩€的位數(shù)要根據(jù)系統(tǒng)的實際控制需要而定。實際上控制總線的具體情況主要取決于CPU。第30頁，課件共68頁，創(chuàng)作于2023年2月2.80286 發(fā)布于1982年，16位字長，地址總線24位，支持16MB內(nèi)存。在同頻率下性能三倍于8086處理器。 它是第一款帶有MMU（內(nèi)存管理單元，memorymanagementunit）模塊的處理器，可以管理虛擬內(nèi)存。和8086一樣，它也沒有浮點運算單元（FPU），不過它可以使用X87協(xié)處理器。 實地址方式與8086/8088工作原理類似，CPU只能訪問存儲空間的最低1MB。 保護方式下，286提供了存儲管理、保護機制和多任務(wù)管理的硬件支持，這些原來由操作系統(tǒng)實現(xiàn)的功能在處理器硬件支持下，使微機系統(tǒng)的性能得到極大提高。第31頁，課件共68頁，創(chuàng)作于2023年2月3．80386——1985年（1）32位微處理器，有32條數(shù)據(jù)總線，能靈活處理8位、16位和32位3種數(shù)據(jù)類型，能提供32位的指令尋址能力和32位的外部總線接口單元。其地址總線32條，能尋址4GB的物理存儲器空間。（2）時鐘頻率有16，25和33MHz。（3）非常成功的32位微處理器，被Intel公司確定為后來開發(fā)的80x86系列微處理器的標(biāo)準(zhǔn)，稱為IntelArchitecture-32(IA-32)。32位指令系統(tǒng)兼容16位的。第32頁，課件共68頁，創(chuàng)作于2023年2月（3）具有實地址方式、保護方式和虛擬8086方式。

實地址方式下，80386的操作像一個極快的8086，不同的是如果需要，可以擴展到32位。保護虛擬地址方式與80286相類似，支持多任務(wù)模式，但是80386保護虛地址方式下CPU可以訪問4GB的物理存儲器(實存)。在虛擬8086方式下,類似8086工作方式但又接受保護方式的管理，能模擬多個8086處理器。 DOS 實方式 Windows 保護方式 Windows-DOS 虛擬8086方式（4）1990年——在低功耗節(jié)能型芯片中，增加系統(tǒng)管理方式（SMM）工作狀態(tài)：CPU本身或控制其它部件自動減速運行或停止工作，降低能耗。第33頁，課件共68頁，創(chuàng)作于2023年2月4.80486——1989年（1）芯片上集成部件多。80386微處理器+80387數(shù)學(xué)協(xié)處理器+8KB數(shù)據(jù)高速緩存等多個部件。（2）數(shù)學(xué)協(xié)處理器：協(xié)助微處理器處理浮點數(shù)據(jù)，也叫浮點處理單元——8087，80287，80387。（3）高速緩存：CPU與主存之間速度很快但容量較小的存儲器，可以有效地提高整個存儲系統(tǒng)的存取速度。 片內(nèi)L1Cache，片外L2Cache。（4）首次增加RISC技術(shù)：與CISC技術(shù)融合。（5）采用指令流水線技術(shù)。（6）486DX4采用倍頻技術(shù)，CPU內(nèi)部時鐘是外部數(shù)據(jù)傳輸頻率的多倍，既能盡量提高CPU的時鐘頻率，又能遷就較慢的外圍部件、主板等。第34頁，課件共68頁，創(chuàng)作于2023年2月5.Pentium——1993年內(nèi)頻120、133、166、200MHz，外頻60、66MHz，32位結(jié)構(gòu)，但外部數(shù)據(jù)總線64位，存取主存速度高。（1）采用超標(biāo)量指令流水線結(jié)構(gòu)，內(nèi)部具有可并行工作的2條整數(shù)處理流水線。（2）雙重分離式高速緩存，指令和數(shù)據(jù)緩存分開，各為8KB。（3）高性能的浮點運算器。包含了專用的加法、乘法、除法單元。（4）常用RISC指令直接用硬件電路實現(xiàn)，指令微代碼改進。（5）分支指令預(yù)測。（6）與80X86系列微處理器完全兼容。第35頁，課件共68頁，創(chuàng)作于2023年2月6.Pentium

Pro——1995年

在體系結(jié)構(gòu)的設(shè)計中采用了許多新的思想和新的技術(shù)，體現(xiàn)在以下幾個方面：

1）精簡指令集技術(shù) 更多地運用了RISC結(jié)構(gòu)的設(shè)計思想，把CISC結(jié)構(gòu)的指令分解為若干像RISC指令的微操作，使它能在流水線上并行地執(zhí)行，以提高性能。這樣既保持了同以往的80X86微處理器的兼容性，同時又采用RISC技術(shù)提高了指令的運行速度。2）二級緩沖結(jié)構(gòu) 在一個封裝內(nèi)包含兩個芯片，一個是CPU內(nèi)核，包括兩個8KB的L1

Cache(一級高速緩存)；另一個是L2Cache(二級高速緩存)，容量為256KB。L2Cache由全速總線同CPU內(nèi)核相連，從而提高了程序的運行速度。第36頁，課件共68頁，創(chuàng)作于2023年2月3）亂序執(zhí)行和預(yù)測執(zhí)行技術(shù)

采用最新的指令動態(tài)執(zhí)行技術(shù)(亂序執(zhí)行技術(shù))，即指令不必按照程序為它規(guī)定的順序執(zhí)行，只要執(zhí)行條件具備就可以執(zhí)行。對轉(zhuǎn)移指令，它采用一種預(yù)測執(zhí)行技術(shù)，即對程序不同的分支進行預(yù)測，按預(yù)測結(jié)果調(diào)整指令執(zhí)行順序。由于預(yù)測不一定完全正確，因而帶有一定的風(fēng)險，又稱為“風(fēng)險執(zhí)行”。亂序執(zhí)行同預(yù)測執(zhí)行結(jié)合，允許CPU使指令流能最有效地利用內(nèi)部資源。4）3路超標(biāo)量和14級超流水線結(jié)構(gòu)

具有3路超標(biāo)量結(jié)構(gòu)，同時又具有12-14級超級流水線結(jié)構(gòu)，將任意一條指令的全部執(zhí)行分成14個指令步，這從另一個角度提高了處理器的并行處理能力。第37頁，課件共68頁，創(chuàng)作于2023年2月5）寄存器重命名技術(shù)

為保持與其他80X86在目標(biāo)代碼級的兼容性，仍使用IA指令和IA寄存器。由于IA寄存器少，只有16個通用寄存器(8個32位通用寄存器和8個浮點寄存器)，這使得相近的兩條指令爭用同一寄存器的可能性增大，不利于超標(biāo)量流水線的執(zhí)行。為此，Pentium

Pro參照RISC類寄存器的多通用寄存器特點，在內(nèi)部配備了40個內(nèi)部寄存器。采用寄存器重命名技術(shù)將IA指令使用的IA寄存器映射成微操作使用的Pentium

Pro內(nèi)部寄存器，這樣可以極大地消除指令的數(shù)據(jù)相關(guān)性。第38頁，課件共68頁，創(chuàng)作于2023年2月7.PentiumII——1999年P(guān)entiumMMX（帶有MMX技術(shù)的Pentium）是在1996年底發(fā)布的，在原Pentium的基礎(chǔ)上進行了重大的改進，特別是新增加了57條MMX多媒體指令，專門用來處理音頻、視頻等數(shù)據(jù)，可以大大縮短CPU在處理多媒體數(shù)據(jù)時的等待時間。PentiumII增大了一級緩存，采用雙重獨立總線結(jié)構(gòu)，512KBL2緩存工作于CPU半速，封裝在CPU外殼內(nèi)部，不再像之前那樣集成在主板上或者處理器內(nèi)。PentiumII支持MMX（SIMD）指令第39頁，課件共68頁，創(chuàng)作于2023年2月8.PentiumIII—— 1999年，Intel發(fā)布了PentiumIII，在PentiumII基礎(chǔ)上新增的SSE指令集包括了70條指令，其中包含提高3D圖形運算效率的50條SIMD(單指令多數(shù)據(jù)技術(shù))浮點運算指令、12條MMX整數(shù)運算增強指令、8條優(yōu)化內(nèi)存中連續(xù)數(shù)據(jù)塊傳輸指令。理論上這些指令對目前流行的圖像處理、浮點運算、3D運算、視頻處理、音頻處理等諸多多媒體應(yīng)用起到全面強化的作用。之后不久，Intel推出了PentiumIIICoppermine，內(nèi)建256KBL2全速緩存，該處理器的性能在PentiumIII的基礎(chǔ)上得到了進一步增強。

第40頁，課件共68頁，創(chuàng)作于2023年2月9.Pentium4——2000年11月微處理器性能的提高依賴于半導(dǎo)體工藝水平和先進體系結(jié)構(gòu)，前者決定了芯片的集成度和可達(dá)到的時鐘頻率，后者決定了在相同的集成度和時鐘頻率下微處理器的執(zhí)行效率。微處理器的內(nèi)部結(jié)構(gòu)稱為微（體系）結(jié)構(gòu)。Pentium4采用全新的NetBurst微結(jié)構(gòu)，超級流水線達(dá)20級，開始支持SSE2指令集。SSE2指令集是在SSE指令集的基礎(chǔ)上發(fā)展起來的，使用了144個新增指令，擴展了MMX技術(shù)和SSE技術(shù)，有效提升了CPU運行性能。相比于SSE2，SSE3在SSE2的基礎(chǔ)上又增加了13個額外的SIMD指令。SSE3中13個新指令的主要目的是改進線程同步和特定應(yīng)用程序領(lǐng)域，例如多媒體和游戲。

第41頁，課件共68頁，創(chuàng)作于2023年2月并行技術(shù) 指令級并行：指令之間并行； 線程級并行：超線程技術(shù)。 線程，一段運行的程序。超線程（HT）技術(shù)使軟件能夠?qū)⒁粋€處理器“視為”兩個處理器。軟件應(yīng)用可被寫成具有多個代碼段（稱為“線程”），以充分利用這項技術(shù)。超線程（HT）技術(shù)允許處理器同時執(zhí)行兩個單獨的線程，從而顯著提升了系統(tǒng)在同時運行兩個或多個應(yīng)用時的性能。第42頁，課件共68頁，創(chuàng)作于2023年2月Intel還推出了多種80x86芯片，如：低端：Celeron服務(wù)器：Xeon競爭和兼容廠商：AMD發(fā)展： 單芯片多處理器SMP技術(shù)生產(chǎn)多核微處理器；推廣64位微處理器芯片。第43頁，課件共68頁，創(chuàng)作于2023年2月英特爾微處理器芯片80386PentiumPentium4第44頁，課件共68頁，創(chuàng)作于2023年2月小結(jié)第45頁，課件共68頁，創(chuàng)作于2023年2月微型計算機發(fā)展新技術(shù)隨著微電子技術(shù)和計算機技術(shù)的發(fā)展，一些新的思想、新的技術(shù)被陸續(xù)應(yīng)用到微型計算機中，以下對這些新技術(shù)作簡單的介紹。

1.流水線技術(shù)為了提高微機的工作速度，可采用某些功能部件分離的方法，使大的順序操作分解為由不同功能部件分別完成、在時間上重疊的子操作，這種技術(shù)稱為流水線技術(shù)。例如，微處理器對取指和指令的譯碼執(zhí)行這兩個順序操作進行了分離，分別由總線接口單元和執(zhí)行單元來完成，使得它們在時間上可以重疊。即當(dāng)一條指令正在執(zhí)行單元中執(zhí)行時，總線接口單元可能已經(jīng)在取另一條指令了。在486微處理器中，采用5級流水線，從而大大提高了CPU的工作效率。第46頁，課件共68頁，創(chuàng)作于2023年2月

2.高速緩存器在CPU的所有操作中，訪問內(nèi)存是最頻繁的操作。一般的微型計算機內(nèi)存采用MOS型動態(tài)RAM構(gòu)成，其工作速度要比CPU慢，加上CPU的所有訪問都要通過總線這個瓶頸，所以縮短存儲器的訪問時間是提高計算機速度的關(guān)鍵。一般采用在CPU和內(nèi)存之間加進高速緩沖存儲器（Cache）的方法。高速緩沖存儲器（Cache）由規(guī)模較小、速度與CPU相當(dāng)?shù)撵o態(tài)RAM構(gòu)成。安排上一般有兩種方法：采用靜態(tài)RAM芯片構(gòu)成外部Cache，安排在系統(tǒng)的主機板上；將Cache集成在CPU芯片內(nèi)。當(dāng)前，許多CPU在芯片內(nèi)部安排了兩級Cache。第47頁，課件共68頁，創(chuàng)作于2023年2月3.虛擬存儲技術(shù)虛擬存儲技術(shù)是一種存儲管理技術(shù)，目的是擴大面向用戶的內(nèi)存容量。一般情況下，系統(tǒng)除了配備一定容量的內(nèi)存外，還配備了較大容量的輔助存儲器（外存，如磁盤）。大量的程序和數(shù)據(jù)平時是存放在輔存中的，待使用時才調(diào)入內(nèi)存。當(dāng)程序的規(guī)模較大、而內(nèi)存的數(shù)量相對不足時，編程者就必須作出安排，分批將程序調(diào)入內(nèi)存。也就是說，要不斷地用新的程序段來覆蓋內(nèi)存中暫時不用的老的程序段。所謂虛擬存儲技術(shù)，就是采用硬件、軟件相結(jié)合的方法，由系統(tǒng)自動進行這項調(diào)度。對于用戶來說，可以放心地使用更大的虛擬內(nèi)存，而不必過問實際內(nèi)存的大小，并可得到與實際內(nèi)存相似的工作速度。第48頁，課件共68頁，創(chuàng)作于2023年2月4.微程序控制微程序控制的基本思想是將指令操作分解為“微指令”序列，每一條微指令又包含若干可同時進行的微操作。微程序被固化在CPU中，在操作時根據(jù)機器指令不斷取出微指令、執(zhí)行微指令，從而實現(xiàn)指令的功能。

5.精簡指令系統(tǒng)隨著計算機功能的增強，CPU的指令越來越復(fù)雜，復(fù)雜的指令系統(tǒng)為編程帶來方便和高效，但是實現(xiàn)的難度和出錯的幾率大大增加。程序中大量使用的是數(shù)據(jù)傳送、算術(shù)運算、轉(zhuǎn)移調(diào)用等為數(shù)不多的基本指令，其用量占到指令用量的80%以上。第49頁，課件共68頁，創(chuàng)作于2023年2月那些需要大量硬件支持的復(fù)雜指令，主要是為了提高工作效率而設(shè)計的，使用的機會不多，這樣造成了資源的浪費。精簡指令系統(tǒng)計算機RISC（ReducedInstructionSetComputer）的著眼點是增加內(nèi)部寄存器的數(shù)量、簡化指令和指令系統(tǒng)。RISC選用那些最常用的簡單指令，使得指令數(shù)目減少，從而使指令的長度和指令周期進一步縮短。這樣，以前由硬件和復(fù)雜指令實現(xiàn)的工作，由用戶通過簡單指令來實現(xiàn)，從而降低了硬件設(shè)計難度，有利于提高芯片集成度和工作速度。與精簡指令系統(tǒng)計算機相應(yīng)的是復(fù)雜指令系統(tǒng)計算機CISC（ComplexInstructionSetComputer）。第50頁，課件共68頁，創(chuàng)作于2023年2月

6.多媒體技術(shù)多媒體技術(shù)是指用計算機來存儲、管理和處理多種信息和信息媒體，如數(shù)字、文字、聲音、圖像、動畫和活動影像等。計算機中多媒體信息的處理可以通過軟件或硬件的方法來實現(xiàn)。

7.多處理器系統(tǒng)為了進一步提高系統(tǒng)的工作速度和工作能力，一些系統(tǒng)采用多處理器結(jié)構(gòu)。多處理器系統(tǒng)是指一個系統(tǒng)中同時有幾個部件可以接受指令、并進行指令的譯碼操作。

第51頁，課件共68頁，創(chuàng)作于2023年2月微型計算機系統(tǒng)硬件微型計算機（主機）微處理器(CPU)軟件外圍設(shè)備運算器控制器存儲器(內(nèi)存)RAMROM外部設(shè)備輔助設(shè)備輸入設(shè)備(鍵盤、掃描儀、語音識別儀…)輸出設(shè)備(顯示器、打印機、繪圖儀、…)輔助存儲器(磁帶、磁盤、光盤)輸入/輸出接口(PIO、SIO、CTC、ADC、DAC…)(I/O接口)總線(AB、DB、CB)系統(tǒng)軟件(操作系統(tǒng)，編輯、編譯程序，故障診斷,監(jiān)控程序…)應(yīng)用軟件(科學(xué)計算，工業(yè)控制，數(shù)據(jù)處理…)程序設(shè)計語言(機器語言、匯編語言、高級語言)電源電路時鐘電路微型計算機系統(tǒng)的組成與結(jié)構(gòu)1.2微型計算機組成第52頁，課件共68頁，創(chuàng)作于2023年2月1.2.1微型計算機結(jié)構(gòu)在此指硬件結(jié)構(gòu)，見下圖：第53頁，課件共68頁，創(chuàng)作于2023年2月1.微處理器運算器、控制器和若干高速存儲單元（寄存器）運算器：整數(shù)運算器、浮點處理單元、多媒體數(shù)據(jù)運算單元；控制器：存儲管理單元、代碼保護機制；微處理器及其支持電路構(gòu)成微機系統(tǒng)的控制中心。第54頁，課件共68頁，創(chuàng)作于2023年2月2.存儲器微機存儲系統(tǒng)，由寄存器、高速緩存、主存、輔存構(gòu)成。主存：特點輔存：特點讀寫功能分：RAM，ROM第55頁，課件共68頁，創(chuàng)作于2023年2月3.I/O接口和I/O設(shè)備外設(shè)作用，標(biāo)準(zhǔn)輸入、標(biāo)準(zhǔn)輸出、外存接口電路作用：信號變換，數(shù)據(jù)緩沖，聯(lián)絡(luò)控制接口卡的使用第56頁，課件共68頁，創(chuàng)作于2023年2月4.系統(tǒng)總線 微處理器與存儲器、外設(shè)進行信息交換的公共通道。通常有很多條信號線，分為3組：地址總線數(shù)據(jù)總線控制總線：控制信號，狀態(tài)信號第57頁，課件共68頁，創(chuàng)作于2023年2月1.2.2個人微機結(jié)構(gòu)1981年IBM-PC，1982年IBM-PC/XT 16bitIBM-PC/AT 結(jié)構(gòu)（1）CPU-80286； 主板-286CPU，總線控制器82288，地址鎖存器，數(shù)據(jù)接收發(fā)送器件，構(gòu)成系統(tǒng)總線； 時鐘發(fā)生器82284； 協(xié)處理器80287可選；第58頁，課件共68頁，創(chuàng)作于2023年2月（2）主存儲器 ROM——ROMBIOS，驅(qū)動與管理基本輸入輸出設(shè)備，供系統(tǒng)和應(yīng)用調(diào)用； RAM（3）I/O接口 中斷控制器8259A，DMA控制器8237A，定時控制器8254，并行接口等； 中斷的概念，內(nèi)部、外部中斷； DMA概念第59頁，課件共68頁，創(chuàng)作于2023年2月第60頁，課件共68頁，創(chuàng)作于2023年2月（4）系統(tǒng)總線

微機中總線一般有內(nèi)部總線、系統(tǒng)總線和外部總線。內(nèi)部總線是微機內(nèi)部各外圍芯片與處理器之間的總線，用于芯片一級的互連；而系統(tǒng)總線是微機中各插件板與系統(tǒng)板之間的總線，用于插件板一級的互連；外部總線則是微機和外部設(shè)備之間的總線，微機作為一種設(shè)備，通過該總線和其他設(shè)備進行信息與數(shù)據(jù)交換，它用于設(shè)備一級的互連。