數(shù)字電子電路教案第三章

數(shù)字電子電路教案第三章第1頁，課件共73頁，創(chuàng)作于2023年2月2.1概述主要要求：

了解邏輯門電路的作用和常用類型。

理解高電平信號和低電平信號的含義。

第2頁，課件共73頁，創(chuàng)作于2023年2月TTL即Transistor-TransistorLogicCMOS即ComplementaryMetal-Oxide-Semiconductor

一、門電路的作用和常用類型按功能特點不同分普通門(推拉式輸出)

CMOS傳輸門

輸出開路門三態(tài)門門電路(GateCircuit)指用以實現(xiàn)基本邏輯關系和常用復合邏輯關系的電子電路。是構成數(shù)字電路的基本單元之一按邏輯功能不同分

與門

或門

非門

異或門

與非門

或非門

與或非門

按電路結構不同分

TTL

集成門電路

CMOS

集成門電路輸入端和輸出端都用三極管的邏輯門電路。

用互補對稱MOS管構成的邏輯門電路。第3頁，課件共73頁，創(chuàng)作于2023年2月二、高電平和低電平的含義

高電平和低電平為某規(guī)定范圍的電位值，而非一固定值。

高電平信號是多大的信號？低電平信號又是多大的信號？10高電平低電平01高電平低電平正邏輯體制負邏輯體制由門電路種類等決定第4頁，課件共73頁，創(chuàng)作于2023年2月2.2三極管的開關特性主要要求：

理解三極管的開關特性。

掌握三極管開關工作的條件。第5頁，課件共73頁，創(chuàng)作于2023年2月三極管為什么能用作開關？

怎樣控制它的開和關？當輸入uI為低電平，使uBE<Uth時，三極管截止。

iB0，iC0，C、E間相當于開關斷開。

三極管關斷的條件和等效電路IC(sat)QAuCEUCE(sat)OiCMNIB(sat)TS負載線臨界飽和線

飽和區(qū)放大區(qū)一、三極管的開關作用及其條件

截止區(qū)uBE<UthBEC三極管截止狀態(tài)等效電路uI=UILuBE+-Uth為門限電壓第6頁，課件共73頁，創(chuàng)作于2023年2月IC(sat)QAuCEUCE(sat)OiCMNIB(sat)TS臨界飽和線

飽和區(qū)放大區(qū)一、三極管的開關作用及其條件

uI增大使

iB增大，從而工作點上移，iC增大，uCE減小。截止區(qū)uBE<UthBEC三極管截止狀態(tài)等效電路S為放大和飽和的交界點，這時的iB稱臨界飽和基極電流，用IB(sat)表示；相應地，IC(sat)為臨界飽和集電極電流；UBE(sat)為飽和基極電壓；

UCE(sat)為飽和集電極電壓。對硅管，UBE(sat)0.7V，UCE(sat)0.3V。在臨界飽和點三極管仍然具有放大作用。uI增大使uBE>Uth時，三極管開始導通，iB>0，三極管工作于放大導通狀態(tài)。第7頁，課件共73頁，創(chuàng)作于2023年2月IC(sat)QAuCEUCE(sat)OiCMNIB(sat)TS臨界飽和線

飽和區(qū)放大區(qū)一、三極管的開關作用及其條件

截止區(qū)uBE<UthBEC三極管截止狀態(tài)等效電路uI=UIH三極管開通的條件和等效電路當輸入

uI為高電平，使iB≥

IB(sat)時，三極管飽和。

uBE+-uBE0.7V

UCE(sat)0.3V，C、E間相當于開關合上。

iB≥

IB(sat)BEUBE(sat)CUCE(sat)三極管飽和狀態(tài)等效電路第8頁，課件共73頁，創(chuàng)作于2023年2月iB愈大于IB(Sat)，則飽和愈深。由于UCE(Sat)

0，因此飽和后iC基本上為恒值，iC

IC(Sat)=開關工作的條件

截止條件

飽和條件uBE＜

UthiB＞

IB(Sat)

可靠截止條件為uBE≤0

第9頁，課件共73頁，創(chuàng)作于2023年2月[例]下圖電路中=50,UBE(on)=0.7V,UIH=3.6V,UIL=0.3V,為使三極管開關工作,試選擇

RB值,并對應輸入波形畫出輸出波形。解：(1)根據(jù)開關工作條件確定

RB取值uI=UIL=0.3V時,三極管滿足截止條件uI=UIH=3.6V時,為使三極管飽和,應滿足

iB>IB(sat)因為iB=IHB-0.7VUR所以求得RB<29k，可取標稱值27k。OuItUIHUIL+5V第10頁，課件共73頁，創(chuàng)作于2023年2月(2)

對應輸入波形畫出輸出波形OuItUIHUIL可見，該電路在輸入低電平時輸出高電平，輸入高電平時輸出低電平，因此構成三極管非門。由于輸出信號與輸入信號反相，故又稱三極管反相器。三極管截止時，iC0，uO+5V三極管飽和時，uO

UCE(sat)0.3VOuO/Vt50.3第11頁，課件共73頁，創(chuàng)作于2023年2月IC(sat)OOOuIiCuOtttUIHUILVCCUCE(sat)上例中三極管反相器的工作波形是理想波形，實際波形為：uI從UIL正跳到UIH時，三極管將由截止轉變?yōu)轱柡停?/p>

iC從0逐漸增大到IC(sat)，uC從VCC逐漸減小為UCE(sat)。uI從UIH負跳到時UIL，三極管不能很快由飽和轉變?yōu)榻刂?，而需要?jīng)過一段時間才能退出飽和區(qū)。二、三極管的動態(tài)開關特性

第12頁，課件共73頁，創(chuàng)作于2023年2月IC(sat)OOOuIiCuOtttUIHUILVCCUCE(sat)0.9IC(sat)ton0.1IC(sat)toffuI正跳變到iC上升到

0.9IC(sat)所需的時間ton稱為三極管開通時間。通常工作頻率不高時，可忽略開關時間，而工作頻率高時，必須考慮開關速度是否合適，否則導致不能正常工作。uI負跳變到iC下降到

0.1IC(sat)所需的時間toff稱為三極管關斷時間。通常

toff>ton二、三極管的動態(tài)開關特性

開關時間主要由于電荷存儲效應引起，要提高開關速度，必須降低三極管飽和深度，加速基區(qū)存儲電荷的消散。第13頁，課件共73頁，創(chuàng)作于2023年2月C

E

B

SBD

B

C

E

在普通三極管的基極和集電極之間并接一個肖特基勢壘二極管(簡稱SBD)。BCSBD抗飽和三極管的開關速度高

①沒有電荷存儲效應②SBD的導通電壓只有0.4V而非0.7V，因此UBC=0.4V時，SBD便導通，使

UBC鉗在0.4V上，降低了飽和深度。三、抗飽和三極管簡介第14頁，課件共73頁，創(chuàng)作于2023年2月2.3TTL集成邏輯門主要要求：

了解TTL與非門的組成和工作原理。了解TTL集成邏輯門的主要參數(shù)和使用常識。掌握TTL基本門的邏輯功能和主要外特性。了解集電極開路門和三態(tài)門的邏輯功能和應用。第15頁，課件共73頁，創(chuàng)作于2023年2月ABCV1V2V3V4V5V6VD1VD2VD3R1R2R4R5RBRCB1C1C2E2YVCC+5V輸入級中間倒相級輸出級STTL系列與非門電路邏輯符號8.2k900503.5k500250V1V2V3V5V6一、TTL與非門的基本組成與外特性

(一)典型TTL與非門電路除V4外，采用了抗飽和三極管，用以提高門電路工作速度。V4不會工作于飽和狀態(tài)，因此用普通三極管。輸入級主要由多發(fā)射極管V1和基極電阻R1組成，用以實現(xiàn)輸入變量A、B、C的與運算。VD1~VD3為輸入鉗位二極管，用以抑制輸入端出現(xiàn)的負極性干擾。正常信號輸入時，VD1~VD3不工作，當輸入的負極性干擾電壓大于二極管導通電壓時，二極管導通，輸入端負電壓被鉗在-0.7V上，這不但抑制了輸入端的負極性干擾，對V1還有保護作用。中間級起倒相放大作用，V2集電極C2和發(fā)射極

E2同時輸出兩個邏輯電平相反的信號，分別驅動V3和V5。

RB、RC和V6構成有源泄放電路，用以減小V5管開關時間，從而提高門電路工作速度。輸出級由V3、V4、

R4、R5和V5組成。其中

V3和V4構成復合管，與V5構成推拉式輸出結構，提高了負載能力。第16頁，課件共73頁，創(chuàng)作于2023年2月VD1~VD3在正常信號輸入時不工作，因此下面的分析中不予考慮。RB、RC和V6所構成的有源泄放電路的作用是提高開關速度，它們不影響與非門的邏輯功能，因此下面的工作原理分析中也不予考慮。因為抗飽和三極管V1的集電結導通電壓為0.4V，而V2、V5發(fā)射結導通電壓為0.7V，因此要使V1集電結和V2、V5發(fā)射結導通，必須uB1≥1.8V。0.3V3.6V3.6V

輸入端有一個或數(shù)個為低電平時，輸出高電平。輸入低電平端對應的發(fā)射結導通，uB1=0.7V+0.3V=1VV1管其他發(fā)射結因反偏而截止。1V這時V2、V5截止。V2截止使V1集電極等效電阻很大，使IB1>>IB1(sat)，V1深度飽和。V2截止使uC2

VCC=5V，5V因此，輸入有低電平時，輸出為高電平。截止截止深度飽和V3微飽和，V4放大工作。uY=

5V

-

0.7

V

-

0.7

V

=

3.6

V電路輸出為高電平。微飽和放大(二)TTL與非門的工作原理第17頁，課件共73頁，創(chuàng)作于2023年2月綜上所述,該電路實現(xiàn)了與非邏輯功能,即3.6V3.6V3.6V因此，V1發(fā)射結反偏而集電極正偏，稱處于倒置放大狀態(tài)。1.8V這時V2、V5飽和。uC2=UCE2(sat)+uBE5=0.3V+0.7V=1V使V3導通，而V4截止。1VuY=UCE5(sat)0.3V輸出為低電平因此，輸入均為高電平時，輸出為低電平。0.3VV4截止使V5的等效集電極電阻很大，使IB5>>IB5(sat)，因此V5深度飽和。倒置放大飽和飽和截止導通TTL電路輸入端懸空時相當于輸入高電平。

輸入均為高電平時，輸出低電平VCC經(jīng)

R1使V1集電結和V2、V5發(fā)射結導通，使uB1=1.8V。深注意2.

TTL與非門的工作原理第18頁，課件共73頁，創(chuàng)作于2023年2月電壓傳輸特性測試電路0uO/VuI/V0.31.02.03.03.61.02.0ACDBUOHUOLSTTL與非門電壓傳輸特性曲線(三)TTL與非門的外特性及主要參數(shù)1.

電壓傳輸特性和噪聲容限輸出電壓隨輸入電壓變化的特性uI較小時工作于AB段，這時V2、V5截止，V3、V4導通，輸出恒為高電平，UOH3.6V，稱與非門工作在截止區(qū)或處于關門狀態(tài)。uI較大時工作于BC段，這時V2、V5工作于放大區(qū)，uI的微小增大引起uO急劇下降，稱與非門工作在轉折區(qū)。uI很大時工作于CD段，這時V2、V5飽和，輸出恒為低電平，UOL

0.3V，稱與非門工作在飽和區(qū)或處于開門狀態(tài)。

電壓傳輸特性測試電路0uO/VuI/V0.31.02.03.03.61.02.0ACDBUOHUOLSTTL與非門電壓傳輸特性曲線飽和區(qū)：與非門處于開門狀態(tài)。截止區(qū)：與非門處于關門狀態(tài)。轉折區(qū)第19頁，課件共73頁，創(chuàng)作于2023年2月下面介紹與電壓傳輸特性有關的主要參數(shù)：有關參數(shù)0uO/VuI/V0.31.02.03.03.61.02.0ACDBUOHUOL電壓傳輸特性曲線標準高電平USH

當uO≥

USH時，則認為輸出高電平，通常取USH=3V。標準低電平USL當uO≤

USL時，則認為輸出低電平，通常取USL=0.3V。關門電平UOFF保證輸出不小于標準高電平USH時,允許的輸入低電平的最大值。開門電平UON保證輸出不高于標準低電平USL時,允許的輸入高電平的最小值。閾值電壓UTH轉折區(qū)中點對應的輸入電壓，又稱門檻電平。USH=3VUSL=0.3VUOFFUONUTH近似分析時認為：uI>UTH，則與非門開通，輸出低電平UOL；uI<UTH，則與非門關閉，輸出高電平UOH。第20頁，課件共73頁，創(chuàng)作于2023年2月噪聲容限越大，抗干擾能力越強。指輸入低電平時，允許的最大正向噪聲電壓。UNL=UOFF–UIL

指輸入高電平時，允許的最大負向噪聲電壓。UNH=UIH–UON

輸入信號上疊加的噪聲電壓只要不超過允許值，就不會影響電路的正常邏輯功能，這個允許值稱為噪聲容限。

輸入高電平噪聲容限UNH輸入低電平噪聲容限UNL第21頁，課件共73頁，創(chuàng)作于2023年2月輸入負載特性測試電路

輸入負載特性曲線0uI/VR1/kUOFF1.1FNROFFRON2.輸入負載特性ROFF稱關門電阻。RI<ROFF時，相應輸入端相當于輸入低電平。對STTL系列，ROFF700。RON稱開門電阻。RI>RON時，相應輸入端相當于輸入高電平。對STTL系列，RON2.1k。RONROFFUOFF第22頁，課件共73頁，創(chuàng)作于2023年2月[例]

下圖中，已知ROFF800，RON3k，試對應輸入波形定性畫出TTL與非門的輸出波形。(a)(b)tA0.3V3.6VO不同TTL系列，RON、

ROFF不同。相應輸入端相當于輸入低電平，也即相當于輸入邏輯0。邏輯0因此Ya輸出恒為高電平UOH。相應輸入端相當于輸入高電平，也即相當于輸入邏輯1。邏輯1因此，可畫出波形如圖所示。YbtOYatUOHO解：圖(a)中，RI=300

<ROFF800圖(b)中，RI=5.1k>RON3k第23頁，課件共73頁，創(chuàng)作于2023年2月3.負載能力負載電流流入與非門的輸出端。負載電流從與非門的輸出端流向外負載。負載電流流入驅動門IOL負載電流流出驅動門IOH輸入均為高電平輸入有低電平輸出為低電平

輸出為高電平

灌電流負載拉電流負載不管是灌電流負載還是拉電流負載，負載電流都不能超過其最大允許電流，否則將導致電路不能正常工作，甚至燒壞門電路。實用中常用扇出系數(shù)NOL表示電路負載能力。門電路輸出低電平時允許帶同類門電路的個數(shù)。

通常按照負載電流的流向將與非門負載分為

灌電流負載拉電流負載第24頁，課件共73頁，創(chuàng)作于2023年2月由于三極管存在開關時間，元、器件及連線存在一定的寄生電容，因此輸入矩形脈沖時，輸出脈沖將延遲一定時間。輸入信號UOm0.5UOm0.5UImUIm輸出信號4.傳輸延遲時間輸入電壓波形下降沿0.5UIm處到輸出電壓上升沿0.5Uom處間隔的時間稱截止延遲時間tPLH。

輸入電壓波形上升沿0.5UIm處到輸出電壓下降沿0.5Uom處間隔的時間稱導通延遲時間tPHL。平均傳輸延遲時間tpd

tPHLtPLHtpd越小，則門電路開關速度越高，工作頻率越高。0.5UIm0.5UOm第25頁，課件共73頁，創(chuàng)作于2023年2月5.

功耗-延遲積

常用功耗P和平均傳輸延遲時間tpd的乘積(簡稱功耗–延遲積)來綜合評價門電路的性能，即M=Ptpd

性能優(yōu)越的門電路應具有功耗低、工作速度高的特點，然而這兩者矛盾。

M又稱品質因素，值越小，說明綜合性能越好。第26頁，課件共73頁，創(chuàng)作于2023年2月使用時需外接上拉電阻RL

即Opencollectorgate，簡稱OC門。

常用的有集電極開路與非門、三態(tài)門、或非門、與或非門和異或門等。它們都是在與非門基礎上發(fā)展出來的，TTL與非門的上述特性對這些門電路大多適用。VC可以等于VCC也可不等于VCC

二、其他功能的TTL門電路

(一)集電極開路與非門1.電路、邏輯符號和工作原理輸入都為高電平時，

V2和V5飽和導通，輸出為低電平UOL

0.3V。輸入有低電平時，V2和V5截止，輸出為高電平UOH

VC。因此具有與非功能。

工作原理OC門第27頁，課件共73頁，創(chuàng)作于2023年2月相當于與門作用。因為Y1、Y2中有低電平時，Y為低電平；只有

Y1、Y2均為高電平時，Y才為高電平，故Y=Y1·Y2。2.應用(1)

實現(xiàn)線與兩個或多個OC門的輸出端直接相連，相當于將這些輸出信號相與，稱為線與。

Y只有OC門才能實現(xiàn)線與。普通TTL門輸出端不能并聯(lián)，否則可能損壞器件。注意第28頁，課件共73頁，創(chuàng)作于2023年2月(2)驅動顯示器和繼電器等[例]下圖為用OC門驅動發(fā)光二極管LED的顯示電路。已知LED的正向導通壓降UF=2V，正向工作電流

IF=10mA，為保證電路正常工作，試確定RC的值。解：為保證電路正常工作，應滿足因此RC=270

分析：該電路只有在A、B均為高電平，使輸出uO為低電平時，LED才導通發(fā)光；否則LED中無電流流通，不發(fā)光。要使LED發(fā)光，應滿足

IRc

IF=10mA。第29頁，課件共73頁，創(chuàng)作于2023年2月TTLCMOSRLVDD+5V(3)實現(xiàn)電平轉換TTL與非門有時需要驅動其他種類門電路，而不同種類門電路的高低電平標準不一樣。應用OC門就可以適應負載門對電平的要求。OC門的UOL0.3V，UOH

VDD，正好符合CMOS電路UIH

VDD，UIL0的要求。

VDDRL第30頁，課件共73頁，創(chuàng)作于2023年2月即Tri-StateLogic門，簡稱TSL門。其輸出有高電平態(tài)、低電平態(tài)和高阻態(tài)三種狀態(tài)。三態(tài)輸出與非門電路

EN=1時，P=0，uP=0.3V01100.3V1V導通截止截止另一方面，V1導通，uB1=0.3V+0.7V=1V,V2、V5截止。這時，從輸出端Y看進去，對地和對電源VCC都相當于開路，輸出端呈現(xiàn)高阻態(tài)，相當于輸出端開路。Y=AB1V導通截止截止Z這時VD導通，使uC2=0.3V+0.7V=1V，使V4截止。(二)三態(tài)輸出門1.電路、邏輯符號和工作原理工作原理EN=0時，P=1，VD截止電路等效為一個輸入為A、B和1的TTL與非門。

Y=AB

第31頁，課件共73頁，創(chuàng)作于2023年2月綜上所述，可見：(二)三態(tài)輸出門1.電路、邏輯符號和工作原理只有當使能信號EN=0時才允許三態(tài)門工作，故稱EN低電平有效。EN稱使能信號或控制信號，A、B稱數(shù)據(jù)信號。當EN=0時，Y=AB，三態(tài)門處于工作態(tài)；當EN=1時，三態(tài)門輸出呈現(xiàn)高阻態(tài)，又稱禁止態(tài)。第32頁，課件共73頁，創(chuàng)作于2023年2月EN即Enable功能表Z0AB1YEN使能端的兩種控制方式使能端低電平有效使能端高電平有效功能表Z1AB0YENEN第33頁，課件共73頁，創(chuàng)作于2023年2月2.應用任何時刻EN1、EN2、

EN3中只能有一個為有效電平，使相應三態(tài)門工作，而其他三態(tài)輸出門處于高阻狀態(tài)，從而實現(xiàn)了總線的復用?？偩€(1)構成單向總線第34頁，課件共73頁，創(chuàng)作于2023年2月DIDO/DIDO00高阻態(tài)工作DIEN=0時，總線上的數(shù)據(jù)DI經(jīng)反相后在G2輸出端輸出。(2)構成雙向總線DIDO/DIDO11工作DO高阻態(tài)EN=1時，數(shù)據(jù)DO經(jīng)G1反相后傳送到總線上。DIDO/DIDO11工作DO高阻態(tài)EN=1時，數(shù)據(jù)DO經(jīng)G1反相后傳送到總線上。DIDO/DIDO第35頁，課件共73頁，創(chuàng)作于2023年2月TTL集成門的類型很多,那么如何識別它們?各類型之間有何異同?如何選用合適的門?三、TTL集成門應用要點

1.各系列TTL集成門的比較與選用用于民品用于軍品具有完全相同的電路結構和電氣性能參數(shù)，但CT54系列更適合在溫度條件惡劣、供電電源變化大的環(huán)境中工作。按工作溫度和電源允許變化范圍不同分為CT74系列CT54系列第36頁，課件共73頁，創(chuàng)作于2023年2月向高速發(fā)展向低功耗發(fā)展按平均傳輸延遲時間和平均功耗不同分向減小功耗-延遲積發(fā)展措施：增大電阻值措施：(1)采用SBD和抗飽和三極管；(2)采用有源泄放電路；(3)減小電路中的電阻值。其中，LSTTL系列綜合性能優(yōu)越、品種多、價格便宜；ALSTTL系列性能優(yōu)于LSTTL，但品種少、價格較高，因此實用中多選用LSTTL。

CT74系列(即標準TTL)CT74L系列(即低功耗TTL簡稱LTTL)

CT74H系列(即高速TTL簡稱HTTL)CT74S系列(即肖特基TTL簡稱STTL)

CT74AS系列(即先進肖特基TTL簡稱ASTTL)

CT74LS系列(即低功耗肖特基TTL簡稱LSTTL)CT74ALS系列(即先進低功耗肖特基TTL簡稱LSTTL)

第37頁，課件共73頁，創(chuàng)作于2023年2月集成門的選用要點(1)實際使用中的最高工作頻率fm應不大于邏輯門最高工作頻率fmax的一半。實物圖片

(2)不同系列TTL中，器件型號后面幾位數(shù)字相同時，通常邏輯功能、外型尺寸、外引線排列都相同。但工作速

度(平均傳輸延遲時間tpd)和平均功耗不同。實際使用時，高速門電路可以替換低速的；反之則不行。例如CT7400CT74L00CT74H00CT74S00CT74LS00CT74AS00CT74ALS00xx74xx00引腳圖雙列直插14引腳四

2

輸入與非門第38頁，課件共73頁，創(chuàng)作于2023年2月2.

TTL集成邏輯門的使用要點(1)電源電壓用+5V，74系列應滿足5V5%。(2)輸出端的連接

普通TTL門輸出端不允許直接并聯(lián)使用。

三態(tài)輸出門的輸出端可并聯(lián)使用，但同一時刻只能有一個門工作，其他門輸出處于高阻狀態(tài)。集電極開路門輸出端可并聯(lián)使用，但公共輸出端和電源VCC之間應接負載電阻RL。輸出端不允許直接接電源VCC或直接接地。輸出電流應小于產(chǎn)品手冊上規(guī)定的最大值。第39頁，課件共73頁，創(chuàng)作于2023年2月3.多余輸入端的處理與門和與非門的多余輸入端接邏輯1或者與有用輸入端并接。接

VCC通過1~10k電阻接

VCC與有用輸入端并接TTL電路輸入端懸空時相當于輸入高電平，做實驗時與門和與非門等的多余輸入端可懸空，但使用中多余輸入端一般不懸空，以防止干擾。第40頁，課件共73頁，創(chuàng)作于2023年2月或門和或非門的多余輸入端接邏輯0或者與有用輸入端并接第41頁，課件共73頁，創(chuàng)作于2023年2月[例]欲用下列電路實現(xiàn)非運算，試改錯。(ROFF700，RON2.1k)第42頁，課件共73頁，創(chuàng)作于2023年2月解：OC門輸出端需外接上拉電阻RC5.1kΩY=1Y=0RI>RON，相應輸入端為高電平。510ΩRI<ROFF，相應輸入端為低電平。第43頁，課件共73頁，創(chuàng)作于2023年2月是由增強型PMOS管和增強型NMOS管組成的互補對稱MOS門電路。比之TTL，其突出優(yōu)點為：微功耗、抗干擾能力強。2.4CMOS集成邏輯門主要要求：

掌握CMOS反相器的電路、工作原理和主要外特性。

了解CMOS數(shù)字集成電路的應用要點。了解CMOS與非門、或非門、開路門、三態(tài)門和傳輸門的電路和邏輯功能。第44頁，課件共73頁，創(chuàng)作于2023年2月AuIYuOVDDSGDDGSBVPVNBAuIYuOVDDSGDDGSBVPVNB增強型NMOS管(驅動管)增強型PMOS管(負載管)構成互補對稱結構一、CMOS反相器

(一)電路基本結構要求VDD>UGS(th)N+｜UGS(th)P｜且UGS(th)N=｜UGS(th)P｜

UGS(th)N增強型NMOS管開啟電壓AuIYuOVDDSGDDGSBVPVNBNMOS管的襯底接電路最低電位，PMOS管的襯底接最高電位，從而保證襯底與漏源間的PN結始終反偏。.uGSN+-增強型PMOS管開啟電壓uGSP+-UGS(th)PuGSN>UGS(th)N時，增強型NMOS管導通uGSN<UGS(th)N時，增強型NMOS管截止OiDuGSUGS(th)N增強型NMOS管轉移特性時,增強型PMOS管導通時,增強型PMOS管截止OiDuGSUGS(th)P增強型PMOS管轉移特性AuIYuOVDDSGDDGSBVPVNB(一)電路基本結構UIL=0V，UIH=VDD第45頁，課件共73頁，創(chuàng)作于2023年2月AuIYuOVDDSGDDGSVP襯底BVN襯底B(二)工作原理ROFFNRONPuO+VDDSDDS導通電阻RON<<截止電阻ROFFRONNROFFPuO+VDDSDDS可見該電路構成CMOS非門，又稱CMOS反相器。無論輸入高低，VN、VP中總有一管截止，使靜態(tài)漏極電流iD0。因此CMOS反相器靜態(tài)功耗極微小?！蜉斎霝榈碗娖?，UIL=0V時，uGSN=0V<UGS(th)N，UIL=0V截止uGSN+-VN截止，VP導通，導通uGSP+-uO

VDD為高電平。AuIYuOVDDSGDDGSVP襯底BVN襯底B截止uGSP+-導通uGSN+-◎輸入為高電平UIH=VDD時，uGSN=VDD>UGS(th)N,VN導通，VP截止，◎輸入為低電平UIL=0V時，uGSN=0V<UGS(th)N，VN截止，VP導通，uOVDD,為高電平。UIH=

VDDuO

0V，為低電平。第46頁，課件共73頁，創(chuàng)作于2023年2月二、其他功能的CMOS門電路

(一)CMOS與非門和或非門1.CMOS與非門

ABVDDVPBVPAVNAVNBY每個輸入端對應一對NMOS管和PMOS管。NMOS管為驅動管，PMOS管為負載管。輸入端與它們的柵極相連。與非門結構特點：驅動管相串聯(lián)，負載管相并聯(lián)。第47頁，課件共73頁，創(chuàng)作于2023年2月ABVDDVPBVPAVNAVNBYCMOS與非門工作原理11導通導通截止截止0驅動管均導通，負載管均截止，輸出為低電平。

◆當輸入均為高電平時：低電平輸入端相對應的驅動管截止，負載管導通，輸出為高電平。

◆當輸入中有低電平時：ABVDDVPBVPAVNAVNBY0截止導通1因此Y=AB第48頁，課件共73頁，創(chuàng)作于2023年2月2.CMOS或非門

ABVDDVPBVPAVNAVNBY或非門結構特點：驅動管相并聯(lián)，負載管相串聯(lián)。第49頁，課件共73頁，創(chuàng)作于2023年2月YABuOuIVDD1漏極開路的CMOS與非門電路(二)漏極開路的CMOS門簡稱OD門與OC門相似，常用作驅動器、電平轉換器和實現(xiàn)線與等。Y

=

AB構成與門構成輸出端開路的非門需外接上拉電阻RD第50頁，課件共73頁，創(chuàng)作于2023年2月C、C為互補控制信號由一對參數(shù)對稱一致的增強型NMOS管和PMOS管并聯(lián)構成。PMOSCuI/uOVDDCMOS傳輸門電路結構uO/uIVPCNMOSVN(三)CMOS傳輸門

工作原理MOS管的漏極和源極結構對稱，可互換使用，因此CMOS傳輸門的輸出端和輸入端也可互換。uOuIuIuO當C=0V，uI=0~VDD時，VN、VP均截止，輸出與輸入之間呈現(xiàn)高電阻，相當于開關斷開。uI不能傳輸?shù)捷敵龆?，稱傳輸門關閉。CC當C=VDD，uI=0~VDD時，VN、VP中至少有一管導通，輸出與輸入之間呈現(xiàn)低電阻，相當于開關閉合。uO=uI，稱傳輸門開通。C=1，C=0時，傳輸門開通，uO=uI；C=0，C=1時，傳輸門關閉，信號不能傳輸。第51頁，課件共73頁，創(chuàng)作于2023年2月PMOSCuI/uOVDDCMOS傳輸門電路結構uO/uIVPCNMOSVN傳輸門是一個理想的雙向開關，可傳輸模擬信號，也可傳輸數(shù)字信號。TGuI/uOuO/uICC傳輸門邏輯符號TG即TransmissionGate的縮寫(三)CMOS傳輸門

第52頁，課件共73頁，創(chuàng)作于2023年2月在反相器基礎上串接了PMOS管VP2和NMOS管VN2，它們的柵極分別受EN和EN控制。(四)CMOS三態(tài)輸出門AENVDDYVP2VP1VN1VN2低電平使能的CMOS三態(tài)輸出門工作原理001導通導通Y=A110截止截止ZEN=1時，VP2、VN2均截止，輸出端Y呈現(xiàn)高阻態(tài)。因此構成使能端低電平有效的三態(tài)門。EN=0時，VP2和VN2導通，呈現(xiàn)低電阻，不影響CMOS反相器工作。

Y=AEN第53頁，課件共73頁，創(chuàng)作于2023年2月三、CMOS數(shù)字集成電路應用要點

(一)CMOS數(shù)字集成電路系列CMOS4000

系列

功耗極低、抗干擾能力強；電源電壓范圍寬VDD=3~15V；工作頻率低，fmax=5MHz；驅動能力差。高速CMOS系列

(又稱HCMOS系列)

功耗極低、抗干擾能力強；電源電壓范圍VDD=2~6V；工作頻率高，fmax=50MHz；驅動能力強。

提高速度措施：減小MOS管的極間電容。

由于CMOS電路UTH

VDD/

2，噪聲容限UNL

UNH

VDD/

2，因此抗干擾能力很強。電源電壓越高，抗干擾能力越強。第54頁，課件共73頁，創(chuàng)作于2023年2月民品軍品VDD=2~6V

T表示與TTL兼容VDD=4.5~5.5VCC54HC/74HC系列CC54HC/74HC系列TT按電源電壓不同分為按工作溫度不同分為CC74系列CC54系列高速

CMOS

系列第55頁，課件共73頁，創(chuàng)作于2023年2月1.注意不同系列CMOS電路允許的電源電壓范圍不同，一般多用+5V。電源電壓越高，抗干擾能力也越強。

(二)CMOS集成邏輯門使用要點

2.閑置輸入端的處理不允許懸空。

可與使用輸入端并聯(lián)使用。但這樣會增大輸入電容，使速度下降，因此工作頻率高時不宜這樣用。與門和與非門的閑置輸入端可接正電源或高電平；或門和或非門的閑置輸入端可接地或低電平。第56頁，課件共73頁，創(chuàng)作于2023年2月2.5集成邏輯門電路的應用主要要求：

了解TTL和CMOS電路的主要差異。

了解集成門電路的選用和應用。

第57頁，課件共73頁，創(chuàng)作于2023年2月一、CMOS門電路比之TTL的主要特點

注意：CMOS電路的扇出系數(shù)大是由于其負載門的輸入阻抗很高，所需驅動功率極小，并非CMOS電路的驅動能力比TTL強。實際上CMOS4000系列驅動能力遠小于TTL，HCMOS驅動能力與TTL相近。功耗極低抗干擾能力強電源電壓范圍寬輸出信號擺幅大(UOH

VDD，UOL0V)

輸入阻抗高扇出系數(shù)大第58頁，課件共73頁，創(chuàng)作于2023年2月二、集成邏輯門電路的選用

根據(jù)電路工作要求和市場因素等綜合決定若對功耗和抗干擾能力要求一般，可選用

TTL電路。目前多用74LS系列，它的功耗較小，工作頻率一般可用至20MHz；如工作頻率較高，可選用CT74ALS系列，其工作頻率一般可至50MHz。若要求功耗低、抗干擾能力強，則應選用

CMOS電路。其中CMOS4000系列一般用于工作頻率1MHz以下、驅動能力要求不高的場合；HCMOS常用于工作頻率20MHz以下、要求較強驅動能力的場合。第59頁，課件共73頁，創(chuàng)作于2023年2月解：三、集成邏輯門電路應用舉例

[例]試改正下圖電路的錯誤，使其正常工作。CMOS門TTL門OD門(a)(b)(c)(d)VDDCMOS門Ya=ABVDDYb=

A

+

BTTL門OD門Yc=

AVDDENYd=ABEN

=

1

時EN

=

0

時OD門&TTL門懸空≥CMOS門懸空第60頁，課件共73頁，創(chuàng)作于2023年2月可用兩級電路2個與非門實現(xiàn)之[例]試分別采用與非門和或非門實現(xiàn)與門和或門。解：(1)用與非門實現(xiàn)與門設法將Y=AB用與非式表示因為Y=AB=AB因此，用與非門實現(xiàn)的與門電路為Y

=

AB將與非門多余輸入端與有用端并聯(lián)使用構成非門第61頁，課件共73頁，創(chuàng)作于2023年2月可用兩級電路3個與非門實現(xiàn)(2)用與非門實現(xiàn)或門因此，用與非門實現(xiàn)的或門電路為Y

=

A

+

B因為

Y

=

A

+

B

=

A

+

B=

A

·

B設法將

Y

=

A

+

B

用與非式表示實現(xiàn)A實現(xiàn)B第62頁，課件共73頁，創(chuàng)作于2023年2月可用兩級電路3個或非門實現(xiàn)之。(3)用或非門實現(xiàn)與門設法將Y=AB用或非式表示因此，用或非門實現(xiàn)的與門電路為因為

Y

=

AB

=

A

·

B=

A

+

B將或非門多余輸入端與有用端并聯(lián)使用構成非門Y=AB第63頁，課件共73頁，創(chuàng)作于2023年2月可用兩級電路2個或非門實現(xiàn)之(4)用或非門實現(xiàn)或門設法將

Y

=

A

+

B

用或非式表示因為

Y

=

A

+

B

=

A

+

B因此，用或非門實現(xiàn)的或門電路為Y

=

A

+

B第64頁，課件共73頁，創(chuàng)作于2023年2月[例]有一個火災報警系統(tǒng)，設有煙感、溫感和紫外光感三種不同類型的火災探測器。為了防止誤報警，只有當其中兩種或三種探測器發(fā)出探測信號時，報警系統(tǒng)才產(chǎn)生報警信號，試用與非門設計產(chǎn)生報警信號的電路。輸入輸出ABCY000001010011100101110111解：(1)分析設計要求，建立真值表感三種不同類型的火災探測器有煙感、溫感和紫外光產(chǎn)生報警信號兩種或三種探測器發(fā)出探測信號時，報警系統(tǒng)才與非門設計報警電路的輸入信號為煙感、溫感和紫外光感三種探測器的輸出信號，設用

A、B、C表示，且規(guī)定有火災探測信號時用1表示，否則用0表示。報警電路的輸出用

Y表示，且規(guī)定需報警時Y為1，否則

Y為0。由此可列出真值表如右圖所示11110000(2)根據(jù)真值表畫函數(shù)卡諾圖第65頁，課件共73頁，創(chuàng)作于2023年2月

1

1ABC01000111101

1(3)用卡諾圖化簡法求出輸出邏輯函數(shù)的最簡與或表達式，再變換為與非表達式。Y=AB+A