工學(xué)數(shù)字電子技術(shù)-第三章-邏輯門電路課件

第3章邏輯門電路3.3TTL集成邏輯門電路3.4CMOS集成邏輯門電路3.5集成門電路的應(yīng)用3.2分立元件門電路3.1概述學(xué)習(xí)要點(diǎn)分立元件門電路的構(gòu)成TTL集成邏輯門電路功能及特點(diǎn)CMOS集成邏輯門電路功能及特點(diǎn)邏輯電路使用過(guò)程中的注意問(wèn)題3.1概述邏輯門電路由具體器件構(gòu)成能夠?qū)崿F(xiàn)基本和常用邏輯關(guān)系的電子電路，簡(jiǎn)稱門電路。

(常用邏輯門電路：與門、或門、非門、與非門、或非門、三態(tài)門和異或門等。)

數(shù)字集成電路:

TTL門電路：一種是由三極管組成的雙極型集成電路，例如晶體管-晶體管邏輯電路。

CMOS門電路：一種是由MOS管組成的單極型集成電路，例如N-MOS邏輯電路和互補(bǔ)MOS邏輯電路。主要有雙極型的TTL門電路和單極型的CMOS門電路。3.2分立元件門電路3.2.1晶體管開(kāi)關(guān)特性3.2.2基本晶體管門電路

理想開(kāi)關(guān)

(1)開(kāi)關(guān)閉合時(shí)，開(kāi)關(guān)兩端電壓為0；(2)開(kāi)關(guān)斷開(kāi)時(shí)，其流過(guò)的電流為0，其兩端間呈現(xiàn)的電阻為無(wú)窮大；且開(kāi)關(guān)的轉(zhuǎn)換在瞬間完成。

半導(dǎo)體二極管、三極管和MOS管，是構(gòu)成這種電子開(kāi)關(guān)的基本開(kāi)關(guān)元件?？捎眠壿嬜兞康摹?”“0”來(lái)表示。導(dǎo)通時(shí)，相當(dāng)于開(kāi)關(guān)閉合；截止時(shí)，相當(dāng)于開(kāi)關(guān)斷開(kāi)。3.1.1晶體管開(kāi)關(guān)特性二極管的開(kāi)關(guān)特性（1）靜態(tài)特性。二極管當(dāng)作開(kāi)關(guān)來(lái)使用正是利用了二極管的單向?qū)щ娦浴?/p>

當(dāng)外加正向電壓大于死區(qū)電壓時(shí)，二極管呈現(xiàn)很小的電阻處于導(dǎo)通狀態(tài)，相當(dāng)于開(kāi)關(guān)閉合，一般硅管的正向?qū)▔航礥D約為0.6~0.7V，鍺管約為0.2~0.3V。

當(dāng)二極管兩端加上反向電壓時(shí)，在開(kāi)始很大范圍內(nèi)，二極管相當(dāng)于非常大的電阻，反向電流極小，二極管處于截止?fàn)顟B(tài)，此時(shí)相當(dāng)于開(kāi)關(guān)斷開(kāi)。開(kāi)關(guān)等效電路

伏安特性曲線普通二極管反向擊穿后，將失去單向?qū)щ娦?。注意：mAiD/uD/0.50.7(VT)（2）動(dòng)態(tài)特性。通常情況下，二極管從截止變?yōu)閷?dǎo)通和從導(dǎo)通變?yōu)榻刂苟夹枰欢ǖ臅r(shí)間，不能象理想開(kāi)關(guān)那樣瞬間完成。而且從導(dǎo)通變?yōu)榻刂顾璧臅r(shí)間更長(zhǎng)一些。一般把二極管從導(dǎo)通到截止所需的時(shí)間稱為反向恢復(fù)時(shí)間tre。若輸入信號(hào)頻率過(guò)高，負(fù)半周寬度小于tre時(shí)，二極管會(huì)雙向?qū)ǎ蜗驅(qū)щ娮饔?。因此高頻應(yīng)用時(shí)需要考慮此參數(shù)的影響。2.三極管的開(kāi)關(guān)特性（1）靜態(tài)特性。其中為三極管的導(dǎo)通電壓，如硅管此時(shí)，、均近似為0，三極管的集電極和發(fā)射極之間相當(dāng)于開(kāi)關(guān)斷開(kāi)

在開(kāi)關(guān)狀態(tài)下，三極管主要工作在飽和區(qū)（開(kāi)關(guān)閉合）和截止區(qū)（開(kāi)關(guān)斷開(kāi)），放大區(qū)只是極短暫的過(guò)渡狀態(tài)。A、截止區(qū)B、飽和區(qū)其中，為臨界飽和電流。三極管的發(fā)射結(jié)正偏，集電結(jié)正偏，集電極和發(fā)射極間電壓為反向飽和電壓UCES（0.2～0.3V左右）。飽和越深，UCE越小。三極管的集電極和發(fā)射極間相當(dāng)于短路狀態(tài)。三極管相當(dāng)于一個(gè)由基極電流控制的開(kāi)關(guān)。開(kāi)關(guān)等效電路（2）動(dòng)態(tài)特性。延遲時(shí)間td,上升時(shí)間tr存儲(chǔ)時(shí)間ts,下降時(shí)間tf

從截止到飽和所需的時(shí)間。

從飽和到截止所需的時(shí)間。開(kāi)通時(shí)間ton=td+tr關(guān)閉時(shí)間toff=ts+tf開(kāi)關(guān)時(shí)間越短，開(kāi)關(guān)速度越高，在高頻應(yīng)用時(shí)需要特別注意考慮這個(gè)問(wèn)題。3.2.2基本晶體管門電路

電位--指絕對(duì)電壓的大小。電平--指一定的電壓范圍。門電路的輸入和輸出信號(hào)都是用電平（或電位）的高低來(lái)表示的。高電平和低電平又可用邏輯“1”和邏輯“0”表示，這樣可以得到邏輯電路的真值表，便于進(jìn)行邏輯分析。

二極管構(gòu)成的與門邏輯狀態(tài)表ABF0（0V）0（0V）0（0.7V）0（0V）1（3V）0（0.7V）1（3V）0（0V）0（0.7V）1（3V）1（3V）1（3.7V）與門電路波形圖

2.二極管構(gòu)成的或門電路圖和符號(hào)或門邏輯狀態(tài)表ABF0（0V）0（0V）0（0V）0（0V）1（5V）1（4.3V）1（5V）0（0V）1（4.3V）1（5V）1（5V）1（4.3V）電路波形圖

3.三極管構(gòu)成的非門電路邏輯狀態(tài)表

AF0（0V）1（12V）1（3V）0（0.3V）電路波形圖

數(shù)字電路邏輯符號(hào)中，若在輸入端加小圓圈，表示輸入低電平信號(hào)有效。若在輸出端加小圓圈，表示輸出信號(hào)取反。與非門電路

邏輯狀態(tài)表

ABF0（0V）0（0V）1（5.7V）0（0V）1（5V）1（5.7V）1（5V）0（0V）1（5.7V）1（5V）1（5V）0（0.3V）與非門電路波形圖。

這種分立元件的門電路雖然電路結(jié)構(gòu)簡(jiǎn)單，但由于二極管正向壓降的影響會(huì)產(chǎn)生電平偏離，并且速度較低、帶負(fù)載能力差，現(xiàn)在一般都被集成邏輯門電路所取代。3.3TTL集成邏輯門電路

3.3.1TTL與非門電路3.3.2TTL集電極開(kāi)路門和三態(tài)門電路3.3.3TTL集成電路的系列產(chǎn)品3.3.1TTL與非門電路輸入級(jí)和輸出級(jí)均采用晶體三極管，稱為晶體三極管-晶體三極管邏輯電路，簡(jiǎn)稱TTL電路。電路結(jié)構(gòu)（1）輸入級(jí)。對(duì)輸入變量實(shí)現(xiàn)“與”運(yùn)算，輸入級(jí)相當(dāng)于一個(gè)與門。（2）中間級(jí)。實(shí)現(xiàn)放大和倒相功能。向后級(jí)提供兩個(gè)相位相反的信號(hào)，分別驅(qū)動(dòng)T3、T4管。（3）輸出級(jí)。減小電路的輸出電阻，提高輸出帶負(fù)載能力和抗干擾能力。T3和T4管總處于一管導(dǎo)通而另一管截止的工作狀態(tài)。2.工作原理當(dāng)輸入全為高電平，UA=UB=3.6V，T1的兩個(gè)發(fā)射結(jié)都反偏，集電結(jié)正偏。T2和T4飽和導(dǎo)通。T3和D3都截止，輸出低電平。

當(dāng)輸入中至少有一個(gè)為低電平時(shí)，T1的兩個(gè)發(fā)射結(jié)必然有一個(gè)導(dǎo)通，T2和T4均截止，而此時(shí)T3和D3導(dǎo)通，輸出高電平。即輸入輸出之間實(shí)現(xiàn)了“與非”的邏輯關(guān)系。=5V-0.7V-0.7V=3.6V電壓傳輸特性是指輸出電壓隨輸入電壓變化的關(guān)系曲線，即3.TTL與非門傳輸特性AB--截止區(qū)--線性區(qū)--轉(zhuǎn)折區(qū)--飽和區(qū)BCCDDE4.主要參數(shù)（1）輸入和輸出的高、低電平。

輸入低電平的上限值UIL（max）輸入高電平的下限值UIH（min）輸出低電平的上限值UOL（max）輸出高電平的下限值UOH（min）UOFFUSHUOHUNHUIHUNLUILUON（2）開(kāi)門電平UON和關(guān)門電平UOFF。開(kāi)門電平：保證輸出為標(biāo)準(zhǔn)低電平（USL=0.3V）時(shí)，所允許的最小輸入高電平，即只有當(dāng)時(shí)，輸出才是低電平。關(guān)門電平：保證輸出電壓為標(biāo)準(zhǔn)高電平(USH=3.0V)時(shí)，所允許的最大輸入低電平，即只有當(dāng)時(shí)，輸出才是高電平。（3）閾值電壓UTH。電壓傳輸特性曲線轉(zhuǎn)折區(qū)的中點(diǎn)所對(duì)應(yīng)的輸入電壓值--使輸出發(fā)生高低電平轉(zhuǎn)換的輸入電壓值，也稱門檻電壓。TTL與非門的閾值電壓UTH=1.4V左右。（4）噪聲容限。保證電路正常輸出的前提下，輸入電平允許波動(dòng)的最大范圍。輸入高電平噪聲容限UNH：輸入高電平時(shí)，保證TTL電路仍可正常輸出的最大允許負(fù)向干擾電壓。UNH＝UOH（min）—UIH（min）

顯然，輸入低電平噪聲容限UNL：

輸入低電平時(shí)，保證TTL電路仍可正常輸出的最大允許正向干擾電壓。UNL＝UIL（max）—UOL（max）

噪聲容限越大，集成門電路的抗干擾能力越強(qiáng)。輸入噪聲容限示意圖（5）傳輸延遲時(shí)間tpd

。

電路在動(dòng)態(tài)脈沖信號(hào)作用下，輸出脈沖相對(duì)于輸入脈沖延遲了多長(zhǎng)時(shí)間。tPHL

--輸出電壓由高變低，輸出脈沖的延遲時(shí)間；tPLH

--輸出電壓由低變高，輸出脈沖的延遲時(shí)間。這兩個(gè)延遲時(shí)間的平均值稱為平均傳輸延遲時(shí)間tpd。TTL門電路的平均傳輸延遲時(shí)間tpd一般在20nS左右。（6）扇入扇出數(shù)。扇入數(shù)：

--門電路輸入端的個(gè)數(shù)，用NI表示。對(duì)于一個(gè)2輸入的“與非”門，其扇入數(shù)NI＝2。扇出數(shù)：

--門電路在正常工作時(shí)，所能帶同類門電路的最大數(shù)目，它表示帶負(fù)載能力。拉電流負(fù)載門的個(gè)數(shù)：（存在高電平上限值）。灌電流負(fù)載門個(gè)數(shù)：（低電平存在上限值）通常邏輯器件扇出數(shù)須通過(guò)計(jì)算或?qū)嶒?yàn)的方法求得。若NOL≠NOH，一般取兩者中的最小值。為了能夠保證數(shù)字電路或系統(tǒng)能正常工作，在設(shè)計(jì)時(shí)還需要注意要留有一定的余地。5.常用TTL與非門集成芯片74LS00——4-2輸入與非門74LS04——6反相器74U20——2-4輸入與非門74LS08——4-2輸入與門74LS02——4-2輸人或非門74LS86——異或門74LS00引腳圖和邏輯符號(hào)

例如圖所示電路，已知74LS00門電路參數(shù)為：IOH/IOL=1.0mA/-20mA,IIH/IIL=50μA/-1.43mA求門GP的扇出數(shù)是多少？解：門GP輸出低電平時(shí)，設(shè)可帶門數(shù)為NL：

門GP輸出高電平時(shí)，設(shè)可帶門數(shù)為NH：

取最小值，扇出系數(shù)=14。3.3.3其他功能的TTL門電路TTL集電極開(kāi)路與非門（OC門）OC門的輸出級(jí)三極管T4集電極懸空，即輸出管T4集電極開(kāi)路，故稱為集電極開(kāi)路門。使用時(shí)需要外接負(fù)載電阻RL（或稱上拉電阻）及電源。邏輯符號(hào)OC門主要作用1、實(shí)現(xiàn)“線與”

--將兩個(gè)以上門電路的輸出端直接并聯(lián)以實(shí)現(xiàn)“與”邏輯的功能。當(dāng)兩個(gè)OC門輸出F和F’均為低電平（T4和T4’均飽和導(dǎo)通）時(shí)，整個(gè)輸出為低電平；當(dāng)T4和T4’其中一個(gè)為低電平時(shí)，一個(gè)導(dǎo)通一個(gè)截止，整個(gè)輸出仍為低電平。只有當(dāng)兩個(gè)同時(shí)輸出高電平時(shí)，整個(gè)電路輸出才會(huì)高電平。將若干個(gè)OC門輸出端連接在一起再接一個(gè)上拉電阻和電源，即可構(gòu)成各輸出變量間的“與”邏輯--“線與”。3、OC門應(yīng)用于實(shí)現(xiàn)電平轉(zhuǎn)換OC門實(shí)現(xiàn)電平轉(zhuǎn)換

OC門驅(qū)動(dòng)發(fā)光二極管

2、OC門可以用來(lái)驅(qū)動(dòng)顯示器2.三態(tài)門輸出門（TSL門）三態(tài)門是在普通門電路的基礎(chǔ)上，在電路中添加控制電路，它的輸出狀態(tài)除了高電平、低電平外還有第三種狀態(tài)：高阻態(tài)。高阻態(tài)輸出端相當(dāng)于開(kāi)路。EN端信號(hào)電平有效時(shí)，門電路允許輸出；EN端信號(hào)電平無(wú)效時(shí)，輸出端既不是高電平又不是低電平，呈開(kāi)路狀態(tài)，即高阻態(tài)。高阻態(tài)并無(wú)邏輯值，僅表示電路與其他電路無(wú)關(guān)聯(lián)，所以三態(tài)電路仍是二值邏輯電路。

三態(tài)門主要用于總線分時(shí)傳送信號(hào)。注意：EN控制端信號(hào)有效電平有正有負(fù)，視不同門電路而不同，但多數(shù)為低電平有效，常在EN端用一個(gè)小圓圈表示。低電平有效三態(tài)與非門高電平有效的三態(tài)與非門電路真值表

ENABF10011011110111100××高阻門電路的三態(tài)輸出主要應(yīng)用于多個(gè)門輸出共享數(shù)據(jù)或控制信號(hào)總線傳輸，這樣可以減少輸出連線。為避免多個(gè)門輸出同時(shí)占用數(shù)據(jù)總線，這些門的使能信號(hào)（EN）中只允許有一個(gè)為有效電平（如高電平）。3.3.4TTL集成電路的系列產(chǎn)品74系列：中速系列，TTL集成電路早期產(chǎn)品，平均傳輸延遲時(shí)間約為10ns，但平均功耗每門約10mW，現(xiàn)已基本淘汰。74L系列：為低功耗TTL系列，又稱LTTL系列。74H系列：高速系列，采用抗飽和三極管，在工作速度方面得到改善，平均傳輸延遲時(shí)間約為普通型的二分之一，約為6ns，但是平均功耗增加了，每門約為22mW。74S\74LS（又稱STTL）系列：為肖特基系列。工作速度和功耗均得到了明顯改善。速度和功耗上較前系列進(jìn)一步提高。其速度和功耗介于74AS和74ALS系列之間，廣泛應(yīng)用于速度要求較高的TTL邏輯電路。74F系列：74AS和74ALS系列：TTL門電路使用注意事項(xiàng)

電源電壓范圍TTL集成電路的電源電壓允許變化范圍較窄，54系列電源一般為5V0.5V；74系列電源為5V0.25V。因此必須使用+5V穩(wěn)壓電源。2.對(duì)多余輸入端的處理對(duì)于TTL電路，多余的輸入端是允許懸空。懸空時(shí)，該端的邏輯輸入狀態(tài)一般都作為“1”高電平對(duì)待。但最好不要懸空，這樣易受干擾。

對(duì)多余輸入端的處理以不改變邏輯關(guān)系及穩(wěn)定可靠性為前提，要根據(jù)實(shí)際需要作適當(dāng)處理。一種方法是將多余輸入端并聯(lián)使用。但速度會(huì)降低，工作速度要求不高時(shí)可以采用這種方法。另一種方法可根據(jù)邏輯關(guān)系的要求接地或接高電平。與門（與非門）的多余輸入端可以通過(guò)1～3KΩ電阻或直接接到電源正端，或門（或非門）的多余輸入端可以接地。3.輸出端的處理普通TTL門電路輸出端不允許直接并聯(lián)或接電源、接地使用，否則將會(huì)使電路的邏輯功能混亂并損壞器件。TSL門電路輸出端可以并聯(lián)使用；OC門輸出端也可以并聯(lián)使用，但公共端與電源間要接有負(fù)載RL。3.4CMOS集成邏輯門電路3.4.1COMS 反相器3.4.2常用CMOS邏輯門電路3.4.3CMOS邏輯門系列--是互補(bǔ)金屬—氧化物—半導(dǎo)體場(chǎng)效應(yīng)管門電路的簡(jiǎn)稱。它是由增強(qiáng)型PMOS管和增強(qiáng)型NMOS管組成的互補(bǔ)對(duì)稱MOS門電路。

CMOS電路較之TTL電路具有以下優(yōu)點(diǎn)：功耗低、靜態(tài)電流?。s為納安數(shù)量級(jí)）、抗干擾能力強(qiáng)、電源電壓范圍寬、輸入阻抗高、負(fù)載能力強(qiáng)等，應(yīng)用廣泛。

CMOS集成邏輯門電路3.4.1COMS反相器1、MOS管的符號(hào)S(源極)G(柵極)D(漏極)S(源極)G(柵極)D(漏極)B(襯底)B(襯底)（a）NMOS管（b）PMOS管3.4.1CMOS反相器2、CMOS反相器（1）工作原理。在模擬電路中我們得知CMOS電路由一個(gè)N道溝增強(qiáng)型MOS管和一個(gè)P道溝增強(qiáng)型MOS管互補(bǔ)組成。如圖。其中Tp為PMOS管，Tn為NMOS管。當(dāng)輸入電壓uI為低電平時(shí)，Tn

截止，Tp導(dǎo)通,uO輸出高電平。當(dāng)輸入電壓為高電平時(shí),Tp截止，Tn導(dǎo)通，輸出UO為低電平。因此，CMOS電路具有反相功能。CMOS主要特點(diǎn)（1）輸入電阻高（2）電壓傳輸特性好

(3）靜態(tài)特性好（4）抗干擾能力強(qiáng)（5）扇出系數(shù)大

(6)電路電壓范圍大注意：CMOS門電路的輸入端不應(yīng)懸空。在TTL門電路中，輸入端引腳懸空相當(dāng)于接高電平。但在CMOS門電路中，輸入端懸空時(shí)一個(gè)不確定因素，因此必須根據(jù)需要接高電平或接低電平接地。本章小結(jié)1．門電路是構(gòu)成各種復(fù)雜數(shù)字電路的基本單元。半導(dǎo)體二極管加正向電壓時(shí)，相當(dāng)于開(kāi)關(guān)閉合；加反向電壓時(shí)，相當(dāng)于開(kāi)關(guān)斷開(kāi)。（單向?qū)щ娦裕?．在門電路中作為開(kāi)關(guān)器件的有二極管、三極管和MOS管。半導(dǎo)體三極管--截止，相當(dāng)于開(kāi)關(guān)斷開(kāi)；--飽和，相當(dāng)于開(kāi)關(guān)閉合。即相當(dāng)于一個(gè)由基極電流控制的開(kāi)關(guān)。MOS管是一種電壓控制器件。在數(shù)字電路中MOS管工作于可變電阻區(qū)和截止區(qū)，導(dǎo)通時(shí)相當(dāng)于開(kāi)關(guān)閉合，截止時(shí)相當(dāng)開(kāi)關(guān)斷開(kāi)。3．分立元件門電路是最簡(jiǎn)單的門電路，可由半導(dǎo)體二極管、三極管構(gòu)成基本邏輯電路，是集成邏輯門電路的基礎(chǔ)，但體積大、工作可靠性較差。4．TTL集成邏輯門電路提高了開(kāi)關(guān)速度，也使電路有較強(qiáng)的驅(qū)動(dòng)負(fù)載的能力和抗干擾的優(yōu)點(diǎn)。在TTL系列中，除了有實(shí)現(xiàn)各種基本邏輯功能的門電路以外，還有集電極開(kāi)路門和三態(tài)門，它們能夠?qū)崿F(xiàn)線與，還可用來(lái)驅(qū)動(dòng)需要一定功率的負(fù)載。5．CMOS電路由PMOS管和NMOS管組成互補(bǔ)MOS電路，具有功耗低、集成度高、扇出系數(shù)大、開(kāi)關(guān)速度高、噪聲容限大、抗干擾能力強(qiáng)等優(yōu)點(diǎn)。6．在邏輯電路使用過(guò)程